DE2743955A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE2743955A1
DE2743955A1 DE19772743955 DE2743955A DE2743955A1 DE 2743955 A1 DE2743955 A1 DE 2743955A1 DE 19772743955 DE19772743955 DE 19772743955 DE 2743955 A DE2743955 A DE 2743955A DE 2743955 A1 DE2743955 A1 DE 2743955A1
Authority
DE
Germany
Prior art keywords
word line
word
transistor
semiconductor memory
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772743955
Other languages
English (en)
Other versions
DE2743955B2 (de
DE2743955C3 (de
Inventor
Noriyuki Homma
Kunihiko Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2743955A1 publication Critical patent/DE2743955A1/de
Publication of DE2743955B2 publication Critical patent/DE2743955B2/de
Application granted granted Critical
Publication of DE2743955C3 publication Critical patent/DE2743955C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf einen Halbleiterspeicher. Sie richtet sich insbesondere auf eine Schaltung zur Verbesserung der Zugriffszeit bei einem Halbleiterspeicher .
Ein Halbleiterspeicher, wie etwa ein bipolarer Speicher, umfaßt eine Anzahl von Speicherzellen, die in Form einer Matrix angeordnet sind. Jede Zelle ist zwischen einem Paar von in einer Zeile angeordneten Wortleitungen angeschlossen und ebenso zwischen einem Paar von in einer Spalte angeordneten Stellenleitungen.
Wenn eine der Speicherzellen zum Schreiben oder Lesen ausgewählt wird, wird ein Adressierimpuls an eine der Wortleitungen, die an die ausgewählte Zelle angeschlossen ist, angelegt.
Die Zugriffszeit bei dieser Art von Speicher wird hauptsächlich sowohl durch die Anstiegs- als auch die Abfallszeit des Wortleitungspotentials bestimmt, das sich infolge des an die Wortleitung angelegten Adressierimpulses ändert.
Was die Anstiegszeit des Potentials auf der Wortleitung anbelangt, hat die Technik bereits einige erfolgreiche Lösungen zur Verwirklichung eines vernünftig raschen und abrupten Potentialanstiegs geschaffen.
Verbesserungen hinsichtlich der Abfallzeit des Potentials auf der Wortleitung galten als viel schwieriger zu erreichen. In Fällen, wo eine große Anzahl von Speicherzellen in einem Speicherfeld verwendet wird, müssen die ungünstigen Wirkungen von Streukapazitäten
8Q9813/1125
zwischen der Wortleitung und Masse auf die Abfallzeit des Potentials auf der Wortleitung in Betracht gezogen werden. Wenn eine der Speicherzellen zum Lesen oder Schreiben ausgewählt wird, wird die daran angeschlossene Wortleitung auf ein hohes Potential geschaltet, mit der Folge, daß sich die Streukapazität zwischen der Wortleitung und Masse auflädt.
Nach Beendigung des Lese- oder Schreibzyklus wird die Wortleitung auf ein niedriges Potential zurückgebracht. Wegen der während des Lese- oder Schreibzyklus in der Streukapazität gespeicherten Ladung, ist jedoch eine relativ lange Zeit nötig, um die Wortleitung auf das niedrige Potential zu bringen.
Dieses langsame Abfallen des Potentials auf der Wortleitung verhindert, daß der Speicher mit hoher Geschwindigkeit betrieben werden kann.
Ein herkömmlicher und unzureichender Versuch, dieses Problem zu lösen, besteht darin, einen zusätzlichen Strom zu der ausgewählten Zelle während der Zeit, während der der Wortadressierimpuls an die Wortleitung angelegt wird, vorzusehen. Messungen zeigten nämlich, daß die hierdurch erreichte Verbesserung vergleichsweise gering war.
Stand der Technik hierzu ist in den offengelegten japanischen Patentanmeldungen 61 036/73 und 22 829/74 beschrieben.
Aufgabe der Erfindung ist es daher, einen Halbleiterspeicher zu schaffen, der mit hoher Geschwindigkeit betrieben werden kann.
Diese Aufgabe wird dadurch gelöst, daß während einer bestimmten Zeit zumindest unmittelbar nach dem Lese- oder Schreibzyklus ein an die Wortleitung ange-
809813/1125
schlossener Stromschalter geschlossen wird, wodurch die in der Streukapazität zwischen der Wortleitung und Masse gespeicherte Ladung abrupt abgeleitet werden kann. Auf diese Weise wird eine Verkürzung der Abfallzeit des Potentials auf der Wortleitung in dem Zeitpunkt erreicht, wo der daran angelegte Wortadressierimpuls von hohem Pegel auf niedrigen Pegel geschaltet wird.
Im folgenden werden die Erfindung und Stand der Technik anhand der beigefügten Zeichnung im einzelnen beschrieben. Auf dieser zeigt bzw. zeigen Fig. 1 ein Schaltbild eines Stand der Technik bildenden bipolaren Speichers,
Fign. 2A an Wortleitungen und Stellenleitungen beim un Schreiben bzw. Lesen angelegte Potentiale, Fig. 3 Kurven des Potentials auf der Wortleitung, das sich auf den Wortadressierimpuls hin ändert,
ein Schaltbild einer ersten Ausführungsform der Erfindung,
Impulsformen an verschiedenen Punkten der Schaltung der Fig. 4,
Kurven des Potentials auf der Wortleitung, 8 Schaltbilder weiterer Ausführungsformen "1IU J der Erfindung,
Impulsformen an verschiedenen Punkten der Schaltung der Fig. 9 und
ein Schaltbild, welches eine weitere Ausführungsform der Erfindung darstellt.
Zum besseren Verständnis der Erfindung wird zunächst ein Stand der Technik bildender bipolarer Speicher unter Bezugnahme auf Fig. 1 erläutert.
Fig. 4
Fig. 5
Fig. 6
Fign.
und 9		 7
Fig. 10
Fig. 11
809813/1125
Ein Speicherfeld enthält eine große Anzahl von Speicherzellen, die in Matrixform angeordnet sind. In Fig. 1 sind zur Vereinfachung der Erläuterung nur zwei Reihen und zwei Spalten von Speicherzellen dargestellt. Jede Speicherzelle besteht aus einem Paar von kreuzgekoppelten Transistoren. Beispielsweise besteht die Speicherzelle Cq aus den Transistoren Qqo und Qo1 mit Kollektoren, die über Widerstände RlOO bzw. Rj^qi mit einer Wortleitung L^q verbunden sind, mit ersten Emittern, die mit Stellenleitungen Dqo bzw. D01 verbunden sind, und mit zweiten Emittern, die miteinander gekoppelt sind. Die miteinander gekoppelten Emitter des Transistorenpaares QoO' Qo 1 s^-n^ über einen Widerstand ReO mit einer Konstantstromquelle 10a verbunden, die einen Transistor QgTO un<* einen damit verbundenen Widerstand Rsto umfaßt. An die Basiselektrode des Transistors QgTo wird eine Gleichspannung V^g angelegt, so daß der Transistor einen durch eine Leitung XgTO fliessenden konstanten Strom liefern kann.
Die Konstantstromquelle 10a ist vorgesehen, um den Zustand jeder an die zwei Wortleitungen Lxg und XgTO angeschlossenen Speicherzelle durch Zufuhr des Stromes zu halten, der notwendig ist, um ihren Zustand während des Arbeitszyklus zu halten.
Die anderen Speicherzellen C^, C,> von denen jede ein Paar kreuzgekoppelter Transistoren aufweist, sind in ähnlicher Weise mit einer anderen Stromquelle 10b verbunden.
Die Bezugszeichen 11, 12, 13 und 14 bezeichnen eine Abfrageschaltung, eine Schreibsteuerschaltung, eine Stellenadressiersteuerschaltung und eine Konstantstromquelle. Die Abfrageschaltung 11 enthält ein Paar von
809813/1125
Transistoren Qrefoo und QrefOI' die an ihren Emitterelektroden mit den Stellenleitungen Dqq und Dq-j und an ihren Basiselektroden über eine Leitung Lr mit einer Klemme R verbunden sind, an welche eine Referenzspannung angelegt wird.
Die Schreibsteuerschaltung 12 enthält einen Transistor QwOO' der an seiner Emitterelektrode mit der Stellenleitung Dqq und an seiner Basiselektrode über eine Leitung Lwg mit einer Klemme Wq verbunden ist, und einen Transistor Q^o1' der an seiner Emitterelektrode mit der Stellenleitung Dq., und an seiner Basiselektrode über eine Leitung Lw-| mit einer Klemme W-j verbunden ist.
Die Stellenadressiersteuerschaltung 13, umfaßt ein Paar von Transistoren Qyoo und Qyoi' deren Emitterelektroden mit den Stellenleitungen Dqq bzw. D01 und deren Basiselektroden gemeinsam mit der Klemme Yq verbunden sind.
Die Konstantstromquelle 14 enthält Transistoren QrOO und Qr01' deren Basiselektroden mit der Gleichspannung Vcs verbunden sind, so daß die beiden Transistoren konstante Ströme liefern können, die durch die beiden Stellenleitungen fließen.
Der Lesevorgang wird unter Bezugnahme auf die Fig. 2A erklärt.
Es sei angenommen, daß die Speicherzelle Cq für das Lesen ausgewählt wird, während die übrigen Zellen, wie C.., C2 und C3, nicht ausgewählt werden. Für die Speicherzelle Cq wird willkürlich definiert, daß sie die Information einer logischen "0" speichert, wenn der Transistor Qqq eingeschaltet und der Transistor Qq-j ausgeschaltet ist. Umgekehrt wird definiert, daß sie eine
809813/1125
logische "1" speichert, wenn der Transistor Q00 ausgeschaltet und der Transistor Q01 eingeschaltet ist. Für die folgende Erklärung wird angenommen, daß eine logische "0" in der Speicherzelle Cq gespeichert ist. Während des Lesezyklus der ausgewählten Zelle Cq werden die in Fig. 2A bei VXH, VxJ1, Vy^, Vy^ und VR„ gezeigten Potentiale in entsprechender Zuordnung auf die Klemmen XQ, X-, YQ, Y1 und R gelegt. Die Klemmen Wq und W1 sind beide auf dem bei VWL gezeigten Potential.
Das Potential am Kollektor des ausgeschalteten Transistors Qq1 sowie an der Basiselektrode des eingeschalteten Transistors Qqq ist nahezu gleich dem Potential Vxjj auf der Wortleitung LXq. Andererseits befinden sich die Kollektorelektrode des Transistors Qqq sowie die Basiselektrode des Transistors Qq1 auf dem Potential Wxfi-&V$) r wobei £±ν$ den Spannungsabfall über dem Widerstand Rlqq bezeichnet.
Der mit Hilfe des Transistors Qrqq gelieferte Konstantstrom IRoo kann durch denjenigen der an die Stellenleitung Dqq angeschlossenen Transistoren Qqq/ QiO' QrefOO QwOO' QyOO fließen' dessen Basiselektrode sich auf dem höchsten Potential befindet. Wie sich aus Fig. 2A ergibt, ist das Potential VXH auf der Wortleitung Lx0 sowie an der Basiselektrode des Transistors QQq höher als irgendein anderes Potential an den Basen der Transistoren Qiq* Qref00/ Qw00 und QyQQ, so daß der Strom IR00 durch den Transistor Qqq fließen kann.
Als Ergebnis schaltet der Transistor QrefQQ ab und entwickelt auf diese Weise an seinem Kollektor einen hohen Spannungspegel (gleich Massepotential) .
Andererseits fließt der Konstantstrom Iroi» der mit Hilfe des Transistors QrQ1 geliefert wird, durch denjenigen der an die Stellenleitung Dq1 angeschlossenen
809813/1125
Transistoren Q01, Q11, Qref01' Qw01 und Qy01' dessen Basiselektrode sich auf dem höchsten Potential befindet.
Die Basiselektrode dieser Transistoren Qq-j, Q-\i' Qref01' Qw01 und Qy01 befinden sich auf Potentialen (VXH- AV3), VXL oder (VXL- ΔVn) , VRH, VWL bzw. VyL. Der Konstantstrom Irqi kann deshalb durch den Transistor Q fQ1 fließen, dessen Basispotential höher ist als das Basispotential irgendeines anderen der mit der Stellenleitung DQ- verbundenen Transistoren. Als Folge davon wird wegen des Spannungsabfalls über den Widerstand Rgoi der Kollektor des Transistors QrefQ-i auf niedrigem Potential gehalten.
Als nächstes wird angenommen, daß zur Speicherung der Information einer logischen "1" der Transistor Qqq der Speicherzelle Cq aus- und der Transistor Qq-] eingeschaltet wird. In diesem Fall bietet der Transistor QrefOO e^n niedriges Potential an seiner Kollektorelektrode, während der Transistor Qref01 an seinem Kollektor ein hohes Potential bietet.
Aus den gemachten Darlegungen ergibt sich, daß sich die in der Speicherzelle Cq gespeicherte Information als Potentiale an den Kollektoren der Transistoren Qrefoo und Qrefoi auslesen läßt.
Auf der anderen Seite wird hinsichtlich der anderen Zellen C2 und Co, die nicht ausgewählt werden, der folgende Vorgang erreicht. Wie zuvor diskutiert, erhält, wenn die Speicherzelle Cq ausgewählt wird, ein Paar von Transistoren Qy1Q und Qy 11 an ihren Basiselektroden ein Potential VyH, welches höher ist als irgendein anderes Potential an Basiselektroden der Transistoren Q20' Q3O' Qref10' QW1O' Q2I' Q31' Qref11' QW11· Folglich können unabhängig von der in den Zellen C2 und C^ gespeicherten
909813/1125
Information die mit Hilfe der Transistoren Qriq
1 9elieferten Konstantströme Ir-ιλ un<^ ■'■Rl 1 die Transistoren Qy1Q bzw. QYl * fließen. Als Ergebnis schalten beide Transistoren Qref\gt Qref11 abf und erzeugen dabei einen hohen Potentialpegel (gleich Massepotential) an ihren Kollektoren, was bedeutet, daß die in den Speicherzellen C^ und C3 gespeicherte Information nicht ausgelesen werden kann.
Der Vorgang des Schreibens einer Information in eine ausgewählte Speicherzelle wird unter Bezugnahme auf Fig. 2B erläutert.
Es sei angenommen, daß die Speicherzelle Cq ausgewählt wird und in sie die Information einer logischen "1" geschrieben werden soll. In diesem Fall erhalten die Klemmen Yq, Y-, Xq und X-. in entsprechender Zuordnung die in Fig. 2B bei Vy^, Vy„, VXIj und Vj^ gezeigten Potentiale. Ferner befinden sich die Klemmen Wq und W1 auf den Potentialen VWH bzw. VwL. Es ist zu beachten, daß unabhängig von der in der ausgewählten Zelle C0 gespeicherten Information das Potential VWH an der Basiselektrode des Transistors Q^qo höher als das Potential an der Basiselektrode des Transistors Qqq ist, weshalb der Konstantstrom IROq durch den Transistor Qw00 fließt.
Andererseits ist das Potential an der Basis des Transistors Qwoi niedriger als dasjenige an der Basis des Transistors Qq.. , so daß der mit Hilfe des Transistors Qroi gelieferte Konstantstrom Irqi diirch den Transistor Q01 fließen kann. Beide Konstantströme Irqo un<* Iroi wer"den üblicherweise in ihren Werten so gewählt, daß sie größer sind als. der Strom Ist* so daß die Zustände der Transistoren Qqq und Qq1 entweder durch den
809813/1125
Strom Irqo °der 1ROi bestimmt werden können.
Folglich wird der Transistor Qq-| , durch den der Konstantstrom Irqi fließt, eingeschaltet, während der Transistor Qqq ausgeschaltet wird, wodurch das Schreiben einer logischen "1" in die ausgewählte Zelle C0 erreicht ist.
Auf ähnliche Weise werden, wenn die Information einer logischen "0" in die ausgewählte Zelle Cq geschrieben werden soll, die Potentiale VWH und VWL auf die Klemmen Wq bzw. W^ gelegt, wodurch der Transistor Qqq ein- und der Transistor Qq- ausgeschaltet wird.
Die anderen, nicht ausgewählten Zellen, beispielsweise die Speicherzelle C^» werden durch den Schreibvorgang nicht beeinflußt. Ihr Betrieb erläutert sich wie folgt. Wenn die Zelle Cq ausgewählt wird, befinden sich die Basiselektroden der Transistoren Qyio und Qy.... auf dem in Fig. 2B bei Vyjj angegebenen Potential, welches höher ist, als irgendein anderes Potential an den Basiselektroden der an die Stellenleitungen D-jq und D-J-J angeschlossenen Transistoren. Dementsprechend können die in die Transistoren Qr-]ο unt^ Qr 1 1 fließenden Konstantströme Ir-jq un^ 1RH durch die Transistoren Qy-jQ bzw. Qy-] ι fließen, mit dem Ergebnis, daß sie ohne jeden Einfluß auf die Speicherzelle C2 sind.
wie sich aus obiger Darlegung ergibt, läßt sich das Halten von in der nicht ausgewählten Speicherzelle gespeicherter Information während des Lese- und Schreibvorgangs durch den Konstantstrom I34. erreichen, welcher mit Hilfe der Konstantstromquellen 10a und 10b geliefert wird. Andererseits kann das Lesen und Schreiben von Information aus der oder in die ausgewählte Speicherzelle durch Verwendung der Konstantstromquellen QrqO' Qr01'
809813/1125
Qr10 unc* Qri ·] ' von denen jede einen Konstantstrom IR liefert, gesteuert werden. Bei dieser Art von Halbleiterspeicher ist es vom Standpunkt ihrer Zugriffszeit her wünschenswert, die Wortleitungen auf den an die Klemmen Xq, X-j gelegten Adressierimpuls hin stabil und schnell auf ein bestimmtes Potential zu bringen.
Die Streukapazität (gezeigt bei Cg^, CS2) zwischen jeder Wortleitung und Masse verhindert jedoch, daß die Wortleitungen schnell und abrupt auf die Potentiale gebracht werden können. Insbesondere wenn eine große Anzahl von Speicherzellen in einem Speicherfeld verwendet wird, werden sowohl der Anstieg als auch der Abfall des Potentials auf der Wortleitung durch den vergleichsweise großen Wert der notwendigerweise zwischen den Wortleitungen und Masse vorhandenen Streukapazität ungünstig beeinflußt.
Fig. 3 zeigt die Änderung des Potentials auf der Wortleitung L^q» wenn das an die Klemme Xq gelegte Potential von einem niedrigen Pegel (oder einem hohen Pegel) auf einen hohen Pegel (oder einen niedrigen Pegel) geschaltet wird.
Falls eine geringe Anzahl von Speicherzellen im Speicherfeld verwendet wird, läßt sich das Potential auf der Wortleitung LXQ abrupt auf den hohen Pegel verklammern, wenn der Wortadressierimpuls angelegt wird, wie dies bei a in Fig. 3 gezeigt ist, und, wie dies bei b in Fig. 3 gezeigt ist, schnell auf einen niedrigen Pegel verklammern, wenn der Adressierzyklus beendet ist. Wenn andererseits eine große Anzahl von Speicherzellen im Speicherfeld verwendet wird, steigt das Potential auf der Wortleitung L^q langsam an und fällt langsam ab, wie dies die Kuren c und d in Fig.
809813/1126
zeigen. In Bezug auf das Potential auf den anderen Wortleitungen, wie etwa XßTO' zeigte sich die gleiche Tendenz.
Hinsichtlich des Ansteigens des Potentials auf der Wortleitung ist bekannt, daß erfolgreiche Lösungen, bei welcher der Wortadressierimpuls an die Wortleitung über einen in Emitterfolgerweise arbeitenden Transistor angelegt wird, bereits gefunden werden konnten.
Was jedoch die Abfallszeit des Wortleitungspotentials betrifft, galt eine Verbesserung als sehr schwierig zu erreichen.
Eine Ausführungsform des Halbleiterspeichers nach der Erfindung wird nun unter Bezugnahme auf Fig. 4 beschrieben, wobei gleiche Bezugszeichen wie in Fig. 1 gleiche Elemente bezeichnen.
In Fig. 4 ist die Klemme Xq über die Wortleitung Lxo roit einer einen Emitterfolgertransistor Q201 enthaltenden Signalnachweisschaltung 20a verbunden.
Dieser Transistor Q201 weist das Anlegen des Wortadressierimpulses an die Klemme Xq nach. Das Ausgangssignal der Nachweisschaltung 20a wird dann einer Transistoren Q202 un<^ ^203 entnalten<^en Verzögerungsschaltung 21a zugeführt.
Das nachgewiesene Ausgangssignal durchfließt so einen Widerstand R2OI' einen Kollektor-Emitterpfad des Transistors Q202 unc^ einen Widerstand R202 zu einer Gleichspannungsquelle VEE. Durch den über dem Widerstand R201 erzeugten Spannungsabfall wird ein geeignetes Potential an die Basiselektrode des Emitterfolgertransistors Q203 gelegt. Das Potential an der Basiselektrode des Transistors Q203 kann durch geeignete Wahl der Werte des Emitterwiderstands R202 und des
8Q9813/1125
Basispotentials des Transistors Q2Q2 willkürlich festgelegt werden. Auf das angelegte Signal hin erzeugt die Verzogerungsschaltung 201a ein Ausgangssignal mit einer Verzögerungszeit, die durch geeignete Wahl der Werte der Widerstände R201 und R203 willkürlich festgelegt werden kann, weil diese Widerstände in Verbindung mit den Streukapazitäten C2Q^ und c203 die Zeitkonstante der Verzögerungsschaltung 21a bestimmen. In der Praxis kann parallel zum Widerstand ^201 e*n Besch3-eunJ-9un9kondensator C2Q2 geschaltet sein, um die Wirkung der Streukapazität C201 aufzuheben, falls die gewünschte Verzögerungszeit mit Hilfe des Widerstands R2q3 und der Streukapazität C2q3 erzielt werden kann.
Das verzögerte Signal wird dann an eine Stromschalt-Schaltung 22a gelegt, welche einen Transistor Q204 umfaßt, dessen Emitter über einen Widerstand R2q4 mit einer Gleichspannungsquelle und dessen Kollektor mit der Leitung Xsto verbunden ist.
Die Bezugszeichen 20b, 21b und 22b bezeichnen eine Nachweisschaltung, eine Verzögerungsschaltung bzw. eine Stromschalt-Schaltung, die den gleichen Aufbau wie die oben diskutierten haben.
Im folgenden wird nun die Wirkungsweise des in Fig. 4 gezeigten Speichersystems erläutert.
Wie oben diskutiert, wird, wenn eine der Speicherzellen, beispielsweise Cq, für entweder das Schreiben oder das Lesen ausgewählt wird, ein hohes Potential V„„ an die Klemme Xq gelegt. Während dieses Schreib- oder Lesezyklus können sich die Streukapazitäten Cg1 und Cg2 aufladen. Mit Beendigung des Schreib- oder Lesezyklus wird die Klemme Xq auf ein niedriges Potential VHL
809813/1125
zurückgebracht.
Der Transistor Q2Qi weist das Anlegen des in Fig. 5 gezeigten Wortadressierimpulses S-j nach und erzeugt an seinem Emitter ein Ausgangssignal S2. Nach der vorgegebenen Verzögerungszeit erscheint das Signal S-, am Emitter des Transistors Q203 und wird in die Stromschalt-Schaltung 22a eingeführt. Solange das Ausgangssignal des Transistors Q2Q3 an der Stromschalt-Schaltung liegt, ist der Transistor Q204 eingeschaltet und erlaubt einen erhöhten Stromfluß durch die ausgewählte Wortleitung XcipQ. Da dieser zusätzliche Strom nur durch die ausgewählte, mit der ausgewählten Zelle verbundenen Wortleitung fließt, kann seine Amplitude viel größer als die des von der Quelle 10a gelieferten Konstantstromes IgijiQ sein.
Es ist zu beachten, daß die Zufuhr des während der Zeit von to bis t* unmittelbar nach Beendigung des Lese- bzw. Schreibzyklus (t.. bis t-j) fließenden Stromes dazu dient, die Ladungen aus den Streukapazitäten Cs-| und D32 herauszuziehen und sie in Masse zu entladen, so daß die Wortleitungen schnell auf das niedrige Potential qeklammert werden können. Das wichtigste , was bei der Erfindung zu beachten ist, ist, daß nach der Rückkehr der Klemme Xq auf einen niedrigen Potentialpegel VXL der Transistor Q2q4 weiterhin für eine vorgegebene Zeit, die gleich der Verzögerungszeit der Verzögerungsschaltung 21a ist, eingeschaltet bleibt.
Für diese Zeit können die in den Streukapazitäten gespeicherten Ladungen über den Transistor Q204 abrupt entladen werden, mit dem Ergebnis, daß sich ein rasches Abfallen der Potentiale auf den Wortleitungen erreichen läßt.
809813/1125
Messungen haben gezeigt, daß bei der Ausführungsform der Fig. 4 das Potential auf der Wortleitung Lxq auf das Schalten des Potentials an der Klemme Xq von einem hohen Pegel auf einen niedrigen Pegel hin rasch einen niedrigen Pegel erreicht, wie dies bei e in Fig. 6 gezeigt ist.
Wenn andererseits der Transistor Qoq4 nur während der gleichen Zeit wie der Lese- oder Schreibzyklus für die ausgewählte Zelle einschaltet, um mit seiner Hilfe zusätzlich zu dem Strom I3^. den weiteren Strom auf die ausgewählte Wortleitung zu liefern, läßt sich das Abfallen des Potentials auf der Wortleitung nur unzureichend verbessern, wie dies bei f in Fig. 6 gezeigt ist.
In der Ausführungsform der Fig. 4 können» ohne die Erfindung zu verlassen, einige Abwandlungen vorgenommen werden.
Wenn in Fig. 4 die Nachweisschaltung 20a zum Nachweis des Schaltens des an die Wortleitung angelegten Potentials verwendet wird, so ist es natürlich auch möglich, ein Ausgangssignal einer für die Wortleitungsadressierung eingesetzten Spannungserzeugerschaltung (nicht gezeigt) zu verwenden.
Ferner kann, anstelle die Verzögerungsschaltung 21a zu verwenden, eine Schaltung zur Vergrößerung der Breite eines daran angelegten Impulses zwischen die Nachweisschaltung 20a und die Stromschalt-Schaltung 22a gelegt werden. In diesem Fall entspricht die an die Stromschalt-Schaltung 22a gelegte Signalform der bei S4 in Fig. 5 gezeigten.
Da die Widerstände R20I um* ^203 9ewöhnlich so ausgewählt werden, daß sie große Werte haben, um die vorge-
809813/1125
27A3955
gebene Verzögerungszeit zu liefern, ist bei der Ausführungsform der Fig. 4 der Leistungsverbrauch durch die Verzögerungsschaltung 20a vergleichsweise klein.
Fig. 7 zeigt eine weitere Ausführungsform der Erfindung, bei welcher Wortleitungen XstO' xST1 über Dioden Do01 bzw. D302 an eine gemeinsame Konstantstromquelle 30 angeschlossen sind.
Diese Ausführungsform ist durch Verwendung von Dioden charakterisiert, die eine vergleichsweise lange Erholzeit haben. Die Erholzeit ist als diejenige Zeit definiert, während der die Diode weiter eingeschaltet, d.h. durchlässig, bleibt, nachdem die Vorwärtsspannung an ihr weggenommen ist. Da diese Art Diode bekannt ist, wird auf ihren Aufbau hier nicht weiter eingegangen.
Wenn keine Speicherzelle für das Schreiben oder Lesen ausgewählt wird, sind alle Dioden ausgeschaltet, da sie alle in Sperrichtung vorgespannt sind. Wird jedoch eine der Speicherzellen, beispielsweise Cq, ausgewählt, dann wird das Potential ^luf der daran angeschlossenen Leitung Xgijg höher als das auf den anderen, nicht ausgewählten Leitungen, wie dies aus den Fign. 2A und 2B ersichtlich ist, wodurch nur die Diode D3Q1 in Vorwärtsrichtung vorgespannt wird.
Mit Beendigung des Schreib- oder Lesezyklus für die ausgewählte Zelle CQ wird die Leitung XgTQ auf ein niedriges Potential zurückgebracht, was dazu führt, daß die Diode D3Qi erneut in Sperrichtung vorgespannt wird.
Es ist zu beachten, daß die Diode D301 mit einer Verzögerungszeit in den ausgeschalteten Zustand gelangt, so daß der Konstantstrom I30 für eine vorgegebene Zeit nach der Beendigung des Lese- oder Schreibzyklus für
8Q9813/1125
27A3955
die ausgewählte Zelle weiterhin durch die Diode D301 fließen kann.
Wie oben diskutiert, dient die Zufuhr eines solchen Stroms I3Q dazu, die in den Streukapazitäten gespeicherten Ladungen herauszuziehen und sie abrupt auf Masse zu entladen, so daß sich ein vergleichsweise rasches Abfallen des Potentials auf den Wortleitungen Lxo und xST0 bewerkstelligen läßt.
In der Praxis zeichnet sich die Ausführungsform der Fig. 7 durch die Einfachheit ihres Schaltungsaufbaus und die geringe Leistungsaufnahme aus, die zur Lieferung des Konstantstromes notwendig ist.
Fig. 8 zeigt eine weitere Ausführungsform der Erfindung. Eine Wortadressierimpuls-Generatorschaltung 40a umfaßt ein Paar von Transistoren Q405 und Q406· Zwischen die Kollektorelektroden der Transistoren Q405' Q4O6 und Masse sind Widerstände R405 bzw. R406 geschaltet. Die miteinander verbundenen Emitter sind an eine Konstantstromquelle 400 angeschlossen. An die eine der Basiselektroden der Transistoren Q405» Q406 wird ein hohes Potential und an die andere der Basiselektroden ein niedriges Potential angelegt. Das Ausgangssignal des Kollektors des Transistors Q406 wird über einen Emitterfolgertransistor Q404 auf die Wortleitung L^ gegeben.
Das vom Kollektor des anderen Transistors Q405 abgeleitete Ausgangssignal wird auf eine Verzögerungsschaltung 41a, die aus einem Widerstand R,q- und einem Kondensator C401 besteht, gegeben und dann der Basiselektrode eines pnp-Transistors Q4Q-. zugeführt. Ein am Kollektor des Transistors Q401 erscheinendes Signal wird über eine weitere Verzögerungsschaltung 42a, welche
809813/1125
einen Kondensator C^q2 und einen Widerstand R4Q3 enthält, auf einen Stromschalttransistor Q402 gegeben.
Für die tatsächliche Praxis kann der Anschluß einer der beiden Verzögerungsschaltungen 41a, 4 2a zur Erzielung der gewünschten Verzögerungszeit ausreichend sein. Ferner können, anstelle die Kondensatoren Ο/«-, , C402 anzuschließen, Streukapazitäten zwischen den Leitungen 43, 44 und Masse verwendet werden.
Wenn als Transistor Q401 e^-n Transistor mit langsamer Ansprechcharakteristik, wie etwa ein pnp-Lateraltransistor, verwendet wird, ist keine zusätzliche Verzögerungsschaltung notwendig.
Wenn die Speicherzelle Cq für das Schreiben oder Lesen ausgewählt ist, wird eine Spannung auf niedrigem Pegel vom Kollektor des Transistors Q405 abgeleitet, während eine Spannung auf hohem Pegel auf die Wortleitung LX0 gegeben wird. Die auf den Transistor Q401 gegebene Spannung auf niedrigem Pegel führt zu seinem Einschalten. Das am Kollektor des Transistors Q401 erscheinende Ausgangssignal wird auf die Basiselektrode des Transistors ^q2 gegeben, wodurch dieser eingeschaltet wird und einen zusätzlichen Strom auf die ausgewählte Wortleitung Lx0 liefert.
Mit Vollendung des Schreib- oder Lesezyklus für die ausgewählte Zelle Cq wird die Wortleitung Lxq auf ein niedriges Potential zurückgebracht, wodurch der Transistor Q405 ein Ausgangssignal auf hohem Pegel an seinem Kollektor erzeugt.
Wegen der mit Hilfe der Schaltung 41a und 42a gelieferten Verzögerungszeit bleibt der Transistor Q402
809813/1125
jedoch für eine bestimmte Zeit nach Beendigung des Lese- oder Schreibzyklus weiter eingeschaltet. Dementsprechend läßt sich die gleiche Wirkungsweise wie die unter Bezugnahme auf die Fig. 4 und 7 diskutierte erzielen.
In Fig. 9, die eine weitere Ausführungsform der Erfindung zeigt, wird einer der Ausgänge der Wortadressiersignal-Generatorschaltung 60a direkt auf einen Emitterfolgertransistor Qßoi un<^ ^er andere Ausgang umgekehrter Phase über einen Transistor QgQ4 auf eine Verzögerungsschaltung 61a gegeben. Beide Signale, vom Transistor QgQi und der Verzögerungsschaltung 61a, werden auf ein UND-Glied 62a gegeben, dessen Ausgangssignal einem Stromschalttransistor Q502 zu9efünrt wird.
Es sei wieder angenommen, daß die Speicherzelle Cq für das Schreiben oder Lesen ausgewählt ist. Die Schaltung 60a erzeugt an einer Klemme P-| ein Ausgangssignal W-. und an einer Klemme P2 ein Ausgangssignal W-, wie diese in Fig. 10 gezeigt sind. Das Signal an der Klemme P2 wird durch die Schaltung 61a um eine gewünschte Zeit verzögert und dann auf das UND-Glied 62a gegeben. Dementsprechend erzeugt das UND-Glied 62a ein Ausgangssignal, wie es bei W3 in Fig. 10 gezeigt ist und welches auf den Stromschalttransistor Q6o2 9e9elDen wird. Solange das Ausgangssignal des UND-Glieds 62a am Transistor Qgo2 liegt, ist dieser eingeschaltet und bewirkt einen zusätzlichen Strom auf der ausgewählten Wortleitung LyQ.
Es ist zu beachten, daß bei dieser Ausführungsform der zusätzliche Strom nur während der Zeit von t3 bis t4 und nicht während der Zeit von t2 bis t^ fließen
809813/1125
kann. Jedoch ist eine solche Zeit zur Erzielung des raschen Abfalls der Potentiale auf den Wortleitungen Lxo und Xgrpo gut ausreichend.
Die bisherige Beschreibung ist von einem bipolaren Speicherfeld ausgegangen, die Erfindung läßt sich natürlich aber auch irgendwelchen anderen Arten von Speicherfeldern anpassen.
So zeigt beispielsweise Fig. 11 eine weitere Ausführungsform der Erfindung, in welcher eine andere Art von Speicherzellen verwendet wird. Da der Schaltungsaufbau einer solchen Speicherzelle bekannt ist, wird auf eine ins einzelne gehende Beschreibung verzichtet.
Wenn die Speicherzelle C0 1 ausgewählt ist, ist der Transistor Q501 eingeschaltet, während der andere Transistor Q502 ausgeschaltet ist. Mit Beendigung der Auswahl der Speicherzelle C0 1 v/ird der Transistor Qco-i in den abgeschalteten Zustand zurückgebracht. Beim Schalten des Transistors Qc01 vom eingeschalteten in den ausgeschalteten Zustand verhindert das langsame Abfallen des Potentials auf den Leitungen 54a, daß der Speicher mit hoher Geschwindigkeit betrieben werden kann.
Um diesen Nachteil zu beseitigen, kann die gleiche Schaltungsanordnung wie die unter Bezugnahme auf Fig. 4 beschriebene verwendet werden. Die Blöcke 50a, 51a und 52a bezeichnen eine Nachweisschaltung, eine Verzögerungsschaltung bzw. eine Stromschalt-Schaltung, die den gleichen Aufbau haben wie in Fig. 4 und zur Lieferung eines zusätzlichen Stromes auf die ausgewählte Wortleitung in der gleichen Weise betrieben werden können. Es ist daher einzusehen, daß diese Ausführungsform ebenfalls das rasche Abfallen des Potentials auf der ausgewählten Leitung erreicht.
809813/1125
Ganz allgemein funktioniert die Erfindung also so, daß das Anlegen eines Lese- oder Schreibimpulses auf eine der Wortleitungen nachgewiesen und das so nachgewiesene Signal auf eine Verzögerungsschaltung gegeben wird. Das Ausgangssignal der Verzögerungsschaltung wird auf einen mit der anderen Wortleitung verbundenen Stromschalttransistor gegeben, der dadurch während einer vorgegebenen Zeit zumindest unmittelbar nach dem Lese- oder Schreibzyklus für die ausgewählte Zelle eingeschaltet wird, wodurch die Wortleitungen rasch auf die vorgegebenen Potentiale geklammert werden.
809813/1125

Claims (8)

  1. PATENTANSPRÜCHE
    Halbleiterspeicher, gekennzeichnet durch ein Speicherfeld mit einer Anzahl von in Matrixform angeordneten Speicherzellen (C0/ C^, C~2/ C3), von denen jede zwischen einer ersten Wortleitung (LXg)» an welche der Wortadressierimpuls gelegt wird, und einer zweiten Wortleitung (Xs^q)' wel" ehe mit einer Konstantstromquelle (10a) verbunden ist, angeschlossen ist; durch eine erste Einrichtung zum Nachweisen des an die erste Wortleitung gelegten Wortadressierimpulses; durch eine an die Nachweis-
    809813/1125
    27A3S55
    einrichtung angeschlossene zweite Einrichtung zur Erzeugung eines, auf dem nachgewiesenen Signal basierenden, Signals, welches für eine vorgegebene Zeit wenigstens unmittelbar nach dem Anlegen des Wortadressierimpulses an die ausgewählte Wortleitung erscheint; durch eine an die zweite Wortleitung angeschlossene Stromschalteinrichtung, welche gestattet, daß ein zu dem durch die Konstantstromquelle gelieferten Strom zusätzlicher Strom durch die an die ausgewählte Wortleitung angeschlossenen Zellen fließt; und durch eine dritte Einrichtung . zum Legen des Ausgangssignals der zweiten Einrichtung auf die Stromschalteinrichtung zum Einschalten derselben für die vorgegebene Zeit.
  2. 2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet , daß die zweite Einrichtung eine Verzögerungsschaltung (21a) zur Verzögerung des Ausgangssignals der ersten Einrichtung umfaßt.
  3. 3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet , daß die zweite Einrichtung eine Schaltung zur Vergrößerung der Breite des Ausgangssignals der ersten Einrichtung umfaßt.
    809813/1125
    2743855
  4. 4. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung an die erste Wortleitung an einer Klemme angeschlossen ist, die am anderen Ende wie die Klemme liegt, an der die Wortadressierspannung zugeführt wird.
  5. 5. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß sie eine Adressierimpulserzeugungsschaltung (40a;60a) umfaßt welche ein Paar von Transistoren (405, 406; 603, 604) aufweist, deren Emitter gekoppelt und an eine Konstantstromquelle (400; 600) angeschlossen sind, wobei die Adressierspannung vom Kollektor des einen der Transistoren (406; 604) abgeleitet wird.
  6. 6. Halbleiterspeicher nach Anspruch 5, dadurch gekennzeichnet, daß die erste Einrichtung eine Einrichtung zum Ableiten einer Spannung von dem Kollektor des anderen der Transistoren (405; 603) aufweist.
  7. 7. Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Einrichtung eine Einrichtung zur Verzögerung eines Signals auf der Wortleitung (61a) und eine Einrichtung zur Erzeugung einer logischen UND-Ausgangsgröße (62a) in Bezug auf das verzögerte
    8Q9813/1125
    Signal und das Ausgangssignal der ersten Einrichtung umfaßt.
  8. 8. Halbleiterspeicher, gekennzeichnet durch ein Speicherfeld mit einer Anzahl von in Matrixform angeordneten Speicherzellen (C0, C1, C2» C3), wobei jede Zelle zwischen einer ersten Wortleitung (Lx0), auf welche eine Wortadressierspannung gegeben wird, und einer zweiten Wortleitung (XgTO) ' m^ wel~ eher eine Konstantstromquelle (10a) verbunden ist, angeschlossen ist; durch mit den zweiten Wortleitungen verbundene Dioden (D3Q1, D302), von denen jede eine vergleichsweise lange Erholzeit hat, zum Nachweis von Potentialänderungen auf den zweiten Wortleitungen, wobei jede Diode aufgeschaltet wird, wenn die Wortadressierspannung auf die ihr zugeordnete erste Wortleitung gegeben wird; und durch eine mit allen Dioden verbundene Konstantstromquelle (30) zur Lieferung eines durch eine der Dioden auf die ausgewählte Zelle fließenden Stromes.
    809813/1125
DE2743955A 1976-09-29 1977-09-29 Halbleiterspeicher Expired DE2743955C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11585276A JPS5341968A (en) 1976-09-29 1976-09-29 Semiconductor circuit

Publications (3)

Publication Number Publication Date
DE2743955A1 true DE2743955A1 (de) 1978-03-30
DE2743955B2 DE2743955B2 (de) 1979-01-25
DE2743955C3 DE2743955C3 (de) 1985-11-14

Family

ID=14672724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2743955A Expired DE2743955C3 (de) 1976-09-29 1977-09-29 Halbleiterspeicher

Country Status (4)

Country Link
US (1) US4156941A (de)
JP (1) JPS5341968A (de)
DE (1) DE2743955C3 (de)
NL (1) NL178729C (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051192B2 (ja) * 1978-04-27 1985-11-12 日本電気株式会社 半導体記憶装置
JPS5833634B2 (ja) * 1979-02-28 1983-07-21 富士通株式会社 メモリセルアレイの駆動方式
DE2929384C2 (de) * 1979-07-20 1981-07-30 Ibm Deutschland Gmbh, 7000 Stuttgart Nachladeschaltung für einen Halbleiterspeicher
JPS5831673B2 (ja) * 1979-08-22 1983-07-07 富士通株式会社 半導体記憶装置
JPS5637884A (en) * 1979-08-30 1981-04-11 Fujitsu Ltd Terminating circuit for word selective signal line of semiconductor memory unit
EP0030422B1 (de) * 1979-11-28 1987-05-27 Fujitsu Limited Halbleiterspeichervorrichtung
JPS5831674B2 (ja) * 1979-12-19 1983-07-07 株式会社日立製作所 メモリ
DE3004565C2 (de) * 1980-02-07 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale Halbleiterschaltung
US4357687A (en) * 1980-12-11 1982-11-02 Fairchild Camera And Instr. Corp. Adaptive word line pull down
JPS5841597B2 (ja) * 1980-12-24 1983-09-13 富士通株式会社 半導体メモリディスチャ−ジ回路
US4413191A (en) * 1981-05-05 1983-11-01 International Business Machines Corporation Array word line driver system
US4393476A (en) * 1981-07-13 1983-07-12 Fairchild Camera & Instrument Corp. Random access memory dual word line recovery circuitry
DE3268848D1 (en) * 1981-09-29 1986-03-13 Fujitsu Ltd Multi-emitter transistor memory device with word-line discharge current source
JPS6052518B2 (ja) * 1981-12-18 1985-11-19 富士通株式会社 半導体記憶装置
US4477885A (en) * 1982-01-18 1984-10-16 Fairchild Camera & Instrument Corporation Current dump circuit for bipolar random access memories
JPS58147882A (ja) * 1982-02-27 1983-09-02 Fujitsu Ltd 半導体記憶装置のワ−ド線放電回路
DE3380543D1 (en) * 1982-07-02 1989-10-12 Fujitsu Ltd Semiconductor memory devices with word line discharging circuits
JPS5961842U (ja) * 1982-10-19 1984-04-23 セイレイ工業株式会社 穀粒選別装置
US4570240A (en) * 1983-12-29 1986-02-11 Motorola, Inc. AC Transient driver for memory cells
US4694429A (en) * 1984-11-29 1987-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device
US5278795A (en) * 1987-03-27 1994-01-11 U.S. Philips Corporation Memory circuit having a line decoder with a Darlington-type switching stage and a discharge current source
JPH05205483A (ja) * 1992-01-23 1993-08-13 Sony Corp バイポーラｒａｍ回路
US5864507A (en) * 1996-12-18 1999-01-26 Cypress Semiconductor Corporation Dual level wordline clamp for reduced memory cell current
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893087A (en) * 1974-02-08 1975-07-01 Gen Instrument Corp Random access memory with shared column conductors
DE2439986A1 (de) * 1973-08-23 1975-07-10 Ibm Halbleiterfestwertspeicher
DE2430784A1 (de) * 1974-06-26 1976-01-15 Siemens Ag Bipolarer halbleiterspeicher

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838404A (en) * 1973-05-17 1974-09-24 Teletype Corp Random access memory system and cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2439986A1 (de) * 1973-08-23 1975-07-10 Ibm Halbleiterfestwertspeicher
US3893087A (en) * 1974-02-08 1975-07-01 Gen Instrument Corp Random access memory with shared column conductors
DE2430784A1 (de) * 1974-06-26 1976-01-15 Siemens Ag Bipolarer halbleiterspeicher

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1976 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, Februar 1976, S. 188/189 *

Also Published As

Publication number Publication date
DE2743955B2 (de) 1979-01-25
DE2743955C3 (de) 1985-11-14
JPS5341968A (en) 1978-04-15
NL7710688A (nl) 1978-03-31
US4156941A (en) 1979-05-29
NL178729B (nl) 1985-12-02
NL178729C (nl) 1986-05-01
JPS5712234B2 (de) 1982-03-09

Similar Documents

Publication Publication Date Title
DE2743955A1 (de) Halbleiterspeicher
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE1499843A1 (de) Speicherzelle
DE2302137C3 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2457921C2 (de) Verfahren und schaltungsanordnung zur erhoehung der schreibgeschwindigkeit in integrierten datenspeichern
DE2012090C3 (de) Feldeffekt-Transistor-Speicher
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2161978C2 (de)
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE3048108A1 (de) Speichervorrichtung mit schnellen wortleitungsladeschaltungen
DE2855866B2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers
DE2147833A1 (de) Halbleiter Speicher
DE2505245A1 (de) Festwertspeicherbaustein
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE1299035B (de) Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher
DE1918667A1 (de) Datenspeicher mit Dioden
DE2246756C3 (de) Elektronischer Datenspeicher
EP0064188B1 (de) Monolithisch integriertes Treiberschaltungssystem für die Wortleitungen eines Matrixspeichers
DE2554707C2 (de) Direktzugriffsspeicher
DE2929384C2 (de) Nachladeschaltung für einen Halbleiterspeicher
DE1913057C3 (de) Magnetkernspeicher
DE2654460A1 (de) Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen
DE1474015B2 (de) Adressiervorrichtung
DE2132364B2 (de) Schaltungsanordnung zur abgabe eines stromimpulses an jeweils eine bestimmte treiberleitung eines eine vielzahl von treiberleitungen enthaltenden magnetkernspeichers
DE1524766C3 (de) Elektrische Schaltvorrichtung zum Betreiben einer merklich reaktanzbehafteten Last

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8228 New agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8281 Inventor (new situation)

Free format text: HOMMA, NORIYUKI, KOKUBUNJI, TOKIO/TOKYO, JP YAMAGUCHI, KUNIHIKO, SAYAMA, SAITAMA, JP

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee