DE2743955B2

DE2743955B2 - Halbleiterspeicher

Info

Publication number: DE2743955B2
Application number: DE2743955A
Authority: DE
Inventors: Noriyuki Kokubunji Tokio Homma; Kunihiko Sayama Saitama Yamaguchi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1976-09-29
Filing date: 1977-09-29
Publication date: 1979-01-25
Also published as: JPS5712234B2; JPS5341968A; DE2743955C3; NL7710688A; US4156941A; DE2743955A1; NL178729B; NL178729C

Description

Die Erfindung bezieht sich auf einen Halbleiterspeicher mit einer Vielzahl von in Matrixform angeordneten Speicherzellen.

ίο Ein Halbleiterspeicher, wie etwa ein bipolarer Speicher, umfaßt eine Anzahl von Speicherzellen, die in Form einer Matrix angeordnet sind. Jede Zelle ist zwischen einem Paar von in einer Zeile angeordneten Wortleitungen angeschlossen und ebenso zwischen einem Paar von in einer Spalte angeordneten Stellenleitungen.

Wenn eine der Speicherzellen zum Schreiben oder Lesen ausgewählt wird, wird ein Adressierimpuls an eine der Wortleitungen, die an die ausgewählte Zelle angeschlossen ist, angelegt

Die Zugriffszeit bei dieser Art von Speicher wird hauptsächlich sowohl durch die Anstiegs- als auch die Abfallszeit des Wortleitungspotentials bestimmt, das sich infolge des an die Wortleitung angelegten

Adressierimpulses ändert.

Was die Anstiegszeit des Potentials auf der Wortleitung anbelangt, hat die Technik bereits einige erfolgreiche Lösungen zur Verwirklichung eines vernünftig raschen und abrupten Potential anstiegs geschaf- fen.

Verbesserungen hinsichtlich der Abfallzeit des Potentials auf der Wortleitung galten als viel schwieriger zu erreichen. In Fällen, wo eine große Anzahl von Speicherzellen in einem Speicherfeld verwendet wird, müssen die ungünstigen Wirkungen von Streukapazitäten zwischen der Wortleitung und Masse auf die Abfalizeit des Potentials auf der Wortleitung in Betracht gezogen werden. Wenn eine der Speicherzellen zum Lesen oder Schreiben ausgewählt wird, wird die daran

«ο angeschlossene Wortleitung auf ein hohes Potential geschaltet, mit der Folge, daß sich die Streukapazität zwischen der Wortleitung und Masse auflädt.

Nach Beendigung des Lese- oder Schreibzyklus wird die Wortleitung auf ein niedriges Potential zurückge bracht. Wegen der während des Lese- oder Schreibzy klus in der Streukapazität gespeicherten Ladung, ist jedoch eine relativ lange Zeit nötig, um die Wortleitung auf das niedrige Potential zu bringen. Dieses langsame Abfallen des Potentials auf der Wortleitung verhindert, daß der Speicher mit hoher Geschwindigkeit betrieben werden kann.

Ein herkömmlicher und unzureichender Versuch, dieses Problem zu lösen, besteht darin, einen zusätzlichen Strom zu der ausgewählten Zelle während der Zeit, während der der Wortadressierimpuls an die Wortleitung angelegt wird, vorzusehen. Messungen zeigten nämlich, daß die hierdurch erreichte Verbesserung vergleichsweise gering war. Stand der Technik hierzu ist in den offengelegten japanischen Patentanmeldungen 6il 036/73 und 22 829/74 beschrieben.

Aufgabe der Erfindung ist es daher, einen Halbleiterspeicher zu schaffen, der durch Versteilerung der Rückflanke des Wortadressierimpulses mit hoher

Geschwindigkeit arbeiten kann.

Diese Aufgabe wird dadurch gelöst, daß an die zweite Wortleitung parallel zu der Konstant stromquell eine Stromschalteinrichtung angeschlossen ist, die während

einer vorgegebenen Zeitspanne wenigstens unmittelbar nach Abschalten des Wortadressierimpulses leitend ist

Dadurch wird die in der Streukapazität zwischen der Wortleitung und Masse gespeicherte Ladung abrupt abgeleitet Auf diese Weise wird eine Verkürzung der Abfallzeit des Potentials auf der Wortleitung in dem Zeitpunkt erreicht, wo der daran angelegte Wortadressierimpuls von hohem Pegel auf niedrigen Pegel geschaltet wird.

Im folgenden werden die Erfindung und Stand der Technik anhand der Zeichnung im einzelnen beschrieben. Auf dieser zeigt bzw. zeigen

F i g. 1 ein Schaltbild eines Stand der Technik bildenden bipolaren Speichers,

F i g. 2A und 2B an Wortleitungen und Stellenleitungen beim Schreiben bzw. Lesen angelegte Potentiale,

F i g. 3 Kurven des Potentials auf der Wortleitung, das sich auf den Wortadressierimpuls hin ändert,

Fig.4 ein Schaltbild einer ersten Ausführungsform der Erfindung,

F i g. 5 impulsformen an verschiedenen Punkten der Schaltung der F i g. 4,

F i g. 6 Kurven des Potentials auf der Wortleitung,

F i g. 7,8 und 9 Schaltbilder weiterer Ausführungsformen der Erfindung,

Fig. 10 Impulsformen an verschiedenen Punkten der Schaltung der F i g. 9 und

F i g. 11 ein Schaltbild, welches eine weitere Ausführungsform der Erfindung darstellt.

Zum besseren Verständnis der Erfindung wird zunächst ein Stand der Technik bildender bipolarer Speicher unter Bezugnahme auf F i g. 1 erläutert.

Ein Speicherfeld enthält eine große Anzahl von Speicherzellen, die in Matrixform angeordnet sind. In F i g. 1 sind zur Vereinfachung der Erläuterung nur zwei Reihen und zwei Spalten von Speicherzellen dargestellt.

Jede Speicherzelle besteht aus einem Paar von kreuzgekoppelten Transistoren. Beispielsweise besteht die Speicherzelle C₀ aus den Transistoren Q_x, und Q,\ mit Kollektoren, die über Widerstände Rux, bzw. Rlb\ mit einer Wortleitung Lm verbunden sind, mit ersten Emittern, die mit Stellenleitungen A» bzw. An verbunden sind, und mit zweiten Emittern, die miteinander gekoppelt sind. Die miteinander gekoppelten Emitter des Transistorenpaares Qm, Qh sind über einen Widerstand Reo mit einer Konstantstromquelle 10a verbunden, die einen Transistor Qsro und einen damit verbundenen Widerstand Rsto umfaßt. An die Basiselektrode des Transistors Qsm wird eine Gleichspannung Vcs angelegt, so daß der Transistor einen durch eine Leitung Xsto fließenden konstanten Strom liefern kann.

Die Konstantstromquelle 10a ist vorgesehen, um den Zustand jeder an die zwei Wortleitungen Lxo und Xsto angeschlossenen Speicherzelle durch Zufuhr des Stromes zu halten, der notwendig ist, um ihren Zustand während des Arbeitszyklus zu halten.

Die anderen Speicherzellen Ci, C₃, von denen jede ein Paar kreuzgekoppelter Transistoren aufweist, sind in ähnlicher Weise mit einer anderen Stromquelle 106 verbunden.

Die Bezugszeichen 11,12,13 und 14 bezeichnen eine Abfrageschaltung, eine Schreibsteuerschaltung, eine Stellenadressiersteuerschaltung und eine Konstantstromquelle. Die Abfrageschaltung 11 enthält ein Paar von Transistoren Qnroo und Q_rcfo\, die an ihren Emitterelektroden mit den Stellenleitungen Ax> und Ai und an ihren Basiselektroden über eine Leitung L_R mit einer Klemme R verbunden sind, an welche eine Referenzspannung angelegt wird.

Die Schreibsteuerschaltung 12 enthält einen Transistor Qivoo. der an seiner Emitterelektrode mit der Stellenleitung Ae und an seiner Basiselektrode über eine Leitung Lw mit einer Klemme Wo verbunden ist, und einen Transistor Qwou der an seiner Emitterelektrode mit der Stellenleitung An und an seiner Basiselektrode über eine Leitung Lw\ mit einer Klemme Wl

ίο verbunden ist

Die Stellenadressiersteuerschaltung 13 umfaß*, ein Paar von Transistoren Qyv> und Qn\, deren Emitterelektroden mit den Stellenleitungen A» bzw. An und deren Basiselektroden gemeinsam mit der Klemme Yo verbunden sind.

Die Konstantstromquelle 14 enthält Transistoren Qroo und Qm, deren Basiselektroden mit der Gleichspannung Vcs verbunden sind, so daß die beiden Transistoren konstante Ströme liefern können, die durch die beiden Stellenleitungen fließen.

Der Lesevorgang wird unter Bezugnahme auf die F i g. 2A erklärt

Es sei angenommen, daß die Speicherzelle Ca für das Lesen ausgewählt wird, während die übrigen Zellen, wie Ci, Ci und Ci, nicht ausgewählt werden. Für die Speicherzelle Co wird willkürlich definiert, daß sie die Information einer logischen »0« speichert wenn der Transistor Qa eingeschaltet und der Transistor Q» ausgeschaltet ist. Umgekehrt wird definiert, daß sie eine logische »1« speichert, wenn der Transistor Qn ausgeschaltet und der Transistor Qn eingeschaltet ist Für die folgende Erklärung wird angenommen, daß eine logische »0« in der Speicherzelle CJ gespeichert ist

Während des Lesezyklus der ausgewählten Zelle Co werden die in F i g. 2A bei Vxh, V_xl, VVl, V_yh und V_RH gezeigten Potentiale in entsprechender Zuordnung auf die Klemmen Xo, ΛΊ, Yo, Ki und R gelegt. Die Klemmen Wa und IVi sind beide auf dem bei Vwl gezeigten Potential.

Das Potential am Kollektor des ausgeschalteten Transistors CJbi sowie an der Basiselektrode des eingeschalteten Transistors Qoo ist nahezu gleich dem Potential Vxh auf der Wortleitung Lxo. Andererseits befinden sich die Kollektorelektrode des Transistors Q_x sowie die Basiselektrode des Transistors Cjbi auf dem Potential (Vxh— Δ V_s), wobei Δ V_s den Spannungsabfall über dem Widerstand Rum bezeichnet

Der mit Hilfe des Transistors Qroo gelieferte Konstantstrom /«oo kann durch denjenigen der an die Stellenleitung Ao angeschlossenen Transistoren Qn, Q\o, Qrefoo, Qmo, Qyoo fließen, dessen Basiselektrode sich auf dem höchsten Potential befindet Wie sich aus F i g. 2A ergibt, ist das Potential Vxh auf der Wortleitung Lxo sowie an der Basiselektrode des Transistors <5bo höher als irgendein anderes Potential an den Basen der Transistoren CAo, Qrefoo, Qwoo und (?m, so daß der Strom Ζ«» durch den Transistor Cjbo fließen kann.

Als Ergebnis schaltet der Transistor Qrefoo ab und entwickelt auf diese Weise an seinem Kollektor einen hohen Spannungspegel (gleich Massepotential).

Andererseits fließt der Konstantstrom /«», der mit Hilfe des Transistors Qro\ geliefert wird, durch denjenigen der an die Stellenleitung An angeschlossenen Transistoren CJbi, Q_n, Qre/ou Qm\ und Qm, dessen Basiselektrode sich auf dem höchsten Potential befindet.

Die Basiselektrode dieser Transistoren Qou Qu,

Qrcfou Qwot und Qyo\ befinden sich auf Potentialen (Vxh-Δ Vs), V_xl oder (Vxl-Δ V_n), V_rh, Vwl bzw. V_n,

Der Konstantstrom /«οι kann deshalb durch den Transistor Qrefm fließen, dessen Basispotential höher ist als das Basispotential irgendeines anderen der mit der Stellenleitung £fo verbundenen Transistoren.

Als Folge davon wird wegen des Spannungsabfalls über den Widerstand Rso\ der Kollektor des Transistors Qrefm auf niedrigem Potential gehalten.

Als nächstes wird angenommen, daß zur Speicherung der Information einer logischen »1« der Transistor Qoo der Speicherzelle G, aus- und der Transistor Qm eingeschaltet wird. In diesem Fall bietet der Transistor Qrcfoo ein niedriges Potential an seiner Kollektorelektrode, während der Transistor Q_rero\ an seinem Kollektor ein hohes Potential bietet.

Aus den gemachten Darlegungen ergibt sich, daß sich die in der Speicherzelle Co gespeicherte Information als Potentiale an den Kollektoren der Transistoren Qmoa und Qrcfo) auslesen läßt.

Auf der anderen Seite wird hinsichtlich der anderen Zellen C₂ und C₃, die nicht ausgewählt werden, der folgende Vorgang erreicht. Wie zuvor diskutiert, erhält, wenn die Speicherzelle Co ausgewählt wird, ein Paar von Transistoren Qno und Qn\ an ihren Basiselektroden ein Potential VVh, welches höher ist als irgendein anderes Potential an Basiselektroden der Transistoren CAo, Q₃O, CWto, Qmo, Qi\, Qi\, Qrcfw, Qm\- Folglich können unabhängig von der in den Zellen Ci und Ci gespeicherten Information die mit Hilfe der Transistoren Qr\o und Qrw gelieferten Konstantströme /rio und /«π durch die Transistoren Qy\o bzw. Qy\\ fließen. Als Ergebnis schalten beide Transistoren Ö-c/ίο, Qntw ab, und erzeugen dabei einen hohen Potentialpegel (gleich Massepotential) an ihren Kollektoren, was bedeutet, daß die in den Speicherzellen C₂ und Cz gespeicherte Information nicht ausgelesen werden kann.

Der Vorgang des Schreibens einer Information in eine ausgewählte Speicherzelle wird unter Bezugnahme auf F i g. 2B erläutert.

Es sei angenommen, daß die Speicherzelle Co ausgewählt wird und in sie die Information einer logischen »1« geschrieben werden soll. In diesem Fall erhalten die Klemmen Vo, Y\, Xo und X\ in entsprechender Zuordnung die in F i g. 2B bei VVl, VVh, Vxwund V>l gezeigten Potentiale. Ferner befinden sich die Klemmen VV₀ und W] auf den Potentialen VVh bzw. VVz.. Es ist zu beachten, daß unabhängig von der in der ausgewählten Zelle Cq gespeicherten Information das Potential VVh an der Basiselektrode des Transistors Qwoo höher als das Potential an der Basiselektrode de¹= Transistors Qoo ist, weshalb der Konstantstrom Iroo durch den Transistor (?_HW) fließt.

Andererseits ist das Potential an der Basis des Transistors Qvmi niedriger als dasjenige an der Basis des Transistors CJbi, so daß der mit Hilfe des Transistors Qa_n gelieferte Konstantstrom Im durch den Transistor <?bi fließen kann. Beide Konstantströme //a» und /«» werden üblicherweise in ihren Werten so gewählt daß sie größer sind als der Strom I_st, so daß die Zustände der Transistoren Q₀₀ und <Pbi entweder durch den Strom Ir₀₀ oder /«π bestimmt wenden können.

Folglich wird der Transistor Q_n, durch den der Konstantstrom Imi fließt, eingeschaltet, während der Transistor Q₀₀ ausgeschaltet wird, wodurch das Schreiben einer logischen »1« in die ausgewählte Zelle Ci erreicht ist

Auf ähnliche Weise werden, wenn die Information einer logischen »0« in die ausgewählte Zelle Co geschrieben werden soll, die Potentiale Vwwund VVl auf die Klemmen W₀ bzw. IVi gelegt, wodurch der Transistor Qoo ein- und der Transistor CA>i ausgeschaltet wird.
Die anderen, nicht ausgewählten Zellen, beispielsweise die Speicherzelle C₂, werden durch den Schreibvorgang nicht beeinflußt. Ihr Betrieb erläutert sich wie folgt. Wenn die Zelle Co ausgewählt wird, befinden sich die Basiselektroden der Transistoren <?no und (?mi auf dem in F i g. 2B bei VVh angegebenen Potential, welches höher ist, als irgendein anderes Potential an den Basiselektroden der an die Stellenleitungen A₀ und D_n angeschlossenen Transistoren. Dementsprechend können die in die Transistoren ζ>«ιο und Qrh fließenden Konstantströme Ir₁₀ und /«_n durch die Transistoren Qno bzw. ζ>ηι fließen, mit dem Ergebnis, daß sie ohne jeden Einfluß auf die Speicherzelle C₂ sind.

Wie sich aus obiger Darlegung ergibt, läßt sich das Halten von in der nicht ausgewählten Speicherzelle gespeicherter Information während des Lese- und Schreibvorgangs durch den Konstantstrom I₅₁ erreichen, welcher mit Hilfe der Konstantstromquellen 10a und 106 geliefert wird. Andererseits kann das Lesen und Schreiben von Information aus der oder in die ausgewählte Speicherzelle durch Verwendung der Konstantstromquellen Qroo, Qrou Qrw und Qru, von denen jede einen Konstantstrom Ir liefert, gesteuert werden. Bei dieser Art von Halbleiterspeicher ist es vom Standpunkt ihrer Zugriffszeit her wünschenswert, die Wortleitungen auf den an die Klemmen X₀, ΛΊ gelegten Adressierimpuls hin stabil und schnell auf ein bestimmtes Potential zu bringen.

Die Streukapazität (gezeigt bei Csi, Cs₂) zwischen jeder Wortleitung und Masse verhindert jedoch, daß die Wortleitungen schnell und abrupt auf die Potentiale gebracht werden können. Insbesondere wenn eine große Anzahl von Speicherzellen in einem Speicherfeld verwendet wird, werden sowohl der Anstieg als auch der Abfall des Potentials auf der Wortleitung durch den vergleichsweise großen Wert der notwendigerweise zwischen den Wortleitungen und Masse vorhandenen Streukapazität ungünstig beeinflußt

Fig.3 zeigt die Änderung des Potentials auf der Wortleitung Lx₀, wenn das an die Klemme Xo gelegte Potential von einem niedrigen Pegel (oder einem hohen Pegel) auf einen hohen Pegel (oder einen niedrigen Pegel) geschaltet wird.

Falls eine geringe Anzahl von Speicherzellen im Speicherfeld verwendet wird, läßt sich das Potential auf der Wortleitung Lx_n abrupt auf den hohen Pegel verklammern, wenn der Wortadressierimpuls angelegt wird, wie dies bei a in F i g. 3 gezeigt ist, und, wie dies bei b in F i g. 3 gezeigt ist, schnell auf einen niedrigen Pegel verklammern, wenn der Adressierzyklus beendet ist. Wenn andererseits eine große Anzahl von Speicherzellen im Speicherfeld verwendet wird, steigt das Potential auf der Wortleitung Lx₀ langsam an und fällt langsam ab, wie dies die Kurven cund d'm Fig.3 zeigen. In bezug auf das Potential auf den anderen Wortleitungen, wie etwa Xsto, zeigte sich die gleiche Tendenz.

to Hinsichtlich des Ansteigens des Potentials auf der Wortleitung ist bekannt, daß erfolgreiche Lösungen, bei welcher der Wortadressierimpuls an die Wortleitung über einen in emitterfolgerweisearbeitenden Transistor angelegt wird, bereits gefunden werden konnten.

Was jedoch die Abfallszeit des Wortleitungspotentials betrifft, galt eine Verbesserung als sehr schwierig zu erreichen.
Eine Ausführungsform des Halbleiterspeichers nach

der Erfindung wird nun unter Bezugnahme auf F i g. 4 beschrieben, wobei gleiche Bezugszeichen wie in F i g. 1 gleiche Elemente bezeichnen.

In F i g. 4 ist die Klemme ΛΌ über die Wortleitung Lad mit einer einen Emitterfolgertransistor φοι enthaltenden Signalnachweisschaltung 20a verbunden.

Dieser Transistor Q201 weist das Anlegen des Wortadressierimpulses an die Klemme AO nach. Das Ausgangssignal der Nachweisschaltung 20a wird dann einer Transistoren Q202 und Q203 enthaltenden Verzögerungsschaltung 21a zugeführt.

Das nachgewiesene Ausgangssignal durchfließt so einen Widerstand Λ201. einen Kollektor-Emitterpfad des Transistors Qxn und einen Widerstand Ä202 zu einer Gleichspannungsquelle Vee- Durch den über dem Widerstand R%>\ erzeugten Spannungsabfall wird ein geeignetes Potential an die Basiselektrode des Emitterfolgertransistors Q203 gelegt. Das Potential an der Basiselektrode des Transistors Q203 kann durch geeignete Wahl der Werte des Emitterwiderstands Ä202 und des Basispotentials des Transistors Q₃₀₂ willkürlich festgelegt werden. Auf das angelegte Signal hin erzeugt die Verzögerungsschaltung 201a ein Ausgangssignal mit einer Verzögerungszeit, die durch geeignete Wahl der Werte der Widerstände Ä201 und Λ203 willkürlich festgelegt werden kann, weil diese Widerstände in Verbindung mit den Streukapazitäten C201 und C201 die Zeitkonstante der Verzögerungsschaltung 21a bestimmen. In der Praxis kann parallel zum Widerstand Rx>\ ein Beschleunigungskondensator C202 geschaltet sein, um die Wirkung der Streukapazität C201 aufzuheben, falls die gewünschte Verzögerungszeit mit Hilfe des Widerstandes Rxa und der Streukapazität C203 erzielt werden kann.

Das verzögerte Signal wird dann an eine Stromschalt-Schaltung 22a gelegt, welche einen Transistor Q₂O* umfaßt, dessen Emitter über einen Widerstand Ä204 mit einer Gleichspannungsquelle und dessen Kollektor mit der Leitung Xsto verbunden ist.

Die Bezugszeichen 20b, 2\b und 226 bezeichnen eine Nachweisschaltung, eine Verzögerungsschaltung bzw. eine Stromschalt-Schaltung, die den gleichen Aufbau wie die oben diskutierten haben.

Im folgenden wird nun die Wirkungsweise des in F i g. 4 gezeigten Speichersystems erläutert

Wie oben diskutiert, wird, wenn eine der Speicherzellen, beispielsweise CJ, für entweder das Schreiben oder das Lesen ausgewählt wird, ein hohes Potential Vxh an die Klemme AO gelegt. Während dieses Schreib- oder Lesezyklus können sich die Streukapazitäten Csi und so Cs2 aufladen. Mit Beendigung des Schreib- oder Lesezyklus wird die Klemme AO auf ein niedriges Potential V_Hl zurückgebracht

Der Transistor Q₂₀, weist das Anlegen des in F i g. 5 gezeigten Wortadressierimpulses Si nach und erzeugt an seinem Emitter ein Ausgangssignal Si.

Nach der vorgegebenen Verzögerungszeit erscheint das Signal S3 am Emitter des Transistors Qxa und wird in die Stromschalt-Schaltung 22a eingeführt Solange das Ausgangssignal des Transistors Qxb an der Stromschalt- «0 Schaltung liegt, ist der Transistor Q204 eingeschaltet und erlaubt einen erhöhten Stromfluß durch die ausgewählte Wortleitung Xsto- Da dieser zusätzliche Strom nur durch die ausgewählte, mit der ausgewählten Zelle verbundenen Wortleitung fließt, kann seine Amplitude viel größer als die des von der Quelle 10s gelieferten Konstantstromes Isto sein.

Es ist zu beachten, daß die Zufuhr des während der Zeit von b bis U unmittelbar nach Beendigung des Lesebzw. Schreibzyklus (U bis h) fließenden Stromes dazu dient, die Ladungen aus den Streukapazitäten Csi und Dsi herauszuziehen und sie in Masse zu entladen, so daß die Wortleitungen schnell auf das niedrige Potential geklammert werden können. Das wichtigste, was bei der Erfindung zu beachten ist, ist, daß nach der Rückkehr der Klemme AO auf einen niedrigen Potentialpegel Vxl der Transistor Q204 weiterhin für eine vorgegebene Zeit, die gleich der Verzögerungszeit der Verzögerungsschaltung 21a ist, eingeschaltet bleibt.

Für diese Zeit können die in den Streukapazitäten gespeicherten Ladungen über den Transistor Q₂Oi abrupt entladen werden, mit dem Ergebnis, daß sich ein rasches Abfallen der Potentiale auf den Wortleitungen erreichen läßt

Messungen haben gezeigt, daß bei der Ausführungsform der F i g. 4 das Potential auf der Wortleitung Lao auf das Schalten des Potentials an der Klemme AO von einem hohen Pegel auf einen niedrigen Pegel hin rasch einen niedrigen Pegel erreicht, wie dies bei e in F i g. 6 gezeigt ist.

Wenn andererseits der Transistor Q₂M nur während der gleichen Zeit wie der Lese- oder Schreibzyklus für die ausgewählte Zelle einschaltet um mit seiner Hilfe zusätzlich zu dem Strom /« den weiteren Strom auf die ausgewählte Wortleitung zu liefern, läßt sich das Abfallen des Potentials auf der Wortleitung nur unzureichend verbessern, wie dies bei /in F i g. 6 gezeigt ist.

In der Ausführungsform der F i g. 4 können, ohne die Erfindung zu verlassen, einige Abwandlungen vorgenommen werden.

Wenn in Fig.4 die Nachweisschaltung 20a zum Nachweis des Schaltens des an die Wortleitung angelegten Potentials verwendet wird, so ist es natürlich auch möglich, ein Ausgangssignal einer für die Wortleitungsadressierung eingesetzten Spannungserzeugerschaltung (nicht gezeigt) zu verwenden.

Ferner kann, anstelle die Verzögerungsschaltung 21a zu verwenden, eine Schaltung zur Vergrößerung der Breite eines daran angelegten Impulses zwischen die Nachweisschaltung 20a und die Stromschalt-Schaltung 22a gelegt werden. In diesem Fall entspricht die an die Stromschalt-Schaltung 22a gelegte Signalform der bei Sa in F i g. 5 gezeigten.

Da die Widerstände #201 und Ä203 gewöhnlich so ausgewählt werden, daß sie große Werte haben, um die vorgegebene Verzögerungszeit zu liefern, ist bei der Ausführungsform der Fig.4 der Leistungsverbrauch durch die Verzögerungsschaltung 20a vergleichsweise klein.

F i g. 7 zeigt eine weitere Ausführungsform der Erfindung, bei welcher Wortleitungen Xsro, Xsn über Dioden Dm bzw. D₃₀₂ an eine gemeinsame Konstant stromquelle 30 angeschlossen sind.

Diese Ausführungsform ist durch Verwendung von Dioden charakterisiert, die eine vergleichsweise lange Erholzeit haben. Die Erholzeit ist als diejenige Zeit definiert während der die Diode weiter eingeschaltet, d. h. durchlässig, bleibt, nachdem die Vorwärtsspannung an ihr weggenommen ist Da diese Art Diode bekannt ist, wird auf ihren Aufbau hier nicht weiter eingegangen.

Wenn keine Speicherzelle für das Schreiben oder Lesen ausgewählt wird, sind alle Dioden ausgeschaltet, da sie alle in Sperrichtung vorgespannt sind Wird jedoch eine der Speicherzellen, beispielsweise CJ, ausgewählt, dann wird das Potential auf der daran

angeschlossenen Leitung Xsto höher als das auf den anderen, nicht ausgewählten Leitungen, wie dies aus den F i g. 2A und 2B ersichtlich ist, wodurch nur die Diode DiOi in Vorwärtsrichtung vorgespannt wird.

Mit Beendigung des Schreib- oder Lesezyklus für die ausgewählte Zelle Q, wird die Leitung Xsto auf ein niedriges Potential zurückgebracht, was dazu führt, daß die Diode Dx\ erneut in Sperrichtung vorgespannt wird.

Es ist zu beachten, daß die Diode Aoι mit einer Verzögerungszeit in den ausgeschalteten Zustand gelangt, so daß der Konstantstrom /30 für eine vorgegebene Zeit nach der Beendigung des Lese- oder Schreibzyklus für die ausgewählte Zelle weiterhin durch die Diode Dm\ fließen kann.

Wie oben diskutiert, dient die Zufuhr eines solchen Stroms /30 dazu, die in den Streukapazitäten gespeicherten Ladungen herauszuziehen und sie abrupt auf Masse zu entladen, so daß sich ein vergleichsweise rasches Abfallen des Potentials auf den Wortleitungen Lad und Xsto bewerkstelligen läßt.

In der Praxis zeichnet sich die Ausführungsform der F i g. 7 durch die Einfachheit ihres Schaltungsaufbaus und die geringe Leistungsaufnahme aus, die zur Lieferung des Konstantstromes notwendig ist.

Fig.8 zeigt eine weitere Ausführungsform der Erfindung. Eine Wortadressierimpuls-Generatorschaltung 40a umfaßt ein Paar von Transistoren Q405 und <?₄06· Zwischen die Kollektorelektroden der Transistoren <?405, (?406 und Masse sind Widerstände R405 bzw. A₄₀₆ geschaltet. Die miteinander verbundenen Emitter sind an eine Konstantstromquelle 400 angeschlossen. An die eine der Basiselektroden der Transistoren Q405, (?4οβ wird ein hohes Potential und an die andere der Basiselektroden ein niedriges Potential angelegt. Das Ausgangssignal des Kollektors des Transistors Q«* wird über einen Emitterfolgertransistor Qw auf die Wortleitung L_x gegeben.

Das vom Kollektor des anderen Transistors ζ>₄ο5 abgeleitete Ausgangssignal wird auf eine Verzögerungsschaltung 41a, die aus einem Widerstand £401 und einem Kondensator Qoi besteht, gegeben und dann der Basiselektrode eines pnp-Transistors Q₄Oi zugeführt Ein am Kollektor des Transistors Qmi erscheinendes Signal wird über eine weitere Verzögerungsschaltung 42a, welche einen Kondensator C402 und einen Widerstand Λ403 enthält, auf einen Stromschalttransistor Q402 gegeben.

Für die tatsächliche Praxis kann der Anschluß einer der beiden Verzögerungsschaltungen 41a, 42a zur Erzielung der gewünschten Verzögerungszeit ausreichend sein. Ferner können, anstelle die Kondensatoren CiOi, C102 anzuschließen, Streukapazitäten zwischen den Leitungen 43,44 und Masse verwendet werden.

Wenn als Transistor Qnt ein Transistor mit langsamer Ansprechcharakteristik, wie etwa ein pnp-Lateraltransistor, verwendet wird, ist keine zusätzliche Verzögerungsschaltung notwendig.

Wenn die Speicherzelle Co für das Schreiben oder Lesen ausgewählt ist, wird eine Spannung auf niedrigem Pegel vom Kollektor des Transistors Qtos abgeleitet, während eine Spannung auf hohem Pegel auf die Wortleitung Lm gegeben wird. Die auf den Transistor (?4oi gegebene Spannung auf niedrigem Pegel führt zu seinem Einschalten. Das am Kollektor des Transistors Qwi erscheinende Ausgangssignal wird auf die Basiselektrode des Transistors Q402 gegeben, wodurch dieser eingeschaltet wird und einen zusätzlichen Strom auf die ausgewählte Wortleitung Las liefert

Mit Vollendung des Schreib- oder Lesezyklus für die

ausgewählte Zelle Ca wird die Wortleitung Lm auf ein niedriges Potential zurückgebracht, wodurch der Transistor CJ405 ein Ausgangssignal auf hohem Pegel an seinem Kollektor erzeugt.

Wegen der mit Hilfe der Schaltung 41a und 42a gelieferten Verzögerungszeit bleibt der Transistor CA02 jedoch für eine bestimmte Zeit nach Beendigung des Lese- oder Schreibzyklus weiter eingeschaltet. Dementsprechend läßt sich die gleiche Wirkungsweise wie die unter Bezugnahme auf die Fig.4 und 7 diskutierte erzielen.

In Fig.9, die eine weitere Ausführungsform der Erfindung zeigt, wird einer der Ausgänge der Wortadressiersignal-Generatorschaltung 60a direkt auf einen Emitterfolgertransistor (Tfeoi und der andere Ausgang umgekehrter Phase über einen Transistor CJfeo4 auf eine Verzögerungsschaltung 61a gegeben. Eleide Signale, vom Transistor Qkm und der Verzögerungsschaltung 61a, werden auf ein UND-Glied 62a gegeben, dessen Ausgangssignal einem Stromschalttransistor Qtoi zugeführt wird.

Es sei wieder angenommen, daß die Speicherzelle Ca für das Schreiben oder Lesen ausgewählt ist. Die Schaltung 60a erzeugt an einer Klemme P\ ein Ausgangssignal W\ und an einer Klemme Pi ein Ausgangssignal W₂, wie diese in Fig. 10 gezeigt sind. Das Signal an der Klemme f*> wird durch die Schaltung 61a um eine gewünschte Zeit verzögert und dann auf das UND-Glied 62a gegeben. Dementsprechend erzeugt das UND-Glied 62a ein Ausgangssignal, wie es bei Wi in Fig. 10 gezeigt ist und welches auf den Stromschalttransistor Q202 gegeben wird. Solange das Ausgangssignal des UND-Glieds 62a am Transistor CJbo2 liegt, ist dieser eingeschaltet und bewirkt einen zusätzlichen Strom auf der ausgewählten Wortleitung LxD· Es ist zu beachten, daß bei dieser Ausführungsform der zusätzliche Strom nur während der Zeit von tj bis ti und nicht während der Zeit von h bis U fließen kann.

Jedoch ist eine solche Zeit zur Erzielung des raschen Abfalls der Potentiale auf den Wortleitungen Lad und Xsto gut ausreichend.

Die bisherige Beschreibung ist von einem bipolaren Speicherfeld ausgegangen, die Erfindung läßt sich natürlich aber auch irgendwelchen anderen Arten von Speicherfeldern anpassen.

So zeigt beispielsweise F i g. 11 eine weitere Ausführungsform der Erfindung, in welcher eine andere Art von Speicherzellen verwendet wird. Da der Schaltungsaufbau einer solchen Speicherzelle bekannt ist, wird auf eine ins einzelne gehende Beschreibung verzichtet

Wenn die Speicherzelle C₀' ausgewählt ist, ist der Transistor Qsm eingeschaltet, während der andere Transistor Q502 ausgeschaltet ist Mit Beendigung der Auswahl der Speicherzelle Cb' wird der Transistor Qso\ in den abgeschalteten Zustand zurückgebracht Beim Schalten des Transistors Qsoi vom eingeschalteten in den ausgeschalteten Zustand verhindert das langsame Abfallen des Potentials auf den Leitungen 54a, daß der Speicher mit hoher Geschwindigkeit betrieben werden kann.

Um diesen Nachteil zu beseitigen, kann die gleiche Schaltungsanordnung wie die unter Bezugnahme auf F i g. 4 beschriebene verwendet werden. Die Blöcke 50a, 51a und 52a bezeichnen eine Nachweisschaltung, eine Verzögerungsschaltung bzw. eine Stromischalt-Schaltung, die den gleichen Aufbau haben wie in Fi g. 4 und zur Lieferung eines zusätzlichen Stromes auf die

ausgewählte Wortleitung in der gleichen Weise betrieben werden können. Es ist daher einzusehen, daß diese Ausführungsform ebenfalls das rasche Abfallen des Potentials auf der ausgewählten Leitung erreicht.

Ganz allgemein funktioniert die Erfindung also so, daß das Anlegen eines Lese- oder Schreibimpulses auf eine der Wortleitungen nachgewiesen und das so nachgewiesene Signal auf eine Verzögerungsschaltung

gegeben wird. Das Ausgangssignal der Verzögerungsschaltung wird auf einen mit der anderen Wortleitung verbundenen Stromschalttransistor gegeben, der dadurch während einer vorgegebenen Zeit zumindest unmittelbar nach dem Lese- oder Schreibzyklus für die ausgewählte Zelle eingeschaltet wird, wodurch die Wortleitungen rasch auf die vorgegebenen Potentiale geklammert werden.

Hierzu 7 Blatt Zeichnungen

Claims

Patentansprüche:

1. Halbleiterspeicher mit einer Vielzahl von in Matrixform angeordneten Speicherzellen, deren jede zwischen einer ersten Wortleitung zur Zuführung eines Wortadressierimpulses und einer zweiten mit einer Konstantstromquelle verbundenen Wortleitung liegt, dadurch gekennzeichnet, daß an die zweite Wortleitung (Xsra, Xsri) parallel zu der Konstantstromquelle (10* tob) eine Stromschalteinrichtung (22a, 22b; Dxn, Dm; Q«a; Qm; 52a, 52b) angeschlossen ist, die während einer vorgegebenen Zeitspanne wenigstens unmittelbar nach Abschalten des Wortadressierimpulses leitend ist

2. Halbleiterspeicher nach Anspruch I₁ dadurch gekennzeichnet, daß die Stromschalteinrichtung (22a, 22b; Qw, Qba; 52a, 52^dUrCh eine Steuerstufe in ihren leitenden Zustand steuerbar ist, die eine erste Einrichtung (20a, 206,- <?40i; Qm; 50a; 50b) zur Erfassung des der ersten Wortleitung (L_xo, L_X]) zugeführten Wortadressierimpulses und eine mit der ersten Einrichtung verbundene zweite Einrichtung (21a, 2ib; 42a; 62a; 51a, 516,} zur Erzeugung eines Signals mindestens unmittelbar nach dem Abschalten des Wortadressierimpulses zur Ansteuerung der Stromschalteinrichtung umfaßt (F i g. 4,8,9,11).

3. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Einrichtung eine Verzögerungsschaltung (21a;42a,-61a;51a, 5ib) zur Verzögerung des Ausgangssignals der ersten Einrichtung (20a, 20Z>; <?₄oi; Qm\; 52a, 52Z>; umfaßt (F ig. 4,8,9,11).

4. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Einrichtung eine Schaltung zur Vergrößerung der Breite des Ausgangssignals der ersten Einrichtung umfaßt.

5. Halbleiterspeicher nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die erste Einrichtung (20a, 206; Q«>\; Qm; 50a, 50b) an die erste Wortleitung (Lx₀, L_Xi) an einer Klemme angeschlossen ist, die am entgegengesetzten Ende bezüglich der Klemme liegt, an der der Wortadressierimpuls zugeführt wird.

6. Halbleiterspeicher nach einem der Ansprüche 2 bis 5, gekennzeichnet durch eine Adressierimpuls-Erzeugungsschaltung (40a; 6OaJl die ein Paar von mit ihren Emittern an eine gemeinsame Konstantstromquelle (400; 600) angeschlossenen Transistoren (Qws, Qw*; Quai, Qkm) umfaßt, wobei der Adressierimpuls vom Kollektor des einen der Transistoren (Qax; Obm) abgeleitet wird.

7. Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die erste Einrichtung (Qw, Qeo\) mit dem Kollektor des anderen der Transistoren (Qm; (&») verbunden ist (F i g. 8,9).

8. Halbleiterspeicher nach Anspruch 7, dadurch gekennzeichnet, daß die zweite Einrichtung eine Stufe (61 a) zur Verzögerung des Signals auf der ersten Wortieitung (Lm) sowie ein UND-Glied (62a) zur Verknüpfung des verzögerten Signals mit dem Ausgangssignal der ersten Einrichtung umfaßt (F ig. 9).

9. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Stromschalteinrichtung aus einer Diode (D₃₀I, ZJj₀₂) mit verhältnismäßig langer Erholzeit besteht, die so gepolt ist, daß sie durch den Wortadressierimpuls in den leitenden Zustand steuerbar ist (F i g. 7).