DE2744490C2

DE2744490C2 - Bipolar-Halbleiterspeicher

Info

Publication number: DE2744490C2
Application number: DE19772744490
Authority: DE
Inventors: Gerhard Ing.(Grad.) 8000 Muenchen Hartel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-10-04
Filing date: 1977-10-04
Publication date: 1979-07-12
Also published as: DE2744490B1

Description

Die Erfindung betrifft einen Bipolar-Halbleiterspeicher mit jeweils über zwei Bit und eine Wortleitung adressierbaren und über eine mit einem Schreibund Dateneingang versehene Schreib-Leseansteueranordnung ansleuerbaren Speicherzellen insbesondere Speicherzellen mit kreuzgekoppelten Transistoren mit jeweils nur einem Emitter.

Bipolare Speicherbausteine mit hoher Speicherkapazität sind bekannt (»Frequenz« 1975, H. 3, S. KO-87). Sie verwenden Speicherzellen in Flip-Flop-Struktiir, wobei die Flip-Flop-Schaltung je Flip-Flop-Zwcig einen Schalt-Transistor und einen ohmschen Lastwiderstand (»konventionelle Speicherzelle«) oder aber einem Schalt-Transistor und einem weiteren, zu diesem komplementären Transistor als Lastwiderstand (»Komplemcntärspcicherzelle«) aufweist. Die Schalttransistoren können dabei EinEmitter- oder Zwei-Emitter-Transistoren sein, so dsiß von »Speicherzellen mit zwei Emittern« bzw. »Speicherzellen mit vier Emittern« gesprochen werden kann. Bei der Verwendung von solchen Speicherzellen, seien es konventionelle Speicherzellen oder Komplementärspeicherzellen, steigt mit vier Emittern "> die Gesamtemitlerzahl des Bausteines stark an. Dadurch nimmt die Wahrscheinlichkeit von Kollektor-Emitter-Kurzschlüssen erheblich zu, was zu einer Reduzierung der Ausbeute bei der Bausteinherstellung führt. Zur Vermeidung von derartigen Scbwierigkei-

i" ten ist es bekannt, ansteile von Speicherzellen mit vier Emittern emiitergekoppelte Speicherzellen mit nur je zwei Emittern zu verwenden. Der Einsatz derartiger Speicherzellen mit nur zwei Emittern ist jedoch nicht ohne Probleme.

i'· Üblicherweise werden Speicherzellen mit vier F.mittern über zwei Bitleitungen und zwei Wortleitungen adressiert. Zum Auslesen der Information aus dem Bipolarspeicherbaustein wird die adressierte Speicherzelle dann über die Bitleitungen so aügesteu-

-<> en, daß auf der Seite des leitenden Zentraltransistors der Strom in der Leseleitung zum Leseverstärker gegen Null geht, während der Strom auf der Seite des gesperrten Zellentransistors einem durch eine Stromquelle eingeprägten Strom entspricht. Die unter-

y< schiedlichen Ströme in den Leseleitungen werden im Leseverstärker in eine Differenzspannung umgesetzt und in mindestens einer Differenzverstärkerstufe auf den erforderlichen Ausgangshub verstärkt.

Bei der Verwendung von einer Speicherzelle mit

in nur zwei Emittern fällt jedoch die untere Wortleitung zum Adressieren der Speicherzelle weg. Dadurch fließen die Ruheströme der nicht ausgewählten Zellen ebenfalls über die Bitieitungen. Um derariige Verfälschungen zu vermeiden, ist es notwendig, Speicherzel-

r. len mit nichtlinearer Strom-Spannungs-Charakteristik einzusetzen.

Zur Vermeidung von Informationsverlusten in den nicht adressierten Zellen müssen an den Bitleitungen zusätzliche Ruhestromquellen vorgesehen werden, da

•in durch das Fehlen der unteren Wor'leitung ansonsten diese Zellen stromlos sind.

Beim Einschreiben von Informationen in die einzelnen Speicherzellen erhalten die nicht ausgewählten Zellen über die gemeinsamen Bitleitungen uner-

r, wünschterweise denselben Schreibimpuls wie die ausgewählte Speicherzelle. Da die nicht ausgewählte Speicherzelle einen wesentlich geringeren Strom führt als die ausgewählte Zelle und deswegen die Transistoren in der ausgewählten Zelle früher schalten, ist es

,Ii möglich, durch Abstimmung der Länge des Schreibimpulses zu erreichen, daß nur in der ausgewählten Speicherzelle eingeschrieben wird.

Aufgabe der Erfindung ist es, einen Bipolar-Speicherbaustein bereitzustellen, dessen Schreib-Lese-

)-. Steuerung es ermöglicht, den Bipolar-Speicherbaustein unabhängig von der Art der verwendeten Speicherzelle mit einheitlichen Schreib-Lcse-Impulsen ansteuern zu können.

Diese Aufgabe wird gemäß der Erfindung dadurch

hi> gelöst, daß eine der Schrcib-Lese-Anstcueranordnung vorgeschaltete, gemeinsam mit der Speicherzelle auf einem Chip angeordnete Schaltungsanordnung vorgesehen ist, die unabhängig von der Dauer eines am Speicherbaustein anliegenden Schreibsignals aus

t,-, diesem Schreibsignal einen Schreibimpuls vorbestimmter Länge generiert.

Bei einer besonders vorteilhaften λ\usführungsform der Erfindung besteht die Schaltungsanordnung aus

einer bei einem Flankenwechsel der Eingangssignale einen Impuls erzeugenden Differenzierschaltungsanordnung und einer diesen Ausgangsimpuls in Abhängigkeit von Steuersignalen auf eine monostabile Kippschaltung aufschaltenden Schalteinrichtung.

Die Erfindung hat den großen Vorteil, daß in einem damit ausgestatteten Bipolar-Speicherbaustein Speicherzellen mit nur zwei Emittern angeordnet werden können. Trotzdem ist es tiöglich, diesen Bipolar-Speicherbaustein mit Schreibimpulsen analog zu einem konventionellen Speicherbaustein mit vier Emittern anzusteuern.

Liegt ein Schreibsignal am ausgewählten Baustein an, so wird bei jeder Änderung der Adreß- und Schreibdatensignale automatisch ein definierter Schreibzyklus durchgeführt. Die bei konventionellen Bausteinen einzuhaltenden Vorbereitungs- und Haltezeiten entfallen damit. Fehler, wie sie durch zu lange anliegende Schreibsignale infolge möglicher in dieser Zeitspanne auftretender Störungen bei konventionellen Speicherbausteinen vorkommen, sind durch den internen zeitlich begrenzten Schreibiinpuls nicht mehr möglich.

Eine Ausführungsform der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden beispielsweise näher beschrieben. Es zeigt

Fig. 1 ein Prinzipschaltbild eines bipolaren Speicherbausteins mit integrierter, Schreibimpuls erzeugender Schaltungsanordnung und

Fig. 2 ein Prinzipschaltbild der erfindungsgemäßen Schaltungsanordnung.

Bei der in Fig. 1 dargestellten Schaltungsanordnung eines Schreib-Lese-Speicherbausteines in Bipolartechnik werden zur Auswahl einer Speicherzelle SZ, z. B. der Speicherzelle SZ-I, Schalttransistoren 2 über eine Bitauswahlschaltung 3 leitend gesteuert. Gleichzeitig erfolgt über die Wortauswahlansteuerung 4 in Verbindung mit einem Schalttransistor 5 mit zugehörigem Widerstand 6 eine Wortansteuerung dadurch, daß eine Wortleitung 7 auf etwa 0,9 Volt geschaltet wiH.

Durch diese Ansteuerprozedur ist nunmehr eine einzelne Speicherzelle, in diesem Fall die Speicherzelle SZ-I, adressiert. Die Speicherzelle selbst besteht dabei aus zwei miteinander verschalteten npn-Transistoren 9, die in bekannter Weise über Dioden 10 und Widerstände 11 miteinander verknüpft sind. Zum Auslesen einer in einer derartigen Speicherzelle SZ mit nur zwei Emittern enthaltenen Information wird die Speicherzelle SZ über eine Schreib-Lese-Steuerung mit vorgeschalteter schreibimpulserzeugender Schaltungsanordnung 5/ angesteuert. Die Schreib-Lese-Steucrung besteht im wesentlichen aus drei Stufen, einer Vorstufe V, einer Zwischenstufe Z und einer Endstufe E.

Im Betriebszustand »Lesen« wird über eine hier nicht dargestellte bekannte Schaltungsanordnung der Schreibeingarg 12 der schreibimpulserzeugenden Schaltungsanordnung 57 auf ein Potential entsprechend logisch »1« gesetzt. Damit lieg'i der Ausgang der schreibimpulserzeugenden Schaltungsanordnung SI ebenfalls auf diesem Potential. Ein Transistor 14 schaltet zwei nachfolgend als Schwellwertschalter angeordnete Differenzverstärker aus den Transistoren 15, 16 und 17 bzw. 18 und 19 mit der Referenzspannungsquelle UR. Über die mit der Bczugspotentialquelle 21 verknüpften V/iderständen 20 stellt sich an einem ersten Informatnnsausgang 22 und an einem zweiten Informationsausgang 23 der Pegel von

— 1,0 Volt und an einem Zustandsausgang 24 der Pegel von —0,6 Volt ein. Damit schließen die Transistoren 25 und 26, und ein weiterer Transistor 27 mit

^r> zwei Emittern öffnet sich. Über eine erste und zweite Signalleitung 28 und 29 werden mit den Bitleitungen 30 und 31 verknüpfte Schalttransistoren 32 und 33 angesteuert. Diese Schalttransistoren 32 und 33 verknüpfen die Bitleitungen 30 und 31 mit einem als Differenzverstärker ausgeführten Leseverstärker 34. An den Biileitungen stellt sich ein Potential von

— 2,1 Volt ein. Durch dieses Potentialgefälle zwischen der Wortleitung 7 und den Bitleitungen 30 und 31 fließt der gesamte Zellenstrom IZ über den Emitter

ι Ί des leitenden Transistors. Da der Strom in den Bitleitungen 30 und 31 über Stromquellen 35 eingeprägt ist und damit unverändert bleibt, reduziert sich der über den Transistor 32 fließende I.esestrom IL um den Zellenstrom IZ. Der Leseverstärker 34 setzt die

λι unterschiedlichen Ströme in den Leseleitungen 37 und 38 in eine uifferenzspannung um, die dann einer eigentlichen Differenzverstärkerstuic zugeführt wird. Bei der hier verwendeten Speicherzelle mit zwei Emittern, die über eine Wortleitung 7 adressiert wird,

:> ist für jede Zellenspalte eine mit den Bitleitungf.n 30 und 31 über Dioden 8/1 und 8/2 verknüpfte Ruhestromquelle 8 angeordnet. Diese Ruhestromquelle 8 hat die Aufgabe, sämtliche nicht ausgewählten Speicherzellen mit Ruhestrom zu versorgen, wenn diese

J" Speicherzellen über die Schalttransistoren 2 stromlos geschaltet sind. Ohne diese Ruhestromqucllen 8 würde dies zu einem Informationsverlust in den nicht angesteuerten Speicherzellen führen.

Analog zu dem vorher beschriebenen Betriebszu-

i'i stand »Lesen« liegt beim Betriebszustand »Schreiben« der Schreibeingang 12 auf einem dem logischen Zustand »0« entsprechenden Potential. Soll z. B. eine »1« geschrieben v/erden, so liegt ein Dateneingang 13 auf dem einer »1« entsprechenden Potential, wo-

4(1 mit über den Transistor 36 der Transistor 15 öffnet. Über die Schreib-Lese-Steuerung werden damit die Potentiale an den Bitleitungen 30 und 31 gegenphasig um etwa 0,4 Volt verändert. Dadurch liegt beim Schreiben einer »1« die Bitleitung 30 auf ca.

J-. - 1,7 Volt und die Bitleitung 31 auf ca. - 2,5 Volt. Die nicht ausgewählten Zellen SZ an den ausgewählten Bitleitungen 30 und 31 erhalten unerwünschterweise über die gemeinsamen Bitleitungen denselben Schreibimpuls wie die ausgewählte Speicherzelle

vi SZ-X. Da sie jedoch nur den kleineren Ruhestro-n führen, benötigen sie mehr Zeit zum Umschreiben als die ausgewählte ZeMe. Dieses Verhalten wird nun mit Hilfe der Impuls erzeugenden Schaltungsanordnung /5 ausgenützt, einen Schreibimpuls definierter zeitli-

v> eher Länge zu erzeugen. Dieser Impuls muß, um in der zu beschreibenden Speicherzelle ein Schalten des Schalttransistors 9 hervorrufen ru können, mindestens eine Länge von 20 ns haben, andererseits aber darf er nicht langer als ca. 100 ns lang sein, damit nicht

bo auch unerwünscrtterweise die nicht adressierten, sich in der Spalte der adressierten Speicherzelle befindliehen Speieherzellen durehsehalten. Ein Impuls mit einer derartigen Charakteristik kann mit Hilfe der in cfcr Fig. 2 dargestellten erfindungsgemäßen Schalen tungsanordnung erzeugt werden.

Die erfindungsgemäße Schaltungsanordnung ist so ausgeführt, daß sie dann einen Schreibimpuls abgibt, wenn am Speicherbaustein ein Schreibsignal anliegt.

wenn außerdem der Speicherbaustein ausgewählt ist und an den Adreß- oder Schreibdatenleitungen eine Zustandsänderung eintritt !-,·. wesentlichen besteht dabei die Schaltungsanordnung aus drei Gruppen: einer Differenzieranordnung D, einer Auswahlschalteinrichtung A und einer nachgeschalteten monostabilen Kippschaltungsanordnung K.

Die Differenzierschaltungsanordnung D weist entsprechend der Anzahl der verwendeten Adreßeingänge, Eingänge A 1 bis /1/10 auf. einen Eingang 13 für Schreibdatensignale, einen Eingang C für Chipauswahl und einen Eingang 12 für Schreibbefehle. Alle diese Eingänge sind jeweils an einzelne Differenzverstärker gekoppelt. Im Falle A \ bis /1/10 und 13 bestehen die Differenzverstärker aus Transistoren 40. 41. der Referenzspannungsquelle 42 und den Widerständen 43 und 44. Den Eingängen C (Chipauswahl) und dem Eingang 12 (Schreibbefehle) sind jeweils L?if f*¹!"*¹ Π ''.Y^rcturtfr aiic 'Ι'Ή f~^r3n^c!i- tnrpn AK iini)

46. der Referenzspannungsquelle 47 und dem Widerstand 48 zugeordnet. Zur Erzeugung von kurzen Impulsen sind diesen Differenzverstärkern Differenzierglieder aus Kondensatoren 48 nachgeschaltet, die in Verbindung mit Widerständen 49 und Transistoren SO bei Adreß- und Datensignalen (Eingänge /11 bis A 10 und Eingang 13) aus positiven und negativen flanken, bei Chipauswahl und Schreibbefehlen (Eingänge C und Eingang 12) nur aus negativen F-'hinken kurze negative Impulse, die am Ausgang 51 anliegen, erzeugen.

In der nachfolgenden Schalteinrichtung A werden diese Ausgangssignalc 51 über Schalttransistoien 52 und 53 und weiteren Transistoren 54 und Widersländen 63 mit den Eingängen 12 (Schreibbefehl) und den Eingängen C (Chipauswahl) verknüpft. Nur wenn sowohl am Eingang 12 als auch am Eingang C »0« anliegt, d. h. Schreiben im ausgewählten Chip, werden die Impulse aus der Differenzierschaltung iir.ordnung D zu einer monostabilen Kippschaltung K durchgcschaltet. Diese in bekannter Weise aufgebaute monostabile Kippschaltung K erzeugt über Transistoren 55. Kondensatoren 56 und 57. Widerstanden 58. 59 und 60 und weiteren Widerständen 61 den eigentlichen, am Ausgang 62 anliegenden Schreibimpuls. Dieser Ausgang 62 ist mit der Basis des Tr;; ι ·

itiirs 14 vprhiinHfn (Fi ο W fin¹ Schri'ihimnulsbreitt¹

kann gemäß den Anforderungen an das Schaltverhalten der Transistoren in der Speicherzelle übe ι die Widerstä· ¹^ 58. 59 und 60 und den Kondensator 57 zwischen 20 ns und HtO ns eingestellt werden. Eine derartige Angabe ist je!''->ch nur beispielhaft, bei entsprechender Veränderung der Speicherzelle können sich auch andere Schreibimpulsbreiten als notwendig erwcc.cn.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Bipolar-Halbleiterspeicher mit jeweils über zwei Bit- und einer Wortleitung adressierbaren und über eine mit einem Schreib- und Dateneingang versehene Schreib-Lese-Steueranordnung ansteuerbaren Speicherzellen, insbesondere Speicherzellen mit kreuzgekoppelten Transistoren mit jeweils nur einem Emitter, dadurch gekennzeichnet, daß eine der Schreib-Lese-Ansteueranordnung ( V, Z, E) vorgeschaltete, gemeinsam mit der Speicherzelle (SZ) auf einem Chip angeordnete Schaltungsanordnung (5/) vorgesehen ist, die unabhängig von der Dauer eines am Speicherbaustein anliegenden Schreibsignals (12) aus diesem Schreibsignal (12) einen Schreibimpuls (62) vorbestimmter Länge generiert.

2. Bipolar-Halbleiterspeicher nach Anspruch 1, gekennzeichnet durch eine bei einem Flankenwechsel der Eingangssignale einen Impuls (51) erzeugende Diffcrcnzierschaltungsanordnung (D) und eine diesen Ausgangsimpuls (Sl) in Abhängigkeit von Steuersignalen (12, C) auf eine monostabile Kippschaltung (K) aufschaltende Schalteinrichtung (A).

3. Bipolar-Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Differenzierschaltungsanordnung (D) eine entsprechend der Anzahl der Adreßeingänge des Speicherbausteins aufweisende Zahl von Adreßeingängen (Al Ι.../i/iG), f.Mwn Eingang für Datensignale (O), einen Eingang für Chipauswahl (C) und einen Eingang für Schreibbefehle (ii) aufweist, und daß jedem Adreß- und Datensigna'eingang (All, Al 2..., 13) ein bei positivem unj negativem Flankenwechsel und jedem Chipauswahl (C)- und Schreibbefehlseingang (12) ein nur bei negativem Flankenwechsel einen Impuls erzeugende Schaltungsanordnung (40-48) zugeordnet ist.

4. Bipolar-Halbleiterspeicher nach Anspruch 2. dadurch gekennzeichnet, daß als Steuersignale für die Schalteinrichtung (A) die Schreib- und Chipauswahlsignale (C, 12) dienen.