DE1168130B - Magnetkernregister - Google Patents

Description

!BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT i 1168130

Internat. Kl.: G06f

Deutsche Kl.: 42 m-14

Nummer: 1 168 130

Aktenzeichen: N 15102IX c / 42 m

Anmeldetag: 20. Mai 1958

Auslegetag: 16. April 1964

; Die Speicherung von Informationen ist eine der ■ Hauptaufgaben der Datenverarbeitung. Dabei ist zu ^: unterscheiden zwischen der Speicherung großer In- ! formationsmengen in Speichern mit relativ großer j Zugriffszeit und der Speicherung von kleinen, gerade i in Verarbeitung befindlichen Informationsmengen in ' sogenannten Speicherregistern, deren Zugriffszeit sehr ' kurz ist.

Solche Speicherregister wurden bisher als dyna-, mische Register in Form von Verzögerungsleitungen , oder Teilen von Magnetspuren in einer Schleife ver-■: wendet, bei der auf der einen Seite eingeschriebene ! Informationen auf der anderen Seite wieder abgelesen werden. Die Schleife wird durch einen Verstärj ker geschlossen.

! Auch die bekannten Magnetkerne wurden zur j Bildung solcher Register herangezogen; sie bilden in "! Hintereinanderschaltung ein Schieberegister. Die Inj formationen werden mit Hilfe von an alle Kerne ge-I legten Schiebeimpulsen von einem Kern zum anderen f geschoben. Da bei jedem Schiebeimpuls jeder Kern I umgeschaltet werden kann, ist die Impulsfrequenz ; infolge der Erwärmung der Kerne beschränkt. ' Bekannt ist auch, zur Speicherung Magnetkerne in I Matrizenform anzuordnen. Die Ansteuerung eines j gewünschten Kernes erfolgt nach dem Koinzidenz- -I Stromprinzip über jeweils einen Spalten- und einen Zeilenleiter. Wird ein Kern abgefragt, so entsteht auf ι einem gemeinsamen Leseleiter ein Ausgangssignal, I wenn der Kern eine Information enthalten hat. 1 Gemäß einem älteren Vorschlag kann eine deri artige Anordnung auch für ein Serienregister verwendet werden, wenn die in einer Zeile gespeicherten Informationen Spalte für Spalte hintereinander unter Ansteuerung einer Magnetkernschiebekette zuerst durch einen Impuls in der einen Richtung abgelesen und dann durch einen entgegengesetzt gerichteten Impuls wieder eingeschrieben wird. Dabei kann jede Zeile als ein Register angesehen werden.

Diese Registeranordnung arbeitet an sich zufriedenstellend. Sie besitzt jedoch keine Möglichkeit, das beispielsweise in einem Serienregister gespeicherte Informationswort gegenüber einem anderen gemäß der Zeitgebung der Datenverarbeitungsanlage zeitlich zu verschieben. Dies ist ein Merkmal, das das Register bei Verwendung als Rechenregister erst flexibel und brauchbar macht. Außerdem wird zum Ablesen und Einschreiben nacheinander zuerst ein positiver und dann ein negativer Impuls angelegt, so daß nicht von einem gleichzeitigen Auslesen und Einschreiben gesprochen werden kann.
I Durch die erfindungsgemäße Anordnung ist es Magnetkernregister

Anmelder:

The National Cash Register Company,

Dayton, Ohio (V. St. A.)

Vertreter:

Dr. A. Stappert, Rechtsanwalt,

Düsseldorf, Feldstr. 80

Beanspruchte Priorität:

V. St. v. Amerika vom 22. Mai 1957 (660 796)

demgegenüber möglich, genau zum gleichen Zeitpunkt sowohl auszulesen als auch einzuschreiben. Die Impulsfolgefrequenz kann deshalb höher sein.

Das Magnetkernregister gemäß der Erfindung verwendet eine mit Lese- und Schreibmitteln versehene zweidimensionale Magnetkernanordnung und dient zum Speichern, Umlaufenlassen und Verschieben von zu verarbeitenden Informationsfolgen. Es ist in vorteilhafter Weise so ausgebildet, daß die Magnetkernanordnung aus zwei elektrisch voneinander getrennten Magnetkerngruppen besteht, von denen jeweils ein Spaltenansteuerleiter demselben Zählausgang einer an sich bekannten, den beiden Gruppen gemeinsamen, synchron mit dem Grundzyklus der Ziffernrechenmaschine arbeitenden Zählkette derart zugeordnet ist, daß jeweils die beiden demselben Zählausgang zugeordneten Spaltenansteuerleiter der beiden Magnetkerngruppen gleichzeitig in einander entgegengesetztem Sinne, nämlich der eine im Lese- und der andere im Schreibsinn, erregt werden.

Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnungen erläutert, und zwar zeigt

Fig. 1 ein Wirkschaltbild des Mehrzweckregisters sowie auch ein Beispiel über seinen Anschluß an die anderen Rechenmaschinenteile,
Fig. la ein Zeitdiagramm des grundlegenden Arbeitszyklus der Rechenmaschine, dessen Perioden den Arbeitsgang des Registers der F i g. 1 steuern,

Fig. 2 ein Wirkschaltbild der Speichereinheit des Registers,

Fig. 3a und 3b Wirkschaltbilder der Spalten-So auswählzähler-Flip-Flops Dl bis D 5 zusammen mit ihren Triggernetzwerken für das Zurückstellen und das Zählen,

409 559/443

3 4

Fig. 4 ein Schaltbild des Ausgangs-Netzwerkes letzte Zählung ,P_s9 erreicht, der Zähler wieder in der

des Spaltenauswählzählers, festgelegten Reihenfolge zu zählen beginnt. Außer

F i g. 5 ein Schaltbild des Bankauswählnetzwerkes den Einrichtungen zum Auswählen von Kernspalten

für die Speichereinheit, enthält das Ausgangsnetzwerk 110 auch Leiter zum

Fig. 6 ein Schaltbild der Ableseschaltung für die 5 Steuern eines Bankwählernetzwerkes 113, welches

Speichereinheit, bestimmt, ob die Information in eine Zeile der Bank

F i g. 7 ein Schaltbild der Schreibschaltung für die Nr. 1 oder der Bank Nr. 2 eingeschrieben werden

Speichereinheit, soll, indem in geeigneter Weise Reihenantriebsgatter

Fig. 8 ein Schema der Wellenformen zur Erläute- 116 zum Zuführen von Impulsen von einem Schreib-

rung der Stromkreise für die Zeiteinteilung der io reihentreiber 117 zu den Kernen in der einen oder

Reihenantriebsimpulse, der anderen Bank geöffnet werden.

F i g. 9 ein Schaltbild, welches darstellt, wie das Bevor das Mehrzweckregister 100 der Erfindung logische Rechennetzwerk der Fig. 1 die Ausgangs- weiter beschrieben wird, wird noch auf Fig. la Flip-Flops der Speichereinheit mit den Eingangs- Bezug genommen, die den grundlegenden Arbeits-Flip-Flops derselben verbindet, 15 zyklus der Rechenmaschine zeigt, dessen Zählperi-

Fig. 10 ein Diagramm der Wellenformen zur öden das Arbeiten der Speichereinheit 104 steuern.

Erläuterung der Arbeitsweise des Registers und Dieser grundlegende Arbeitszyklus der Rechen-

Fig. 11 ein Zeitdiagramm eines Beispiels für das maschine weist hier eine Länge von vierundzwanzig

Arbeiten des Mehrzweckregisters bei Verschiebung Taktperioden auf, die durch die Ausgangssignale P₀

der Ziffern innerhalb eines Rechenmaschinenwortes. 20 bis P₂₃ festgelegt werden und von einem Ausgaags-

In der F i g. 1 ist ein erfindungsgemäßes Mehr- netzwerk 142 eines in F i g. 1 gezeigten Zählers 140 zweckregister 100 in einer Kombination an ein für den grundlegenden Arbeitszyklus erhalten werden, logisches Rechennetzwerk 132 angeschlossen, mittels Ein Zählnetzwerk 141 des Zählers 140 für den grundweichem die Information in den Flip-Flops Sd 1 bis legenden Arbeitszyklus wird ständig durch das Sd 6 so, wie sie von einer Speichereinheit 104 des Re- 25 Rechenmaschinen-Taktsignal C betätigt. Wie es gisters abgelesen wird, in den Umlauf gebracht oder F i g. 1 erkennen läßt, ist aber der die Spalten wähmit von anderen Rechenmaschinenteilen, z. B. einem lende Zähler 109 dahin begrenzt, daß er durch Takt-M-Register 139 empfangenen Daten logisch ver- impulse C nur während Impulsperioden P_{23 0}_₉ des knüpft und so eingewiesen werden kann, daß die Zählers 140 für den grundlegenden Zyklus angetrie-Information über die Flip-Flops wSl bis wS6 wieder 30 ben wird. Wie es auch die Fig. 1 und la erkennen in die Speichereinheit zurückgeschrieben werden kann. lassen, wird der Zähler 109 bei Periode P₂₁ des

Die Speichereinheit 104 weist eine in eine Bank Arbeitszyklus der Rechenmaschine auf irgendeine Nr. 1 und eine Bank Nr. 2 unterteilte Kernmatrix auf, seiner zwanzig Zählungen durch das öffnen eines wobei jede Bank zehn Spalten von Kernen, z. B. Gatters 108 eingestellt, der die Rückstellinformation Spalte 130, enthält. Eine jede Spalte der Kerne weist 35 von einem äußeren £-Register (nicht gezeigt) her an sieben Kerne auf, die in einer bestimmten Zuordnung das Rückstellnetzwerk 103 weitergibt. Der Zähler 109 zu den Kernen anderer Spalten stehen, so daß sie wird dann durch während der Taktperiode P₂₃.₀₉ mit diesen Reihen, wie z. B. Reihe 131, bilden. Die empfangene Taktimpulse C in Gang gesetzt und zählt einzelnen Kerne jeder Spalte speichern eine Binär- elfmal von seiner anfänglichen Einstellung aus weiter, ziffer einer in der Spalte gespeicherten binärverschlüs- 40 Wie es F i g. 1 a zeigt, werden die Spalten der selten Dezimalziffer der Information. Daraus ist zu Speichereinheit 104 des Mehrzweckregisters 100 wäherkennen, daß die zwanzig Spalten der Speichereinheit rend der Periode P_{23 0}.₈ abgelesen und während der 104 eine Speicherfähigkeit für zwanzig binärverschlüs- Periode P_1-10 eingeschrieben. Es wird darauf Mnselte Dezimalziffern aufweisen. Sobald ein Rechen- gewiesen, daß die Periode P₀ bis P₉ als Wortperiode maschinenwort durch zehn binärverschlüsselte Dezi- 45 bezeichnet wird und daß während dieser Zeit die von malziffern definiert ist, vermag die Speichereinheit 104 der Speichereinheit 104 abgelesenen Signale in dem zwei Rechenmaschinenwörter zu speichern. Da bei logischen Rechennetzwerk 132 abgefühlt werden, der verwendeten Verschlüsselung eine Dezimalziffer Da der die Spalten wählende Zähler 109 auf durch sechs Binärziffern definiert wird, werden die irgendeine Zähleinstellung einstellbar ist, von welcher Kerne der untersten Reihe der in F i g. 1 gezeigten 50 aus er während der Ablese- und Schreibperiode des Speichereinheit 104, z. B. Kern 133, zum Speichern grundlegenden Arbeitszyklus der Rechenmaschine einer Kontrollziffer wie es nachstehend beschrieben weiterzählt, und da jede Zählung eine andere Spalte wird, benutzt. in der Bank Nr. 1 und der Bank Nr. 2 der Speicher-Die Speichereinheit 104 enthält einen Spalten- einheit 104 bestimmt, können die in den Spalten auswählzähler 109, welcher an Spaltenantriebsgatter 55 gespeicherten, binärverschlüsselten Dezimalziffern in 115 mittels zwanzig Zählerleitungen angeschlossen bezug auf die Perioden des Zählers 140 durch Verist, die ihrerseits in zwei Gruppen von jeweils zehn ändern der Einstellung des Zählers 109 verschoben Leitern, z.B. ₀P_S0 bis ₀P_s9 und ^₄.₀ bis ^₅₉ fest- werden. Demgemäß schafft die Anpassungsfähigkeit gelegt sind und in jener Reihenfolge das Zählen des Zählers 109 ein Mittel zum Verschieben der durchführen. Der Zähler 109 dient der Auswahl von 60 Stellung der binärverschlüsselten Dezimalziffern, die Kernspalten in der Speichereinheit 104, so daß diese von der Speichereinheit 104 abgelesen werden, durch von Ablesetreibern 106 bzw. von Schreib- Fig. 1 zeigt weiterhin, daß die Spaltenantriebsspaltentreibern 107 erzeugte Impulse erregt werden. gatter 115, welche durch den Zustand des Spalten-Der Zähler 109 enthält Flip-Flops Dl bis £>5, ein auswählzählers gesteuert werden, gleichzeitig den Rückstellnetzwerk 103, ein Zählnetzwerk 111 sowie 65 Ablesespaltentreiber 106 und den Schreibspaltenein Ausgangsnetzwerk 110. Das Zählnetzwerk 111 ist treiber 107 mit einer Kernspalte verbinden können, so eingerichtet, daß, wenn es während der Periode, die sich in bestimmter Reihenfolge in gegenüberin der der Zähler 109 in Gang gesetzt wird, seine liegenden Bänken befinden, so daß in die Kerne der

einen Spalte eine binärverschlüsselte Dezimalziffer sondern kann auch die von einer Spalte der Speichereingebracht wird und aus den Kernen der anderen einheit 104 abgelesene Information durch Kombina-Spalte eine darin enthaltene, binärverschlüsselte tion mit einer anderen Information, die beispielsweise Dezimalziffer abgelesen wird. Die Impulse des vom M-Register 139 empfangen wurde, logisch ver-Schreibspaltentreibers 107 werden gleichzeitig mit 5 knüpfen. Die Ausgangssignale M₁ bis M₆ des M-Reden Impulsen des Schreibreihentreibers 117 den gisters werden parallel mit den Signalen S₁ bis 5₀ Reihen der Kerne gemäß den in den Eingang-Flip- empfangen. Der Zähler 140 für den grundlegenden Flops wSl bis wS6 gespeicherten Daten und den Arbeitszyklus der Rechenmaschine betätigt ein VerResultaten eines logischen Eingangsprüfnetzwerkes Schiebenetzwerk 143 des M-Registers 139 während 134 zugeführt. Die Impulse des Ablesespaltentreibers io der Zeit, zu der seine Zählausgangssignale P₀ bis P₉ 106 bewirken durch sich selbst, daß gleichzeitig wirksam sind, so daß serienweise eine binärverschlüs-Daten in sämtlichen Kernen der ausgewählten Spalte selte Dezimalziffer an die Leiter M₁ bis M₆ vermittels Abtastverstärkern 136 abgelesen werden, die schoben wird.

ihrerseits die Ausgangs-Flip-Flops SdI bis SdI ent- Bei dem bevorzugten Ausführungsbeispiel wird bei sprechend kippen. Es ist nunmehr verständlich, daß 15 einem Arbeitsgang während einer ersten Taktsignaldas Einschreiben und das Ablesen einer Datenspalte, periode eine binärverschlüsselte Ziffer zusammen mit die eine binärverschlüsselte Dezimalziffer in der der in einer Spalte der Speichereinheit 104 durch den Speichereinheit 104 darstellt, durch den Satz Ein- Zähler 109 festgestellten Ziffer abgelesen und in den gangs-Flip-Flops wSl bis wS6 bzw. den Satz Aus- Flip-Flops SdI bis SdI eingestellt. Am Ende dieser gangs-Flip-Flops SdI bis Sd 6 ausgeführt wird, wobei 20 ersten Takrperiode der Rechenmaschine wird die die binärverschlüsselte Ziffernspalte der Kerne par- gleiche verschlüsselte Dezimalziffer ebenso wie die allel durch die Transistor-Flip-Flops ein- oder ab- Prüf ziffer in den Flip-Flops 51 bis 57 eingestellt, gelesen wird. Hieraus ist zu erkennen, daß das deren Ausgänge unmittelbar durch das Rechennetz-Mehrzweckregister 100 der Erfindung in bezug auf werk 132 abgetastet werden, so daß an dem Ende die einzelnen Binärziffern der verschlüsselten Dezimal- 25 der zweiten Taktperiode die gleiche binärverschlüsziffer parallel, in bezug auf die einzelnen Dezimal- selte Ziffer in den Flip-Flops w51 bis w56 zum ziffern jedoch in Serie arbeitet. Zurückschreiben in die gleiche Spalte der Speicher-

Die von einer Spalte der Speichereinheit 104 abge- einheit 104 während einer dritten Taktperiode der

lesenen und in den Satz Ausgangs-Flip-Flops Sd 1 Rechenmaschine eingestellt werden kann. Da nun die

bis Sd 6 während einer Taktperiode eingebrachten 30 Erfindung eine Schaltung zum Ablesen von Daten aus

Daten werden am Ende der Taktperiode parallel in der Speichereinheit 104 zum logischen Verknüpfen

die Flip-Flops 51 bis 56 verschoben. Diese Daten und dann zum Zurückschreiben in die Speichereinheit

können über das logische Rechennetzwerk 132 par- vorsieht, dürfte es verständlich sein, daß während

allel in Umlauf gebracht werden. Dieses Netzwerk jeder Taktperiode alle drei dieser Arbeitsgänge, also

spricht auf die Ausgangssignale der Flip-Flops 51 35 Ablesen, logisches Verknüpfen und Schreiben, gleich-

bis 56 an und gibt seinerseits die Daten am Ende zeitig mit Daten verschiedener Informationsspalten

der folgenden Taktperiode an die Eingangs-Flip- durchgeführt werden.

Flops wSl bis wS6 der Speichereinheit 104 weiter. Die Fig. 2 zeigt ein Blockschaltbild der Speicher-Die Stromkreise sind so eingerichtet, daß diese Daten einheit 104 der Fig. 1. Es wird nunmehr eine weitere in die gleiche Spalte der Speichereinheit 104, von 40 Beschreibung der Stromkreisanordnung des erfinwelcher sie ursprünglich abgelesen wurden, einge- dungsgemäßen Registers gegeben. Wie bereits beschrieben werden. Der Umlaufweg verläuft somit von schrieben, weist sowohl die Bank Nr. 1 als auch die einer ausgewählten Spalte der Speichereinheit 104 Bank Nr. 2 jeweils zehn Spalten von Kernen zum aus über den Abtastverstärker 136, die Flip-Flops Speichern von Daten auf. Die Eingangssignale WS₁ SdI bis Sd 6, die Flip-Flops 51 bis S 6, das Netz- 45 bis wS_e sowie das Signal des Leiters 128 steuern den werk 132, die Flip-Flops wSl bis w56 und dann Satz von Gattern 116a, welche Antriebsimpulse von wieder zurück in die gleiche Spalte der Speicher- einem Schreibreihentreiber 117 in Übereinstimmung einheit 104. mit den genannten Eingangssignalen weitergeben.

Es ist zu beachten, daß einem Eingangsprüfnetz- Von den Gattern 116 a aus werden die Eingangswerk 134 die Flip-Flop-Ausgangssignale WS₁ bis wS_e 50 signale einzeln entweder zu der Bank Nr. 1 oder zugeführt werden, wodurch ein Prüf-Bit-Signal erzeugt Bank Nr. 2 durch die Sätze von »Bank«-Gattern 116 b wird, welches in die Speichereinheit 104 auf einem bzw. 116 c durchgelassen, wobei eine derselben durch Leiter 128, sobald in eine Spalte eingeschrieben wird, das Ausgangssignal des Bankwählers 113 der Fig. 1 eingebracht wird. Beim Ablesen einer Spalte spricht geöffnet wird. Treiberleiter verlaufen von den Gattern ein logisches Ausgangsprüfnetzwerk 135 auf die Aus- 55 1166 und 116c, wie z.B. die ersten Reihentreiber gangssignale S₁ bis 5_G der Flip-Flops 51 bzw. 56 an, 155 bzw. 156 durch die Bank Nr. 1 bzw. Nr. 2 nach so daß ein Prüf-Bit-Signal auf Leiter 129 zu dem Erde. Somit ermöglichen die Signale WS₁ bis wS_e, Fehler-Flip-Flop Ke weitergegeben wird. Das andere daß Treiberimpulse zu den Kernreihen in entweder Eingangssignal des Fehler-Flip-Flops Ke ist das Prüf- der Bank Nr. 1 oder der Bank Nr. 2 durchgelassen Bit des von dem Kern, z. B. 133, abgelesenen und 60 werden.

auf Flip-Flop 57 übertragenen Signals S₇. Sobald Die Auswahl der Kernspalten in der Speicherdiese Ziffern nicht übereinstimmen, wird angezeigt, einheit 104 zum Schreiben erfolgt durch den Satz von daß die Stromkreise der Speichereinheit 104 nicht Schreibspaltentreibergattern 115a, die in Fig. 2 oberrichtig gearbeitet haben. Der echte Ausgang des halb der beiden Bänke von Kernen gezeigt sind. Fehler-Flip-Flops kann zum Anhalten des Rechen- 65 Jedes dieser Gatter wird durch ein Zählsignal vom maschinenarbeitsganges verwendet werden. Zähler 109 (Fig. 1) aus gesteuert. Somit gibt ein

Das in Fig. 1 gezeigte Mehrzweckregister 100 ausgewähltes Schreibspaltentreibergatter, z. B. Gatter

wird nicht nur zum Umlaufen von Daten benutzt, 161, unter dem Ansprechen auf ein Zählersignal _OP_{S 2}

7 8

einen Schreibimpuls während der Periode P₁₁₀ vom 175 bzw. 176 sind an einen Leiter Sd₁ angeschlossen, Treiber 107 her durch. Dieser Schreibimpuls wird welcher seinerseits den Eingang beispielsweise zum einem Leiter 160 zugeführt und über den ausgewähl- Flip-Flop Sd 1 darstellt.

ten Spaltentreiberleiter 168 zu einer Spannungsquelle Das Auswählen von Spalten zwecks Ablesung aus

167 geführt. Ein nachstehend näher beschriebener 5 einer Bank, z. B. Bank Nr. 1, während gleichzeitig Schreibhilfstreiber 166 liefert ebenfalls einen Strom in die andere Bank, z. B. Bank Nr. 2, eingeschrieben unmittelbar zu der Spannungsquelle 167, sobald der wird, wird nunmehr beschrieben. Das Ablesen und Treiber 107 nicht leitend ist, das ist also während der das Schreiben können nicht gleichzeitig in der gleichen Periode P,_x_₁₀>.· Hieraus ist zu erkennen, daß zum Bank stattfinden, da die über einen Reihen-und einen Einschreiben in eine Kernspalte einer der Kerne, 10 Spaltentreiber in einen Kern eingeschriebene Inforz. B. 148, ausgewählt wird, so daß er durch ein Zu- mation bewirken würde, daß ein unerwünschtes sammentreffen eines Stromimpulses auf den Leitern Signal auf dem Abtastleiter in jeder Reihe auftritt. 155 und 168 in seinen entgegengesetzten magne- Das Anschließen der Zählsignale, z.B. _OP_S.„ steuert tischen Zustand gekippt wird. Ein Zeitgabegatter 164 die Schreib- und Ablesespaltentreibergatter verschiewird durch ein Signal betätigt, welches durch das 15 dener Bänke, z. B. 161 bzw. 162, und gestattet ein Umkippen eines Zeitgabekernes 146 oder 147 erzeugt Einschreiben in die Bank Nr. 1, während aus der wird, sobald ein Treiberimpuls durch einen Treiber- Bank Nr. 2 abgelesen wird. Wie bereits erörtert, beleiter, z. B. 168, von dem Schreibtreiber 107 zur steht eine zweiperiodige Zeitverzögerung zwischen Spannungsquelle 167 durchgelassen wird. Somit ist der Ablesung einer bestimmten Spalte von Kernen, die Synchronisation des Reihentreibers 117 eine 20 dem Umlaufen der Signale und dem Zurückschreiben Funktion des Schreibspaltentreibers, wie nachstehend in die gleiche Spalte der Kerne, noch erläutert wird. Es ist zu beachten, daß zwei Das Ablesespaltengatter 162 wird beispielsweise

Störsignalunterdrückungskerne in einer jeden Reihe zur Zählzeit _OP_SO geöffnet, um die den Treiberleiter der Bank Nr. 1 und Nr. 2, z. B. 151 bzw. 152, dazu 169 enthaltende Spalte der Bank Nr. 1 für das Abdienen, daß die Ausgangsstörsignale, die durch die 25 lesen auszuwählen. Zu dieser gleichen Zählzeit, näm-Freigabe eines Reihentreiberimpulses verursacht wer- lieh ₀P_sn, wird das Schreibspaltengatter 185 in der den, beseitigt werden. Die Arbeitsweise dieser Kerne Bank Nr. 2 zum Einschreiben in die Spalte von den wird später noch erläutert. Treiberleiter 186 enthaltenden Kernen geöffnet. Zur

Das Auswählen einer Spalte von abzulesenden Zählzeit _OP_S1 wird ein Ablesespaltengatter 187 für Kernen erfolgt durch den Satz von Ablesespalten- 30 das Ablesen der Bank Nr. 1, und gleichzeitig wird ein treibergattern 115b, die in Fig. 2 unterhalb der zwei Schreibspaltengatter 188 zum Einschreiben in die Bänke gezeigt sind. Wie ersichtlich, wird jedes dieser Bank Nr. 2 geöffnet. Zur Zählzeit _OP_{S 2} wird das Gatter durch ein Zählsignal vom Zähler 109 her Ablesespaltengatter 190 zum Ablesen der Bank Nr. 2 (Fig. 1) gesteuert. Wird somit ein Spaltentreiber- und gleichzeitig das Schreibspaltengatter 162 zum gatter, z.B. ein Gatter 162, unter dem Ansprechen 35 Einschreiben in die Bank Nr. 1 geöffnet. In die gleiche auf ein Zählsignal _OP_SO ausgewählt, dann wird ein Kernspalte, die während dem das Ablesespaltengatter Stromimpuls vom Ablesespaltentreiber 106 über einen 162 steuernden Zählsignal ₀P_S0 abgelesen wird, wird gemeinsamen Leiter 181, Ablesetreiberleiter 169 und während dem das Schreibspaltengatter 161 steuernden einen gemeinsamen Leiter 180 zu einer Spannungs- Zählsignal ₀P_s2 eingeschrieben. Das Einschreiben quelle 172 weitergegeben. Ein Ablesehilfstreiber 173, 40 erfolgt also zwei Taktperioden später. Es ist zu der nachstehend noch beschrieben wird, gibt gleich- beachten, daß wegen der zweiperiodigen Verzögerung falls Strom unmittelbar zu der Spannungsquelle 172 zwischen Ablesen und Einschreiben in eine Spalte weiter, sobald der Ablesetreiber nichtleitend ist, jeweils aufeinanderfolgend die Information zweier wobei der Ablesetreiber 106 und der Ablesehilfs- Spalten einer Bank, z. B. Bank Nr. 1, nacheinander treiber 173 durch ZeitgabesignaleP_23>0_₈ bzw. Pf₂₃,₀-₈)'' ⁴^ abgelesen wird, während nacheinander in zwei Spalten die Komplemente zueinander bilden, gesteuert wer- der anderen Bank, also Bank Nr. 2, eingeschrieben den. Demgemäß erfolgt das Ablesen der Speicher- wird, so daß immer die eine Bank abgelesen wird, einheit 104 durch- das Auswählen einer Spalte von während in die andere eingeschrieben wird. Kernen und durch das Durchlassen eines einzelnen Es sei bemerkt, daß dieses nacheinander statt-

Stromimpulses durch jene Spalte, der eine genügend 50 findende Ablesen von zwei Spalten in einer Bank und große Amplitude zum Umschalten der darin befind- das gleichzeitig nacheinander erfolgende Schreiben in liehen Kerne in den entgegengesetzten magnetischen zwei Spalten der anderen Bank und das dann für die Zustand aufweist. ■ nachfolgenden zwei Zählzeiten erfolgende Umschalten

Das Ablesen einer Spalte von Kernen, durch welche der abzulesenden und einzuschreibenden Spalten in ein Treiberimpuls mittels der Auswahl eines Spalten- 55 den beiden Bänken ein ständig fortlaufender Vorgang gatters, z. B. 162, durchgegeben wird, erfolgt über ist, der jeweils nach zwei Zählungen für alle zwanzig den Satz von Abtastverstärkern 136 α für die Bank Zählungen von _OP_{S 0} bis jP_{s 9} des Spaltenauswähl-Nr. 1 und über den Satz von Abtastverstärkern 136b Zählers 109 (Fig. 1) wiederholt wird, für die Bank Nr. 2. Demgemäß hat jede Reihe von Um das Einschreiben in die Spalten der Kerne

Kernen in der Bank Nr. 1 einen Abtastverstärker, 60 durch das Zuführen von Stromimpulsen durch abz. B. 175, der an einen Abtastleiter 178 angeschlossen wechselnde Reihen der Bank Nr. 1 oder Nr. 2, wie ist, welcher durch die erste Reihe von Kernen der bereits beschrieben, zu ermöglichen, ist ein erster Bank Nr. 1 nach Erde verläuft. Ebenso weist jede Satz von Gattern 116 b zum Durchgeben von Impul-Reihe von Kernen der Bank Nr. 2 einen Abtast- sen an die Bank Nr. 1 unter dem Ansprechen auf verstärker, z.B. 176, auf, der seinerseits an den 65 ein vom Bankwähler 113 (Fig. 1) abgeleitetes Signal durch die erste Reihe von Kernen in Bank Nr. 2 nach -D₂D₅' + D₂O₅ sowie ein zweiter Satz von Gattern Erde verlaufenden Abtastleiter 179 angeschlossen ist. 116 c zum Durchgeben von Antriebsimpulsen an die Die Ausgangsleiter 182 und 183 der Abtastverstärker Bank Nr. 2 unter dem Ansprechen auf ein vom Bank-

wähler 113 abgeleitetes Signal D₂D₅A D₂O₅' vorgesehen. Wie nachstehend noch erläutert, sind diese Kombinationen der von den Dl- und D 5-Flip-Flops kommenden Signale darstellenden Ausdrücke echt oder hoch in der Spannung für jedes zweite Paar von Zählungen des Spaltenauswählzählers 109 (Fig. 1).

Der Stromkreis des Spaltenauswählzählers 109 wird nunmehr unter Bezugnahme auf die Fig. 3a bis 5 im einzelnen beschrieben.

Das Zählnetzwerk 111 und das Rückstellnetzwerk 103 für die im Zähler 109 (Fig. 1) enthaltenen Flip-Flops Dl bis D 5 sind genau aus den F i g. 3 a und 3 b ersichtlich. Weiterhin ist das Ausgangsnetzwerk 110 zum Anzeigen des Zählinhaltes des Zählers 109 in Fig. 4 und das Auswählnetzwerk 113 zum Anzeigen abwechselnder Paare von Zählungen des Zählers zum Auswählen der Bänke Nr. 1 und Nr. 2 der Speichereinheit in F i g. 5 gezeigt. Die Flip-Flops Dl bis DS besitzen den gleichen Aufbau, und die Schaltungen derselben sind grundsätzlich bekannt. Wie es Fig. 3a erkennen läßt, werden dem Flip-Flop D1 über Leiter 191 und 195 Eingangssignale d₁ und _od_t zum Kippen des Flip-Flops in den echten bzw. unechten Zustand zugeführt. Weist also der Eingang d₁ oder ^d₁ hohe Spannung auf, wird ein Taktsignal C über Gatter 192 oder 193 zu dem echten bzw. unechten Eingang der Flip-Flops durchgelassen. Wie gezeigt, enthält das Gatter 193 einen Verbindungspunkt 203, mit dem der Eingangsleiter 195 über einen Widerstand 201 verbunden ist. Dem Verbindungspunkt 203 wird außerdem über eine Diode 202 das Taktsignal zugeführt. An dem Verbindungspunkt 203 erscheint ein positives Taktsignal C nur dann, wenn das Signal ^d₁ des Leiters 195 hohe Spannung aufweist. Ein Invertergatter 194 ist vorgesehen, um vom Signal d₁ des Leiters 191 das Signal ^₁ abzuleiten, welches das Flip-Flop D1 in den unechten Zustand kippt. Das Invertergatter 194 enthält einen pnp-Transistor 198, dessen Emitter an einen Zeitgabeleiter 196 und dessen Basis an den Leiter 191 angeschlossen ist, der das Signal d₁ führt. Der Kollektor des Transistors 198 ist über einen Widerstand 200 an eine — 8-Volt-Klemme 199 angeschlossen. Der Transistor 198 leitet nur, wenn das Signal d_t auf dem Leiter 191 niedrige Spannung und das Zeitgabesignal auf dem Leiter 196 hohe Spannung aufweist, so daß Strom vom Leiter 196 über den Widerstand 200 zu der — 8-Volt-Klemme 199 fließt, was zur Folge hat, daß das Signal _od_t auf dem Leiter 195 hohe Spannung aufweist.

Unter diesen Bedingungen wird also das Flip-Flop D1 in den unechten Zustand gekippt. Aus dem oben Gesagten folgt, daß, wenn der Leiter 196 hohe Spannung aufweist, eine hohe Spannung auf dem Leiter 191 bewirkt, daß das Flip-Flop Dl in den echten Zustand gekippt wird, und ein Signal niedriger Spannung auf dem Leiter 191 bewirkt, daß das Flip-Flop Dl in den unechten Zustand gekippt wird. Ist entweder ein Signal niedriger Spannung auf dem Leiter 196 oder ist ein Signal hoher Spannung auf dem Leiter 191 vorhanden, so kann das Flip-Flop D1 nicht in den unechten Zustand gekippt werden. Somit kann das Flip-Flop D1 zur Anzeige einer durch das Signal d₁ auf dem Leiter 191 dargestellten Binärziffer nur dann gekippt werden, wenn der Leiter 196 auf einer hohen Spannung gehalten wird. Da es nun aber erwünscht ist, daß der echte Zustand des Flip-Flops Dl während bestimmter Perioden des grundlegenden Arbeitszyklus der Rechenmaschine beibehalten wird, wenn ein Signal niedriger Spannung auf dem Leiter 191 erscheint, ist ein Zeitgabesignal vorgesehen, welches eine hohe Spannung auf dem Leiter 196 nur dann erzeugt, wenn es erwünscht ist, daß das Flip-Flop Dl in den unechten Zustand als eine Funktion des echten Einganges d_x eingestellt wird. Es sei bemerkt, daß die Eingangsgatteranordnung der Flip-Flops D 2 bis D 5 die gleiche ist, wie

ίο bereits im Zusammenhang mit Flip-Flop D1 beschrieben.

Die Schaltung für den Rückstellzähler 109 wird nunmehr unter Bezugnahme auf die Diodennetzwerke der F i g. 3 a und 3 b beschrieben. Die Flip-Flops Dl bis D 5 werden vom Zs-Register (nicht gezeigt) gemäß den Signalen E₁ bis E₆ eingestellt. Diese Signale sperren oder öffnen ein Gatter für die Taktsignale, welche an die echten Eingänge der Flip-Flops D1 bis D 5 am Ende einer Rechenmaschinenperiode P₂₁ gelegt werden. Somit wird das Eingangssignal E₁ der Kathode einer Diode 205 und das Eingangssignal P₂₁ der Kathode einer Diode 206 zugeführt. Die Anoden dieser Dioden sind über einen Widerstand 227 an eine + 20-Volt-Klemme ange-

schlossen, wodurch ein »UND«-Gatter 204 mit einem Ausgangsleiter 208 gebildet wird. Dieser Leiter 208 ist mit der Anode einer Diode 217 verbunden, deren Kathode über einen Widerstand 207 an eine

— 12-Volt-Klemme 209 angeschlossen ist. Diese Diode 217 bildet gemeinsam mit einer Diode 218, deren Anode mit einem Ausgangsleiter 224 eines später zu beschreibenden »UND«-Gatters 219 verbunden ist, ein »ODER«-Gatter 222. Weisen beide Signale P₂₁ und E₁ hohe Spannung (OVoIt) auf, so fließt Strom über den Widerstand 207 zu der

— 12-Volt-Klemme 209 und bewirkt, daß das Signal d₁ auf dem Ausgangsleiter 191 des »ODER«-Gatters 222 hohe Spannung aufweist. Weist das Signal E₁ niedrige Spannung (-8VoIt) auf, so befindet sich der Ausgangsleiter 191 auf niedriger Spannung, selbst wenn das Signal P₂₁ hohe Spannung besitzt.

Das Zeitgabesignal auf Leiter 196 ist das Ausgangssignal eines »ODER«-Gatters 216. Das Gatter 216 weist die Dioden 210 und 213 auf. Der Anode der Diode 210 wird das Zeitgabesignal P₂₁ zugeführt, während die Anode der Diode 213 mit dem Zeitgabesignal P_{23 0}.₉ beliefert wird. Die Kathoden dieser Dioden sind über einen Widerstand 211 an eine

— 12-Volt-Klemme angeschlossen," Weist also P₂₁ hohe Spannung auf, dann fließt Strom durch den Widerstand 211 zur — 12-Volt-Klemme 212, was zur Folge hat, daß sich das Signal _od_t auf dem Leiter 195 auf der hohen Spannung von 0 Volt befindet, falls der Leiter 191 niedrige Spannung aufweist. Andererseits weist das Signal _od_t niedrige Betriebsspannung auf, falls der Leiter 191 hohe Spannung besitzt. Das bedeutet mit anderen Worten, daß, wenn P₂₁ hohe Spannung hat, die binäre Information des Signals E₁, sei es nun eine »Eins« oder eine »Null«, durch den entweder über das Gatter 192 oder das Gatter 193 übertragenen Taktimpuls C in das Flip-Flop D1 übertragen wird. Die Eingangssdhaltungen zum Rückstellen der übrigen Flip-Flops D 2 bis D 5 des Zählers gemäß den Signalen E₂ bis E₅ des is-Registers be-

sitzen den gleichen Aufbau und werden nicht näher beschrieben.

Das in F i g. 1 gezeigte Zählnetzwerk 111 wird nun unter Bezugnahme auf die nachstehende Tabelle, die

409 559/443

zeigt, wie die Flip-Flops Dl bis D 5 ihre Zustände zum Anzeigen nacheinander erfolgender Zählungen des Zählers 109 verändern, beschrieben.

	DS	D4	£>3	D2	Dl
«Λ 0	0	0	0	0	0 D5'D,'D3'D2'D1'
OS 1	0	0	0	0	1 D.' D/D3' D2' D1
fs»	0	0	0	1	0
0 S3	0	0	0	1	1
P 0 s 4	0	0	1	0	0
0^s s	0	0	1	0	1
	0	0	1	1	0
οΡ	0	0	1	1	1
»ΡS 8	0	1	0	0	0
0 s 9	0	1	0	0	1
Ps	1	0	0	0	0
\Ρ1°ι	1	0	0	0	1
IS 2	1	0	0	1	0
1 Sg	1	0	0	1	1
	1	0	1	0	0
jP	1	0	1	0	1
1 S6	1	0	1	1	0
Λ 7	1	0	1	1	1
1 s 8	1	1	0	0	0
iPs	1	1	0	0	1 D^D'DJD1

Der Zähler 109 zählt, beginnend mit der anfänglichen Zähleinstellung, während der grundlegenden Zeitperioden P₂₃.₀_₉ elfmal vorwärts. Das betreffende Signal wird bei Kombinierung mit der Zählerlogik als Eingangssignal den die echten Eingangstriggerschaltungen der Flip-Flops bildenden »UND«-Gattern zugeführt. Die Zählerlogik ist so angeordnet, daß sie bei jedem Taktimpuls C unter dem Ansprechen auf den Zustand der Flip-Flops, wie in der Tabelle gezeigt, weitergeschaltet wird.

Demgemäß speichert das Flip-Flop Dl die niedrigste Stellenwertziffer des Zählers und verändert gemäß der Tabelle den Zustand bei aufeinanderfolgenden Zählungen. Wie in F i g. 3 a gezeigt, wird das Ausgangssignal D₁' mit dem Signal P_{23 0}.₉ in dem »UND«-Gatter 219 verknüpft, dessen Ausgangsleiter 224 über das »ODER«-Gatter 222 mit dem Leiter 191, welcher das Signal J₁ führt, in Verbindung steht. Demgemäß wird das Flip-Flop Dl während P_{23 0}.₉ nur dann in den echten Zustand versetzt, wenn das Signal D₁' höhe Spannung aufweist, so daß Strom von der +20-Volt-Klemme aus über den Widerstand 207 zur -12-Volt-Klemme 209 fließt und ein Signal hoher Spannung auf dem Leiter 191 erscheint. Das Flip-Flop D 2 wird jedesmal dann in den echten Zustand versetzt, wenn das Flip-Flop D1 unecht und das Flip-Flop D 2 echt ist oder wenn das Flip-Flop Dl echt ist und die Flip-Flops D 2 bis D 4 unecht sind. Wie in F i g. 3 a gezeigt, werden diese zwei Bedingungen durch zwei »UND«-Gatter erfüllt, deren Ausgangssignale in einem »ODER«-Gatter verknüpft werden und das Signal J₂ für das Flip-Flop D 2 in der bereits im Zusammenhang mit dem Flip-Flop D1 beschriebenen Weise bilden. Für alle anderen Zustände der Flip-Hops des Zählers wird das Flip-Flop D 2 in den unechten Zustand eingestellt, da das Vorhandensein des Zeitgabesignals P_{23 0}_₉ am Eingang des Invertergatters 194, wie bereits beschrieben, bewirkt, daß das Eingangssignal ₀d.₂ hohe Spannung aufweist, sobald das Signal d., niedrige Spannung hat. Das Flip-Flop D 3 wird in den echten Zustand versetzt, wenn Flip-Flop D 2 unecht und Flip-Flop D 3 echt ist oder wenn Flip-Flop Dl unecht und Flip-Flop D 3 echt ist oder wenn die Flip-Flops Dl und D 2 echt sind und Flip-Flop D 3 unecht ist, Wie in F i g. 3 b gezeigt, werden diese drei Bedingungen durch drei »UND«-Gatter erfüllt, deren Ausgangssignale in einem »ODER«-Gatter verknüpft werden und das Eingangssignal d_:i in der gleichen Weise bilden, wie für das Flip-Flop D1 bereits beschrieben

ίο wurde. Für alle anderen Bedingungen der Zähler-Flip-Flops wird das Flip-Flop D 3 in den unechten Zustand versetzt, da das Vorhandensein des Zeitgabesignals P_{23 0}_₉ an dem Eingang des Invertgatters ■194 bewirkt, daß das Eingangssignal _od₃ hohe Spannung aufweist, wenn das Signal d₃ niedrige Spannung hat. Das Flip-Flop D 4 wird in den eohten Zustand versetzt, wenn die Flip-Flops D1, D 2 und D 3 alle echt sind oder wenn Flip-Flop D1 unecht und Flip-Flop D 4 echt ist. Wie in F i g. 3 b gezeigt, erfüllen die beiden »UND«-Gatter, deren Ausgangssignale in einem »ODER«-Gatter verknüpft werden und das Signal d_t bilden, diese Bedingungen in der gleichen Weise, wie bereits im Zusammenhang mit Flip-Flop Dl beschrieben wurde. Für alle anderen Bedingungen wird das Flip-Flop D 4 in den unechten Zustand versetzt, weil das Eingangssignal _od_i während der Perioden P.,_{3 0}_₉ hohe Spannung aufweist, sobald d_A niedrige Spannung hat. Schließlich wird das Flip-Flop D 5 während der Zählung von ₀P_S9 bis ^₀ in den echten Zustand und während der Zählung von .P_so bis „Pen in den unechten Zustand versetzt. Somit wird das Flip-Flop D 5 in den echten Zustand versetzt, wenn die Flip-Flops Dl und D 4 echt sind und Flip-Flop D 5 unecht ist. Wie in Fi g. 3 b gezeigt, erfüllt das »UND«-Gatter, dessen Ausgangssignal einem »ODER«-Gatter zugeführt wird, in welchem das Eingangssignal d. erzeugt wird, diese Bedingung. Das Flip-Flop D 5 wird in den unechten Zustand versetzt, wenn die Flip-Flops D1 und D 4 echt sind und das Flip-Flop D 5 nicht gleichzeitig in den echten Zustand versetzt wird. Für alle anderen Bedingungen verbleibt das Flip-Flop D 5 in seinem gerade bestehenden Zustand, da das »UND«-Gatter zur Bildung des unechten Eingangssignals _od_s erfordert, daß die drei Eingangssignale P_{23 0}_₈, D₁ und D₄ eine hohe Spannung aufweisen, damit das unechte Signal _od_B hoch ist. Somit wird das Flip-Flop D 5 nur während der Zeitperiode P_{23> 0}_₉ in den unechten Zustand versetzt, in der die obigen Bedingungen in den Flip-Flops Dl und D 4 erfüllt sind.

F i g. 4 zeigt ein Schaltschema des Zählerausgangsnetzwerkes 110. Dieses Netzwerk entschlüsselt die Ausgangssignale der Flip-Flops D1 bis D 5 (F i g. 1) und erzeugt bei jeder Zählung eines von den zwanzig Zählsignalen _OP_{S 0} bis jP_s9. Die Ausgangssignale der Flip-Flops D 3, D 4 und D 5 werden zuerst durch Transistoren, z. B. Transistor 266, 267 und 268 verknüpft, welche ein als D₅O₄O₃' bezeichnetes Signal auf einem Gruppenzählleiter 226 erzeugen. Dieser Gruppenzählleiter ist mit den Emittern von vier Transistoren, z. B. Transistor 234, 235, 236 und 237, verbunden, auf deren Kollektoren die Ausgangszählungssignale₀P_su, _OP_S], ₀P_s2 bzw. _OP_S;! erzeugt werden. Der Kollektor jedes Transistors, z. B. des Transistors, z. B. des Transistors 234, ist über einen Widerstand, z.B. 230, mit einer -f20-Volt-Klemme 229 verbunden und über eine in geeigneter Weise gepolte Diode, z. B. 231, geerdet. Die Basis jedes

13 14

Transistors in einer Gruppe, ζ. B. des Transistors leitet entweder der Transistor 277 oder der Transistor 234, ist mit einem Leiter, z. B. 233, verbunden, des- 278, wodurch Strom über einen Widerstand 280 zu sen Potential durch die Flip-Flops Dl und D 2 be- einer — 50-Volt-Klemme 279 fließt, so daß eine hohe stimmt wird. Jeder Leiter, z. B. 233, welcher einen Spannung auf dem Leiter 238 auftritt. Besitzen die Zählleiter, z. B. _OP_SO, auswählt, ist mit dem Kollektor 5 EingangssignaleD₂ und D₅ gleiche Spannung, d.h. eines pnp-Transistors, z. B. 232, verbunden. Der besitzen sie entweder niedriges oder hohes Potential,

Basis des Transistors 232 wird das Signal D₂ züge- so leitet weder der Transistor 277 noch der Transi-

führt, und der Emitter ist mit dem Kollektor eines stör 278, und die — 8-Volt-Spannung der Klemme

Transistors 265 verbunden. Der Emitter des Tran- 284 wird dem Leiter 283 über eine geeignete ge-

sistors 265 ist geerdet; seiner Basis wird das Signal io polte Begrenzungsdiode 285 zugeführt. Der logische

D₁ zugeführt. Die Signale D₁' und D₂' stehen in Ausdruck (D₂D₅' + D₂ D_s) des Signals auf eine

gleicher Weise mit Transistoren in Verbindung, Leiter 290, welcher anzeigt, daß der Ausgang echt

welche das Potential auf den vier Leitern, z. B. Leiter ist, d. h. hohe Spannung aufweist, wenn die Ein-

233, bestimmen. Auf diesem Leiter erscheint das gangssignale D₂ und D₅ nicht übereinstimmen, drückt

Signal D₂'D₁', welches bei hohem Potential den 15 auch den Zustand auf Leiter 283 aus. Das Signal auf

Leiter für das Zählsignal _OP_SO auswählt. Auf diese dem Leiter 283 wird den Basen eines npn-Transistors

Weise wird die Auswahl eines Gruppenzählleiters 286 und eines pnp-Transistors 287 zugeführt. Der

durch die Flip-Flops D 3, D 4 und D 5 und die Aus- Kollektor des Transistors 286 ist geerdet, und der

wahl eines einzelnen Zählleiters durch die Flip-Flops Kollektor des Transistors 287 steht mit einer

D1 und D 2 derart bestimmt, daß ein einzelner Zähl- 20 — 8-Volt-Klemme 288 in Verbindung. Die Emitter

leiter durch sämtliche genannten Flip-Flops festge- der Transistoren 286 und 287 sind mit dem Leiter

legt wird. 290 verbunden. Weist das Signal auf dem Leiter 283

Wie in der Tabelle und in F i g. 4 gezeigt, erfolgt hohe Spannung auf, dann leitet der Transistor 286, die Auswahl des Leiters für das Zählsignal _OP_SO, so daß der Leiter 290 Erdpotential (OVoIt) führt, wenn der nachstehende Ausdruck echt ist: 25 Führt der Leiter 283 dagegen eine niedrige Spannung, η 'η 'η 'r> 'η ' dann leitet der Transistor 287, so daß auf dem ^uz ^ui ^υζ ^U2 ^ui · Leiter ₂90 die -8 Volt der Klemmen 288 auftreten. Dies bedeutet, daß sämtliche Flip-Flops Dl bis D 5 Es ist also jeweils einer der beiden Transistoren 286 in ihrem »Null«-Zustand sind. Weisen also die Si- und 287 stromführend, je nachdem, ob eine hohe gnale D₁ und D₂ niedrige Spannung auf, dann wird 30 oder eine niedrige Spannung auf dem Leiter 283 vorbewirkt, daß die Transistoren 265 und 232 zu einer handen ist.

—50-Volt-Klemme 238 hin leitend werden. Somit Da das Signal (D₂D₅'+ D₂'D₅) auf Leiter 283 bewirkt der Strom über Widerstand 262, daß ein hohe Spannung aufweist, sobald die Eingangssignale hohes Spannungssignal D₂D₁ der Basis des Tran- der Transistoren 277 und 278 nicht übereinstimmen, sistors 234 zugeführt wird. Der Transistor 234 leitet 35 wird die invertierte Form dieses Signals durch den seinerseits Strom von der + 20-Volt-Klemme 229 Ausdruck (D₂D₅ + D₂ D₅') dargestellt. Ein pnpüber den Leiter 226, falls dieser niedrige Spannung Transistor 291 kehrt das Signal auf dem Leiter 283 aufweist. Da nun die Signale D₃', D₄' und D₅' hohe um, da die Basis dieses Transistors mit dem Leiter Spannung haben, werden die Transistoren 266, 267 283 verbunden, der ,Emitter geerdet und der Kollek- bzw. 268 in den Leitzustand gebracht. Somit fließt 40 tor an einen Leiter 292 angeschlossen ist, der seiner-Strom vom Transistor 234 über Leiter 226 zu einer seits über einen Widerstand 294 mit einer — 50-Volt-—8-Volt-Klemme 269. Dieser von der Klemme 229 Klemme 293 verbunden ist. Somit bewirkt ein Signal kommende Strom fließt über den Widerstand 230 und niedriger Spannung auf dem Leiter 283, daß der bewirkt, daß das Zählsignal _OP_{S 0} eine niedrige Span- Transistor 291 zur Klemme 293 leitet, wodurch sich nung von etwa — 8 Volt aufweist. Wird ein Zählleiter 45 eine hohe Spannung auf dem Leiter 292 ergibt. Eine nicht ausgewählt, so wird er über eine Diode, z. B. hohe Spannung auf dem Leiter 283 verhindert, daß 231 auf Erdpotential gehalten. Beim Wählen eines der Transistor 291 leitet, und die — 8-Volt-Spannung jeden Zählleiters erscheint eine niedrige Spannung der Klemme 284 wird über eine geeignet gepolte von — 8 Volt auf dem genannten Leiter. Begrenzungsdiode 295 dem Leiter 292 zugeführt.

In F i g. 5 ist ein Sohaltschema des Bankauswähl- 50 Die Speisestromquellen der Transistoren 297 und 298

kreises 113 der F i g. 1 gezeigt. Dieser Kreis empfängt sind denjenigen der bereits beschriebenen Transi-

die SignaleD₂ und D₅ vom Zähler 109 (Fig. 1) und stören 286 und 287 gleich. Somit weist das Signal

bildet die Signale, wie sie durch die logischen Aus- auf einem Leiter 299 hohe Spannung auf, sobald die

drücke (D₂D₅' + D₂ D₅) und (D₂D₅ + D₂ D₅') zum Eingangssignale der Transistoren 277 und 278 beide

Auswählen entweder der Bank Nr. 1 oder der Bank 55 entweder hohe oder niedrige Spannung besitzen.

Nr. 2 zum Schreiben, wie bereits erläutert, dargestellt F i g. 6 zeigt ein Schaltschema eines Teiles der

werden. Transistoren 277 und 278 vom pnp-Typ er- Ableseschaltung der Speichereinheit 104 der F i g. 2.

zeugen eine ausschließliche »ODER«-Funktion unter Wie bereits erläutert, wird die Information während

dem Ansprechen auf die Signale D₂ und D₅. Das der Zählzeit ₀F_S0 und _OP_S1 aus der Bank Nr. 1 und

Signal D₂ wird der Basis des Transistors 278 und 60 während _OP_S2 und ₀P_s3 aus der Bank Nr. 2 abgelesen,

dem Emitter des Transistors 277 zugeführt, während wobei das Hin- und Herschalten zwischen den beiden

das Signal D₅ der Basis des Transistors 277 und dem Bänken jeweils beim Fortschreiten des Zählers nach

Emitter des Transistors 278 zugeleitet wird. Somit jeder zweiten Zählung erfolgt,

wird einer der beiden Transistoren 277 oder 278 nur Während der Ableseperiode P₂₃, ,„.₈ werden vom

dann leitend, wenn die zwei Eingangssignale D₂ und 65 Ablesetreiber 106 kommende Treiberimpulse dem

D₅ voneinander abweichen, was bedeutet, daß ein gemeinsamen Leiter 181 zugeführt, der durch jeder

Signal hohe Spannung und das andere niedrige Kernspalte beider Bänke zugeordnete parallele Leiter

Spannung aufweist. Unter derartigen Bedingungen mit einem gemeinsamen Leiter 180 verbunden ist,

der seinerseits mit der Spannungsquelle 172 in Verbindung steht. Der Weg, den der Treiberimpuls zwischen dem gemeinsamen Leiter 181 und dem gemeinsamen Leiter 180 nimmt, hängt davon ab, welches von den Spaltenablesegattern, z. B. Gatter 162, durch das Ausgangssignal des Spaltenauswählzählers 109 (Fig. 1) geöffnet wird. Der Ablesetreiber 106 (Fig. 6), welcher die Treiberstromquelle darstellt, enthält einen Transistor 330, dessen Emitter

tritt auf dem Abtastleiter von jedem in dem einen oder anderen der genannten Zustände befindlichen Kern ein negatives Störsignal auf, was zur Folge hat, daß Strom durch den Abtastverstärker, wie bei-5 spielsweise 175, zur — 50-Volt-Klemrne 221 fließt. Dies zieht möglicherweise ein falsches Kippen, beispielsweise des Flip-Flops Stil, während des Ausblendimpulses C, (vgl. F i g. 10) der nächsten Periode auf Grund der Haltespeidherzeit des Transistors 338 geerdet, dessen Kollektor mit dem Leiter 181 und io nach sich. Um dieses Störsignal zu vermindern, ist dessen Basds über einen Inverter 315 mit dem Zeit- der Abtastleiter jeder Reihe in entgegengesetzter gabesignal P_{23 0}_₈ gekoppelt ist. Das Spaltenablese- Richtung durch die zur Störspannungsunterdrückung gatter 162 empfängt das Zählsignal auf der Basis dienenden Kerne, z. B. 151, gewickelt. Die Windungseines Transistors 314, dessen Kollektor am Treiber- zahl des Abtastleiters auf jedem dieser Kerne jeder leiter 169 angeschlossen ist, der seinerseits mit dem 15 Reihe entspricht der Summe der Windungszahlen des Leiter 180 verbunden ist, während der Emitter des Abtastleiters auf den fünf Speicherkernen einer Transistors 314 mit dem Leiter 181 verbunden ist. Reihe.

Der Leiter 180 ist mit einer Drossel 331 der Span- Es wird jetzt weiter die Wirkungsweise der ge-

nungsquelle 172 verbunden. Das andere Ende der nannten Ableseschaltung unter Bezugnahme auf die Drossel331 ist über einen Widerstand 333 mit einer 20 Wellenform der Fig. 10 in Verbindung mit Fig. 6

— 50-Volt-Klemme 335 und außerdem über eine ge- beschrieben. Während der Ableseperiode steigt das eignet gepolte Begrenzungsdiode 332 mit einer Zeitgabesignal P_{23 fl 8} auf eine durch eine Wellenform

— 8-Volt-Klemme 334 verbunden. Unmittelbar am 319 gezeigte hohe Spannung, und bei P₂., bewirkt der Leiter 180 ist ferner der Ablesehilfstreiber 173 ange- Spaltenauswählzähler 109 (Fig. 1) einen durch eine schlossen, der einen pnp-Transistor 337 aufweist. Der 35 Wellenform 322 gezeigten negativen Impuls auf dem Kollektor des Transistors 337 ist über einen Leiter Zählleiter ₀P_S0. Demgemäß wird der Ablesetreiber 366 mit dem Leiter 180 verbunden; sein Emitter ist 106 in F i g. 6 in den Leitzustand gebracht, wohingeerdet, und an seine Basis wird über einen Inverter gegen der Ablesehilf streiber 173 in den nichtleitenden 316 das Zeitgabesignal P₍₂₃₀._8J, angelegt. Zustand versetzt wird, und das Zählersignal _OP_S0

Die Ableseschaltung besitzt Abtastverstärker 175 30 öffnet das Ablesegatter 162, in dem der Transistor für die Bank Nr. 1 und Abtastverstärker 176 für die 314 in den Leitzustand geschaltet wird. Somit fließt Bank Nr. 2, von denen jeweils nur einer für die Kern- Strom von Erde durch Transistor 330, den Leiter reihe der niedrigsten Stellenwertziffern der beiden 181, den Transistor 314, den Treiber 169 und über Bänke in F i g. 6 dargestellt ist. Der Abtastver- Leiter 180 zu der — 50-Volt-Spannungsquelle 172. stärker 175 enthält einen Transistor 338, dessen 35 Dieser durch eine Wellenform 325 dargestellte Strom-Emitter geerdet, dessen Kollektor mit dem Leiter 182 impuls besitzt eine Amplitude solcher Größe, daß

ein Kern, z. B. 148, in seinen entgegengesetzten magnetischen Zustand, d. h. vom »Eins«-Zustand in den »Null«-Zustand versetzt wird. Die Veränderungen 40 der Zustände der Kerne verursachen ein Spannungssignal auf dem Abtastleiter 178, was durch eine Wellenform 326 gezeigt wird. Das Signal mit der negativen Halbwelle der Wellenform 326 setzt den Abtastverstärkertransistor 338 in den leitenden ZuSpannung von 0 Volt aufweist. Tritt ein Signal hoher 45 stand, wobei Strom durch den Transistor 338 und Spannung auf dem Abtastleiter 178 auf, dann wird durch den Leiter für das Signal Sd₁ fließt, so daß das

Flip-Flop SJl unter dem Ansprechen auf den stroboskopischen Impuls C_s, wie nachstehend erläutert, umgeschaltet wird. Demgemäß erscheint am Ausgang 50 des Abtastverstärkers 175 ein durch eme Wellenform 327 gezeigter positiver Impuls, der gleichzeitig mit dem durch die Wellenform 328 dargestellten Ausblendimpuls C_s auftritt.

Die Wirkungsweise der Treiberschaltungen wird

Kerne 152 auf dem Abtastleiter 179 zwischen der 55 nachstehend im einzelnen beschrieben. Der Ablese-Bank Nr. 2 und dem Abtastverstärker 176 werden hilfstreiber 173 führt immer dann Strom, wenn der nunmehr erläutert. Wie bereits erwähnt, verläuft ein Ablesetreiber 106 nichtleitend ist, d. h. während der Reihenschreibleiter durch jede Reihe von Kernen. So Zeit P_{(23 0}.₈₎,. Es fließt also ständig ein Strom durch ist z.B. der Reihenschreibleiter 155 für die erste die Drossel 331 zu der — 50-Volt-Klemme 335. Da-Kernreihe in Bank Nr. 1 (Fig. 2) vorgesehen. Wird 60 durch wird der Einfluß der unterschiedlichen indukeine Reihe während des Schreibens durch einen Halb- oven Belastung, die durch die verschiedene Anzahl impuls beeinflußt, dann werden sämtliche Kerne, der vom »Eins«- in den »Null«-Zustand umschaltendie sich in ihrem »Null«-Zustand befinden, in Rieh- den Kerne, z. B. 148, bewirkt wird, vermieden, tung auf ihren »Eins«-Zustand gebracht, und samt- wodurch jederzeit ein Treiberimpuls gemäß Wellenliche im »Eins«-Zustand befindlichen Kerne dieser 65 form 325 mit kurzer Anstiegszeit und konstanter Reihe werden stärker in Richtung auf den »Eins«- Amplitude erzeugt wird. Ein konstanter Treiber-Sättigungszustand beeinflußt. Wenn also am Ende impuls dieser Art bewirkt, daß der Kern in einer der Taktperiode dieser Reihentreiberimpuls abfällt, kurzen Zeit seinen Zustand wechselt und ein Aus-

und dessen Basis mit dem Abtastleiter 178 verbunden ist. Am Verknüpfungspunkt der Leiter 182 und 183 entsteht das Signal sd_v welches als Eingangssignal für das Flip-Flop Stil der Fig. 1 dient.

Erscheint ein Signal niedriger Spannung auf dem Abtastleiter 178, dann leitet der Transistor 338 Strom zu einer — 50-Volt-Klemme 221 über einen Widerstand 214, so daß das Signal Sd₁ eine hohe

verhindert, daß der Transistor 338 leitet, und die niedrige — 8-Volt-Spannung der Klemme 220 wird über eine geeignet gepolte Begrenzungsdiode 215 dem das Signal Sd₁ führenden Leiter zugeführt.

Die beiden zur Störspannungsunterdrückung dienenden Kerne 151 auf dem Abtastleiter 178 zwischen der Bank Nr. 1 und dem Abtastverstärker 175 und die beiden zur Störspannungsunterdrückung dienenden

17 18

gangssignal großer Amplitude gemäß Wellenform 326 Demgemäß fließt Strom durch ein ausgewähltes erzeugt. Auch das sich aus einer Kernzustandsände- Spaltenschreibgatter, z. B. 161, vom Spaltenschreibrung ergebende Signal 326 weist eine konstante Zeit- treiber 107 über die Drossel 353 zu der — 50-Voltbeziehung und Amplitude in bezug auf den Treiber- Klemme 356 der Spannungsquelle 167. Während der impuls 325 auf, so daß das Signal jederzeit an seiner 5 Zeiten, während denen nicht geschrieben wird, d. h. Amplitudenspitze ablesbar ist. wenn das Signal P_1-10 niedrige Spannung und das

Die Begrenzungsdiode 332 an der Spannungsquelle Signal P₍₁.₁₀₎. hohe Spannung aufweist, wird der 172 (Fig. 6) verhindert, daß eine Spannung von Schreibtreiber 107 in den nichtleitenden und der weniger als — 8VoIt den Ablesegattertransistoren 314 Schreibhilfstreiber 166 in den leitenden Zustand verzugeführt wird, was im Falle des Versagens des io setzt, wobei Strom durch die Spannungsquelle 167 Ablesetreibers 106 oder des Ablesehilfstreibers 173 fließt. Somit fließt ständig ein konstanter Strom durch eine Beschädigung verursachen könnte. Während die Drossel 353. Wie es im Zusammenhang mit der jeder aufeinanderfolgenden Zählung während der Ableseeinrichtung bereits geschildert wurde, hat die ZeitperiodeP,_23;0._H; wird ein Ablesegatter, wie z.B. Drossel 353 die Aufgabe, einen konstanten Strom-187, 190 usw., geöffnet, das einen der Wellenform 15 impuls durch einen ausgewählten Treiberleiter, z. B. 325 gleichenden Treiberimpuls durch die ent- 168, ohne Rücksicht auf die Anzahl der in den sprechende Kernspalte zum Einschreiben in die »Eins«- Zustand umzuschaltenden Kerne dieser Spalte Flip-FlopsSdI bis SdI der Fig. 1 durchläßt. sicherzustellen.

In Fig. 7 wird ein ausführliches Schaltbild der Eine Binärziffer wird in einen Kern, z.B. Kern 148, Schaltungsanordnung nach F i g. 2 gezeigt, die zum 20 durch die Koinzidenz der durch den Spaltentreiber-Einschreiben von Informationen in die Kerne benutzt leiter 168 und durch einen Reihentreiberleiter, z. B. wird. Wie bereits erläutert, werden während der Leiter 155, fließenden Treiberströme eingeschrieben. Zeitgabeperiode P_1-10, in welcher der Zähler 109 Dies bedeutet, daß eine Koinzidenz der Treiberströme (Fig. 1) zehnmal vorwärts zählt, Ziffern in die den Kern vom »Null«- in den »Eins«-Zustand umKerne, z. B. Kern 148, eingeschrieben. Jede Zählung 25 schaltet. Die Zeiteinteilung des Reihentreibers 117 wählt eine Spalte der Bank Nr. 1 oder Nr. 2 für das wird durch das Signal auf einem Leiter 170 gesteuert, Schreiben aus, indem ein Stromimpuls halber Ampli- der wiederum an die Basis eines Transistors 363 tude durch die Spalte der Kerne zwecks Umschaltung angeschlossen ist. Der Emitter des Transistors 363 des Kernes auf einen »Eins«-Zustand geleitet wird. ist an eine — 8-Volt-Klemme 364 und der Kollektor Das Spaltenschreibtreibergatter 161 weist einen Tran- 30 an den Emitter eines Transistors 365 eines Gatters sistor 347 auf, dessen Basis das Zählsignal _OP_{S 2} zu- 149 angeschlossen. Die Basis des Transistors 365 ist geführt wird, dessen Emitter mit dem Leiter 160 und an das Flip-Flop-Ausgangssignal WS₁ und der Kollekdessen Kollektor mit dem Treiberleiter 168 verbunden tor an einen Verbindungspunkt 361 angeschlossen, ist. Weist das Zählsignal ₀P_S2 während der Peri- Bankgatter 153 und 154 leiten das vom Gatter 149 ode P_1-10 niedrige Spannung auf, dann fließt Strom 35 kommende Signal unter dem Ansprechen auf das vom Spaltenschreibtreiber 107 zum Leiter 160, über vom Bankwähler 113 (Fig. 1) kommende Signal den Transistor 347, den Treiberleiter 168 und einen entweder zu der Bank Nr. 1 oder zu der Bank Nr. 2. Leiter 358 zur Spannungsquelle 167. Die Spalten- Das Bankgatter 153 weist einen Transistor 367 auf, schreibgatter 163 und 184 besitzen den gleichen Auf- dessen Emitter mit dem Verbindungspunkt 361, bau wie das Spaltenschreibgatter 161, wobei das 40 dessen Kollektor über einen Strombegrenzungswider-Gatter 163 eine Spalte unter dem Ansprechen auf stand 375 mit dem Treiberleiter 155 verbunden ist, Zählung _OP_{S 3} und das Gatter 184 eine Spalte unter und dessen Basis das vom Bankwähler 113 kommende dem Ansprechen auf Zählung ₀P_s4 auswählt. Ausgangssignal [D₂D₅'+D₂'D₅) zugeführt wird. Der

Der Spaltenschreibtreiber 107 weist einen Tran- Treiberleiter 155 verläuft durch eine Reihe von sistor 352 auf, dessen Emitter geerdet ist, dessen 45 Kernen in der Bank Nr. 1 nach Erde. Das Bankgatter Kollektor mit dem gemeinsamen Leiter 160 verbun- 154 enthält einen Transistor 377, dessen Emitter den ist, und dessen Basis über einen Inverter 340 ebenfalls mit dem Verbindungspunkt 361, dessen das Zeitgabesignal P_1-10 zugeführt wird. Die Span- Kollektor über einen Strombegrenzungswiderstand nungsquelle 167 weist eine Drossel 353 auf, deren 378 mit dem Antriebsleiter 156 verbunden ist, und einer Anschluß mit dem Leiter 358 und deren anderer 50 dessen Basis das vom Bankwähler 113 (Fig. 1) Anschluß über die Zeitgabekerne 146,147 und einen kommende Ausgangssignal (D₂D₅ + D₂'D₅') zuge-Widerstand 354 verbunden ist. Zwischen der Drossel führt wird. Der Treiberleiter 156 ist durch eine Reihe 353 und dem Widerstand 354 mit einer —50-Volt- von Kernen der Bank Nr. 2 geführt und dann geerdet. Klemme 356 ist über eine geeignet gepolte Begren- Nachstehend werden die einzelnen Stromkreiszungsdiode 355 eine — 8-Volt-Klemme 357 ange- 55 verbindungen zum Steuern der Zeitgabe des Reihenschlossen. Ferner ist unmittelbar an dem Leiter 358 schreibtreibers 117 im Zusammenhang mit der Wirais Spannungsquelle ein Schreibhilfstreiber 166 mit kungsweise des Spaltenschreibtreibers 107 beschrieeinem Transistor 359 angeschlossen. Der Emitter des ben. Das Zeitgabegatter 164 spricht beim durch die Transistors 359 ist geerdet. Der Kollektor ist an die auf den Leitern 351 und 358 auftretenden Spalten-Leiter 351 und 358 angeschlossen, und der Basis 60 treibersignale bewirkten Umschalten der Zeitgabewird über einen Inverter 341 das Zeitgabesignal kerne 146 und 147 an, wodurch die zeitgerechte P_11-101, zugeführt. Erregung der Reihentreiber durch Zuführen eines Nunmehr wird die Arbeitsweise der Spaltenschreib- Zeitgabeimpulses über den Leiter 170 zu dem Reihentreiberschaltungen beschrieben. Während des Grund- treiber 117 bewirkt wird. Der Leiter 351 ist durch zyklus der Rechenmaschine, bei welchem das 65 den Zeitgabekern 146 und der Leiter 358 durch den Signal P_1-10 hohe Spannung und das Signal P(j.₁₀₎. Zeitgabekern 147 geführt. Um eine Vormagnetisieniedrige Spannung aufweist, wird der Transistor 359 rung zum Festhalten dieser Kerne im »Nulk-Zustand nichtleitend und der Transistor 352 leitend gemacht. zu schaffen, wird der ständig durch die Drossel 353

19 20

fließende Strom auch durch die beiden Kerne 146 der in die Periode P₂ hineinreicht, kann fälschlicher- und 147 geführt, und zwar in umgekehrtem Sinne weise mit einer Wellenform 369 zusammenwirken, so wie in den Leitern 351 und 358. Das Zeitgabegatter daß während der Periode P₂ für eine kurze Zeit ein 164 weist zwei aus pnp-Transistoren 384 und 385 voller Treiberimpuls vorhanden ist, der einen Kern bestehende Abtastverstärker auf. Die Basis des Tran- 5 unter Umständen in seinen anderen magnetischen sistors 385 ist mit einem Abtastleiter 383, der über Zustand schaltet, was zur Folge hat, daß die darin den Zeitgabekern 147 geerdet ist, der Emitter mit enthaltene Information verlorengeht. Erde und der Kollektor mit einem Verbindungspunkt Am Ende der Periode P₁ steigt der Schreibtreiber-

386 verbunden. Die Basis des Transistors 384 ist mit impuls der Wellenform 368 auf 0 Ampere an, was einem Abtastleiter 382, der über den Zeitgabekern i° zur Folge hat, daß der Zeitgabekern 147 in seinen 146 geerdet ist, der Emitter mit Erde und der KoI- Vormagnetisierungszustand (Nullzustand) zurücklektor ebenfalls mit dem Verbindungspunkt 386 ver- kehrt. Die Vormagnetisierung wird durch den von bunden. Letzterer ist über einen Widerstand 389 mit der Spannungsquelle 167 gelieferten konstanten Strom einer — 50-Volt-Klemme 387 und über eine geeignet zustande gebracht. Während der Periode P₂ wird der gepolte Begrenzungsdiode 390 mit einer — 8-Volt- 15 Zeitgabekern 146 durch den Spaltentreiberimpuls Klemme 388 verbunden. Die Basis eines in Emitter- (Wellenform 369) in die Gegend seines »Eins«-Zufolgeschaltung betriebenen Transistors 392 ist mit Standes gebracht. Somit erscheint das durch eine dem Verbindungspunkt 386 verbunden, während der Wellenform 371 dargestellte Signal auf dem Abtast-Kollektor an eine — 8-Volt-Klemme 393 und der leiter 382, so daß der Transistor 384 leitend wird. Emitter über einen Widerstand 395 an eine -|- 20-Volt- ao Demgemäß erscheint der Zeitgabeimpuls der Wellen-Klemme 394 und über eine geeignet gepolte Begren- form 372 während P₂ auf dem Leiter 170. Durch zungsdiode 396 an Erde angeschlossen ist. Die an einen Schreibtreiberimpuls gemäß der Wellenform 372 den Ausgang des Transistors 392 angeschlossenen während P₁ und P₂ wird also in die ausgewählten Treiber bestehen aus einem npn-Transistor 398 und Kerne der Spalten eine »Eins« geschrieben. Jede einem pnp-Transistor 399, deren Basen mit dem 25 aufeinanderfolgende Periode verwendet somit das Emitter des Transistors 392 verbunden sind. Der von dem nicht unmittelbar vorher benötigten Zeit-Kollektor des Transistors 398 ist geerdet, und der gabekern kommende Signal zum Steuern der Reihen-Emitter ist an den Leiter 170 angeschlossen. Der treiberzeiteinteilung.

Emitter des Transistors 399 ist ebenfalls mit dem Unter Bezugnahme auf die Wellenformen der

Leiter 170 und der Kollektor ist mit einer — 8-Volt- 30 Fig. 10 wird der Schreibstromkreis der Fig. 7 Klemme verbunden. Demgemäß bewirkt ein negatives weiterhin beschrieben. Wie bereits erwähnt, wird die Signal auf entweder dem Abtastleiter 382 oder 383, erste binärverschlüsselte Ziffer während der ZeItP₁ daß der Transistor 384 bzw. 385 einen Stromkreis in die Kerne geschrieben. Während P₁ liefert das von Erde zur — 50-Volt-Klemme 387 schließt und durch eine Wellenform 324 dargestellte Signal ^g _s dadurch der Verbindungspunkt 386 hohe Spannung 35 an den Transistor 347 des Schreibgatters 161 eine annimmt. Weist letzterer hohe Spannung auf, dann Vorspannung, so daß eine Verbindung vom Spaltenwird ein Leitendwerden des Transistors 392 verhin- schreibtreiber 107 aus, der ebenfalls durch Vorspandert und die Basen der Transistoren 398 und 399 nung durch das Zeitgabesignal P_1-10 leitend gemacht stehen auf Erdpotential. Deshalb schließt der Tran- wird, durch das Schreibgatter 161 hergestellt wird, sistor 398 einen Stromkreis von Erde über den Leiter 40 Demgemäß verläuft ein Stromimpuls, der die Hälfte 170 zu einer —50-Volt-Klemme 400 des Reihen- der zum Umschalten des Kerns 148 in den »Eins«- schreibtreibers 117 und führt der Basis des Tran- Zustand erforderlichen Amperewindungszahl erzeugt, sistors 363 eine hohe Spannung zu, so daß letzterer wie durch eine Wellenform 344 dargestellt, durch den leitend wird. Treiberleiter 168. Ebenso fließt während P₁ ein durch

Unter Bezugnahme auf die in Fig. 8 gezeigten 45 eine Wellenform 345 dargestellter Stromimpuls von Wellenformen wird nunmehr die Arbeitsweise dieser Erde aus über eine Kernreihe zum Verbindungspunkt Zeitgabeanordnung weiter im einzelnen beschrieben. 361 und zu der — 8-Volt-Klemme 364 des Reihen-Wenn während der Periode P₁ das Signal ₀P_S2 wirk- treibers 117, falls WS₁ hohe Spannung aufweist, was sam ist, dann verläuft ein Schreibtreiberimpuls gemäß anzeigt, daß im Flip-Flop wSl eine »Eins« gespeichert der gezeigten Wellenform 368 durch den Zeitgabe- 50 ist, wie durch eine Wellenform 343 angedeutet, kern 147, wodurch dieser in seinen »Eins«-Zustand Dieser Stromimpuls der Wellenform 345 verursacht

umschaltet und dadurch ein Ausgangssignal (Wellen- ebenfalls die Hälfte der zum Umschalten des Kerns form 370) auf dem Abtastleiter 383 erzeugt. Die in den »Eins«-Zustand erforderlichen Amperewinniedrige Spannung dieses Signals bewirkt, daß der dungszahl. Somit schreiben die Stromimpulse in dem Transistor 385 während eines Zeitraumes nach dem 55 Spaltentreiberleiter 168 (Wellenform 344) und in dem Beginn von P₁ und vor dem Beginn von P₂ leitend Reihentreiberleiter (Wellenform 345) eine »Eins« in ist. Demgemäß erscheint während der Periode P₁ den Kern 148. Es ist zu beachten, daß die Schreibeine hohe Spannung von 0 Volt auf dem Leiter 170, eingangsschaltung zu den anderen Kernreihen vom wie durch eine Wellenform 372 veranschaulicht. Somit Flip-Flop wS2 bis wS6 und vom logischen Eingangssteigt der Reihentreiberimpuls durch die Antriebs- 60 prüfnetzwerk 134 der F i g. 1 die gleiche ist wie die leiter, z. B. 155, vor dem Beginn der Periode P₂ stark in F i g. 7 gezeigte und beschriebene Anordnung für an, wie durch eine Wellenform 373 gezeigt. Ohne die erste Kernreihe.

diese Einrichtung würde der Reihentreiberimpuls die Das Schaltbild der F i g. 9 zeigt, wie das logische

bei 374 gestrichelt dargestellte Wellenform 374 be- Rechennetzwerk 132 der F i g. 1 die Ausgangs-Flipsitzen, und zwar wegen der veränderten Verzögerung 65 FlopsSdI und Sl (Fig. 1) der ersten Kernreihe der in den Stromkreisen, wodurch Einschwingvorgänge Speichereinheit 104, welche die niedrigste Stellenwertin den Reihen- und Spaltenantriebseinrichtungen ziffer der binärverschlüsselten Ziffer darstellt, mit entstehen. Der Teil des Impulses der Wellenform 374, dem Eingangs-Flip-Flop wS 1 verbindet. Der Zeit-

verzögerungsarbeitsgang dieser Flip-Flops während des Umlaufens wird im Zusammenhang mit der Lese- und Schreibzeiteinteilung, wie sie bereits früher beschrieben wurde, erläutert.

Das Flip-Flop wSl ist in gleicher Weise wie die S Zähler-Flip-Flops, die im Zusammenhang mit Fig. 3a beschrieben wurden, mit Eingangsgattern 242 und 243 und einem Inverter 281 ausgestattet. Das Flip-Flop SdI ist ebenso wie das Flip-Flop wSl aufgebaut, jedoch mit der Ausnahme, daß Ausgangstreiber, z. B. Transistoren 250 und 251, die in den Ausgängen des Flip-Flops wSl enthalten sind, nicht erforderlich sind. Das Flip-Flop Sl ist in der gleichen Weise wie das Flip-Flop wSl eingerichtet, jedoch mit der Ausnahme, daß den Eingangsgattern 307 und 308 kein Inverter, wie z.B. Gatter 281 bei Flip-Flop wSl, vorgeschaltet ist. Das Flip-Flop Sd 1 spricht auf das Signal, welches von der Ableseschaltung der F i g. 6 kommt, an. Das echte und das unechte Ausgangssignal Sd₁ und Sd₁' des Flip-Flops Sd 1 werden den Gattern 307 bzw. 308 des Flip-Flops 51 zugeführt. Das echte Ausgangssignal S₁ des Flip-Flops 51 wird dem logischen Rechennetzwerk 132 zugeführt. Letzteres führt nach Zuführen von aus der Speichereinheit 104 des Mehrzweckregisters 100 und aus dem M-Schieberegister 139 (Fig. 1) abgelesenen Eingangssignalen logische Operationen aus.

Zum Zwecke der Darstellung ist die logische Schaltung zum Umlaufen von Daten und zum Addieren von Daten zweier Quellen als ein Teil des logischen Rechennetzwerkes 132 angeordnet. Um nun eine Addition durchzuführen, werden somit das Ausgangssignal S₁ des Mehrzweckregisters 100 und das vom M-Register 139 kommende Ausgangssignal M₁ bei gleichzeitigem Vorhandensein des Zeitsignals P₀.₉ und des Signals A durch die »Und«- Gatter 401 bzw. 402 zu den Eingängen einer Addierstufe 317 übertragen. Die Addierstufe 317 gibt ohne Verzögerung ein Signal an das »ODER«-Gatter 404 ab, in welchem das Signal WS₁ erzeugt wird, das dem Flip-Flop wSl zugeführt wird. Es sei bemerkt, daß das logische Rechennetzwerk 132 für jede binäre Stellenwertziffer, die vom Register 100 abgelesen wird, eine Addierstufe 317 mit den zugehörigen »UND«- und »ODER«-Gattern aufweist. In Fig. 9 ist lediglich die Schaltung für die erste binäre Stellenwertreihe gezeigt.

Für durch das Netzwerk 132 ohne Veränderung durchlaufende Daten ist ein »UND«-Gatter 403 vorgesehen, das mit dem Zeitgabesignal P₀_₉, dem Schaltsignal .<4' und dem Signal S₁ beliefert wird. Das Ausgangssignal des »UND«-Gatters 403 wird dann ebenso wie das Ausgangssignal der Addierstufe 317 einem »ODER«-Gatter 404 zugeführt, dessen Ausgangssignal das Eingangssignal WS₁ des Flip-Flops wSl bildet. Befindet sich Signale auf hoher Spannung, dann werden die Signale S₁ und M₁ in der Addierstufe 317 addiert, und befindet sich Signal A' auf hoher Spannung, dann werden die Signale S₁ ohne Veränderung übertragen. Es sei darauf hingewiesen, daß die Schaltung für das unveränderte Übertragen der anderen von den Flip-Flops 52 bis 56 kommenden Binärstellenziffern der in F i g. 9 gezeigten Schaltung entspricht.

Unter nochmaliger Bezugnahme auf die Wellenformen der Fig. 10 wird die Arbeitsweise der Flip-Flops SdI, Sl und wSl in Beziehung mit den bereits beschriebenen Ablese- und Schreibarbeitsgängen erläutert. Während der Zeit P₂₃ fließt das von dem beispielsweise eine »Eins« speichernden Kern abgelesene, durch die Wellenform 326 dargestellte Signal durch den Ableseabtastverstärker (Fig. 6), der das durch die Wellenform 327 dargestellte Signal erzeugt. Das Ausblendsignal C_s, wie es durch eine Wellenform 328 gezeigt wird, wird einem Gatter 303 (Fig. 9) zugeführt, wodurch das Flip-FlopSd 1 umgeschaltet wird. Demgemäß ist das Ausgangssignal Sd₁ des Flip-Flops SdI auf hoher Spannung, wie es durch eine Wellenform für die Restzeit von P₂₃ gezeigt wird. Fällt das Taktsignal C am Ende von P₂₃ ab, dann wird das Gatter 307 geöffnet und versetzt das Flip-Flop 51 in den echten Zustand, wobei das Ausgangssignal S₁ eine durch eine Wellenform 342 gezeigte hohe Spannung annimmt. Während P₀ fließt das Signal S₁, da Signal P₀.₉, wie durch eine Wellenform 320 angezeigt, hohe Spannung aufweist, durch das logische Rechennetzwerk 132, in welchem es einer Veränderung unterzogen wird. Es sei nun angenommen, daß das SIgHaIS₁ nicht verändert werden soll. In diesem Falle wird das Gatter 242 am Eingang des Flip-Flops wSl geöffnet, so daß dieses Flip-Flop durch das abfallende Taktsignal C am Ende von P₀ in den echten Zustand versetzt wird. Somit wird das Ausgangssignal WS₁ des Flip-Flops wS 1, das durch die Wellenform 343 dargestellt ist, während der Periode P₁ auf die hohe Spannung von 0 Volt begrenzt. Zu Beginn der Periode P₁ weist das durch eine Wellenform 321 dargestellte Schreibsignal P_1-10 hohe Spannung auf. Das Signal _OP_{S 2} bewirkt somit, daß ein durch die Wellenform 344 dargestellter, vom Spaltenschreibtreiber 107 kommender Treiberimpuls durch eine Kernspalte verläuft und daß, wie bereits beschrieben, ein Zeitsignal auf dem Leiter 170 erzeugt wird. Wenn also das Signal WS₁ das Gatter 149 der Fig. 7 öffnet, wird ein Reihentreiberimpuls, wie durch die Wellenform 345 angezeigt, durch den Treiberleiter 155 (Fig. 7) durchgegeben. Dieser Reihentreiberimpuls der Wellenform 345 schreibt in Koinzidenz mit dem Spaltentreiberimpuls der Wellenform 344 eine »Eins« in den ausgewählten Kern. Die aus einer ausgewählten Kernspalte während der Periode P₂₃ (Fig. 10) abgelesenen Daten werden während P₀ im Netzwerk 132 einer Veränderung unterworfen und während P₁ wieder in die gleiche Kernspalte eingeschrieben. Somit wird in einen während einer Periode P₂₃ abgelesenen Kern zwei Zeitperioden später, nämlich während P₁, eingeschrieben. Diese zweiperiodige Zeitbeziehung erfolgt für jede der zehn Spalten, die während eines Grund-Arbeitszyklus der Rechenmaschine abgelesen werden.

Die Fig. 11 zeigt in einem Zeitdiagramm, wie das erfindungsgemäße Register zum Verschieben der verschlüsselten Ziffern eines darin gespeicherten Rechenmaschinenwortes, in bezug auf die Ziffernpositionen der durch den Grund-Arbeitszyklus festgelegten Wortperiode verwendbar ist. Wie erläutert, weist der Grund-Arbeitszyklus der Rechenmaschine 24 Taktperioden von P₀ bis P₂₃ auf, wobei die Grund-Wortperiode von P₀ bis P₉ eines jeden Arbeitszyklus geht. Wie bereits ausgeführt, wird eine verschlüsselte Ziffer während der Perioden P_{23 0}_₈ aus der Speichereinheit 104 abgelesen, d. h., jede Ziffer wird um eine Taktperiode früher abgelesen als sie tatsächlich als ein Teil eines Wortes durch das logische Netzwerk 132 abgetastet wird. Wie bereits beschrieben, wird jede Spaltenstelle in der Speichereinheit 104 durch eine

Zählung des Zählers 109 definiert. Wird der Zähler 109 beispielsweise am Ende von P₂₁ auf _OP_SO eingestellt, so wird die durch das Signal ₀P_S0 ausgewählte Spalte während P₂₃, die durch Signal _OP_{S 1} ausgewählte Spalte während P₀ usw. und die durch das Signal ₀P_s9 ausgewählte Spalte während P₈ abgelesen. Dies hat das Umlaufen von Ziffern im Netzwerk 132 zur Folge, ohne daß sie ihre Stellung in bezug auf die festgelegte Wortperiode, die durch das Zeitgabediagramm der Fig. 11 definiert wurde, verändern. Wenn dann der Zähler 109 am Ende von P₂₁ auf jP_{s 9} eingestellt wird, wird die durch Signal _XP_{S 9} ausgewählte Spalte während P₂₃ abgelesen, die durch Signal ₀P_SO ausgewählte Spalte während P₀ usw. und schließlich die durch Signal _OP_{S 2} ausgewählte Spalte während P₈ abgelesen. Dies hat das Verschieben von Ziffern in dem Register um eine Ziffernstelle nach rechts im Zeitgabediagramm der Fig. 11, d.h. in Richtung auf das Ende mit der höchsten Ziffer eines Wortes zur Folge. Wenn jetzt der Zähler 109 am Ende von P₂₁ auf _OP_S1 eingestellt wird, wird die durch das Signal _OP_S1 ausgewählte Spalte während P_2S, die durch das Signal ₀P_s2 ausgewählte Spalte während P₀ usw. und schließlich die durch das Signal jP_s0 ausgewählte Spalte während P₈ abgelesen. Dies hat das Verschieben von Ziffern im Register um eine Ziffernposition nach links im Zeitgabediagramm der Fig. 11, d. h. in Richtung auf das Ende mit der niedrigsten Stellenwertziffer des Wortes zur Folge. Die Ziffern dieses abgelesenen Wortes werden, nachdem sie durch Flip-Flops, z. B. SdI, während einer Taktperiode abgetastet wurden, dann stufenweise in die Flip-Flops, z. B. Sl, eingebracht, deren Ausgänge während der nächsten Taktperiode durch das Rechennetzwerk 132 abgetastet werden. Somit besteht eine Verzögerung um eine Periode für jede binärverschlüsselte Ziffer, wie bereits erläutert, zwischen dem Ablesen einer Kernspalte und dem Abtasten dieser Information im Netzwerk 132. Die abgelesenen Ziffern erscheinen somit an dem Addiereingang (Fig. 9) während der ZeitperiodenP₀.₈, d. h. in der Reihenfolge der Grund-Wortperiode, wo sie mit Ziffern des beispielsweise in dem M-Register gespeicherten Wortes verknüpft werden können. Dieses Wort ist mit der Grund-Wortperiode synchronisiert. Wie erläutert, ist jede Spaltenstellung in der Speichereinheit 104 durch eine Ablesezählung des Zählers 109 für eine Ablesung und durch eine Schreibzählung für das Schreiben festgelegt, wobei die letztere Zählung stets zwei Taktperioden später erfolgt.

Demgemäß werden ohne Rücksicht auf die anfängliche Einstellung des Zählers 109 und demzufolge auch für die Zeit in der die Ziffern abgelesen werden, diese Ziffern immer in die gleiche Spalte der Speichereinheit wiedereingeschrieben.

Obwohl das beschriebene Ausführungsbeispiel der Erfindung in hervorragender Weise geeignet ist, die eingangs genannten Aufgaben zu lösen, soll die Erfindung nicht auf das eine, hier beschriebene Ausführungsbeispiel beschränkt werden, da auch andersgestaltete Ausführungsbeispiele möglich sind.

Claims (14)

Patentansprüche:

1. Magnetkernregister für elektronische Ziffernrechenmaschinen mit einer mit Lese- und Schreibmitteln versehenen zweidimensionalen Magnetkernanordnung zum Speichern, Umlaufenlassen und Verschieben von zu verarbeitenden Informationsfolgen, dadurchgekennzeichnet, daß die Magnetkernanordnung (100) aus zwei elektrisch voneinander getrennten Magnetkerngruppen besteht, von denen jeweils ein Spaltenansteuerleiter (z. B. 169 bzw. 186) demselben Zählausgang (z. B. _OP_SO) einer an sich bekannten, den beiden Gruppen gemeinsamen, synchron mit dem Grundzyklus der Ziffernrechenmaschine arbeitenden Zählkette (109) derart zugeordnet ist, daß jeweils die beiden demselben Zählausgang (z. B. ₀P_r„) zugeordneten Spaltenansteuerleiter (z.B. 169 bzw. 186) der beiden Magnetkerngruppen gleichzeitig in einander entgegengesetztem Sinne, nämlich der eine im Lese- und der andere im Schreibsinn, erregt werden.

2. Magnetkernregister nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Zählkette (109) zwecks Festlegung der als erstes anzusteuernden Kernspalten in den beiden Magnetkerngruppen durch einen Voreinstellkreis (108, 103) auf die entsprechende Zählung voreinstellbar ist.

3. Magnetkernregister nach Anspruch 1, dadurch gekennzeichnet, daß den einander entsprechenden Reihenansteuerleitern (z. B. 155 bzw. 156) der beiden Magnetkerngruppen jeweils ein gemeinsames, jeweils eine Binärziffer der in die Magnetkernanordnung einzuspeichernden Daten aufnehmendes Schreib-Flip-Flop (wS 1 bis wS6) und den Abtastleitern (z.B. 178 bzw. 179) der einander entsprechenden Kernreihen der beiden Magnetkerngruppen jeweils ein zum Speichern der aus einer Spalte abgelesenen Daten dienendes Ablese-Flip-Flop (SdI bis SdI) zugeordnet ist.

4. Magnetkernregister nach Anspruch 3, dadurch gekennzeichnet, daß den Ausgängen der genannten Schreib-FIip-Flops (wSl bis wS6) eine erste (116 b) und eine zweite Gruppe (116 c) von Reihenschreibgattern zugeordnet sind, deren Ausgänge wahlweise mit den Reihenansteuerleitern (z. B. 155 bzw. 156) entweder der einen oder der anderen Magnetkerngruppe verbunden werden können.

5. Magnetkernregister nach Anspruch 4, gekennzeichnet durch einen allen Reihenansteuerleitern gemeinsamen, synchron mit einem Spaltenschreibtreiber (107) arbeitenden Reihenschreibtreiber (117), der über einen Satz durch die Ausgangssignale der Schreib-Flip-Flops (wSl bis wS6) gesteuerter Gatter (116 a) mit den Eingängen der beiden Reihenschreibgattersätze (1166 bzw. 116 c) verbunden werden kann.

6. Magnetkernregister nach Anspruch 4 und 5, gekennzeichnet durch eine Gruppenauswählschaltung (Fig. 5), deren Ausgangssignale (D₂D₅' + D'D.; D₉D. + D₀'D ') entweder den einen (116 έ) oder den anderen (116 c) der beiden Reihenschreibgattersätze öffnen, um die in den Schreib-Flip-Flops (wSl bis wS6) gespeicherten Daten in die angesteuerte Spalte entweder der einen oder der anderen Magnetkerngruppe einzuschreiben.

7. Magnetkernregister nach Anspruch 1, dadurch gekennzeichnet, daß die während jeder Zählperiode der Zählkette (109) aus einer Kernspalte einer der beiden Kerngruppen abgelesenen

und in den Ablese-Flip-Flops (SdI bis SdI) enthaltenen Daten einem Rechennetzwerk (132) zugeführt werden, das diese Daten in veränderter oder unveränderter Form als Steuersignale (wsl bis ws 6) den Schreib-Flip-Flops (wSl bis wS6) S zuführt, um ein Einschreiben dieser Daten in ihre ursprüngliche Speicherstelle zu ermöglichen.

8. Magnetkernregister nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgangssignale der Ablese-Flip-Flops (SdI bis SdI) dem Rechennetzwerk (132) über einen Satz Verstärker-Flip-Flops (Sl bis S 7) zugeführt werden.

9. Magnetkernregister nach Anspruch 1, gekennzeichnet durch einen weiteren, vierundzwanzig Zählstufen aufweisenden Zähler (140), dessen Zählperioden (P₀ bis P₂₃) den grundlegenden Arbeitszyklus des Magnetkernregisters festlegen und der während eines Teiles seiner Zykluszeit (P₂S, 0-9) Taktimpulse (C) zu der genannten Zählkette (109) durchläßt, um deren Fortschalrung während dieser Zeit zu bewirken.

10. Magnetkernregister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein der Zählkette (109) zugeordnetes Rückstellnetzwerk (103) vor Beginn des Zählvorganges der Zählkette (109) während einer durch den Zähler (140) bestimmten Zählperiode (z. B. P₂₁) die Zählkette (109) auf eine vorbestimmte Zählung zurückstellt.

11. Magnetkernregister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zählkette (109) mehrere durch ein Zählnetzwerk (111) gesteuerte Flip-Flops (Dl bis D S) enthält, die ihrerseits über ein Ausgangsnetzwerk (110) die zur Ansteuerung der Magnetkernanordnung erforderlichen Zählsignale (_OP_SO bis ^P₅₉) erzeugen.

12. Magnetkernregister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Kernspalte ein getrennter, jeweils durch ein Schreib- bzw. Ablesegatter (115 a bzw. 115 b) gesteuerter Schreib- und Ablesetreiberleiter (168 bzw. 169) und jeder Kernreihe jeder Magnetkerngruppe ein getrennter Reihentreiberleiter (155 bzw. 156) zugeordnet ist.

13. Magnetkernregister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Gruppenauswählschaltung (Fig. 5) zur Erzeugung der Ausgangssignale (D₂D₅' + D₂ D₅; D₂D₅+ D₂ D₅') die Ausgangssignale eines FÜp-Flop-Paares (D 2, D S) der die Flip-Flops (D 1 bis D 5) enthaltenden Zählkette (109) zugeführt werden, wobei die Flip-Flops (D 2, D 5) eine derartige Umschaltfolge besitzen, daß jeweils für zwei Zählungen der Zählkette (109) die eine und während der nächsten beiden Zählungen die andere Magnetkerngruppe für einen Schreibvorgang ausgewählt ist und daß gleichzeitig die genannten, beiden aufeinanderfolgenden Zählungen (z.B. _OP_SO, _OP_S1) der Zählkette (109) entsprechende Spaltenschreibgatter (115 a) in der genannten einen Magnetkerngruppe und die anderen beiden aufeinanderfolgenden Zählungen (z. B. ₀P_s2, _OP_S3) der Zählkette (109) jeweils die entsprechenden Spaltenablesegatter (115 b) der zweiten Magnetkerngruppe öffnen.

14. Magnetkernregister nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Spaltentreiberstrom jeweils einen von zwei normalerweise in ihrem Nullzustand gehaltenen Zeitgabekernen (146, 147) in seinen anderen Zustand schaltet, wodurch dieser Kern ein Ausgangssignal abgibt, das zum Wirksammachen des genannten Reihentreibers (117) dient.

In Betracht gezogene Druckschriften:
»Journal of Applied Physics«, Vol. 22, Nr. 1,

Januar 1951, S. 44 bis 48;

»Electronics«, April 1953, S. 146 bis 149;
»Annals of Computer Laboratories«, Vol. XVI,

1948, S. 267 bis 273.

Hierzu 4 Blatt Zeichnungen

409 559/443 4.64 © Bundesdruckerei Berlin