DE3048108A1 - Speichervorrichtung mit schnellen wortleitungsladeschaltungen - Google Patents

Description

30A8108

BESCHREIBUNG

Die Erfindung bezieht sich auf einen Speicher, insbesondere einen bipolaren Speicher.

Bei einem bekannten bipolaren Speicher baut sich jede Wortleitung aus einem Wortleitungspaar auf, welches aus einer oberen Wortleitung und einer unteren Wortleitung besteht, wobei die Speicherzellen an den Kreuzungspunkten zwischen den einzelnen Wort- und Datenleitungspaaren sitzen. Die Speicherzellenauswahl geschieht durch Änderung der Spannung der oberen Wortleitung von einer Nicht-Auswahlspannung auf eine Auswahlspannung. Zur Erzielung einer hohen Geschwindigkeit für den Speicherauswahlvorgang ist es bei einem solchen Speicher notwendig, daß nach dem Auswählen der Wortleitung die Wortleitungsspannung mit hoher Geschwindigkeit von der Auswahlspannung auf die Nicht-Auswahlspannung geändert wird.

Figur 1 ist ein Schaltschema eines Speichers, wie er zu diesem Zweck bereits vorgeschlagen wurde (japanische Patentanmeldung 53-41968).

Die Figur zeigt obere Wortleitungen L„_o und L .. , untere Wortleitungen L_ST(_ und L_g_.. , Datenleitungen D_Q , D ., D₁₀ und D₁₁, an den Kreuzungspunkten zwischen den Wort- und Datenleitungen angeordnete Speicherzellen C₀ bis C₃, mit der oberen Wortleitung Ιι_χη bzw. L.... verbundene Wortleitungsspannungsermittlungsschaltungen 20a und 20b, Verzögerungsschaltungen 21a und 21b zur Verzögerung von Ausgangssignalen dieser Ermittlungsschaltungen, Schaltglieder 22a und 22b, die in Entsprechung zu der unteren Wortleitung L_gT0 ^bzw· ^lsti vorgesehen sind und an diese Ströme entsprechend den Werten der Ausgangssignale dieser Verzögerungsschaltungen liefern, und Konstantstromquellen 10a und 10b, die konstante Ströme an die unteren Wortleitungen L_ST0 und Lgm-i liefern.

Wenn beispielsweise ein Impuls zur Auswahl der oberen Wort-

130037/0767

leitung L_XQ auf einen Anschluß X_ gegeben wird, stellt ein Emitterfolgertransistor Q₂ ^ den Auswahlimpuls fest. Das Emitterausgangssignal dieses Transistors steigt rasch an, seine Abfallflanke wird jedoch durch die Verzögerungsschaltung 21a, die aus Transistoren CU_n? und Q„-,, Widerständen R₂OI k^{is R}2O3' Sp^311111111S³Q^{11011611 v}ee ^und Kapazitäten C₂₀- bis C₂₀₃ aufgebaut ist, verzögert. Dieses Signal mit der verzögerten Abfallflanke wird auf das Schaltglied 22a gegeben, das· aus einem Transistor Q__n4 und einer für die untere Wortleitung vorgesehenen Spannungsquelle V aufgebaut ist. Es fließt also auch nach Wegnahme des Auswahlimpulses an der oberen Wortleitung L_v_ für eine bestimmte Zeit ein Strom vom Schaltglied 22a zur unteren Wortleitung L_cmr.. Es ist charakteristisch für den vorgeschlagenen Speicher, daß Schaltglieder in Entsprechung zu den bestreffenden Wortleitungen vorgesehen sind und jeweils Spannungsquellen enthalten.

Spannungs- und Stromwellenformen, die im Speicher der Figur 1 erzeugt werden, sind in Figur 2 dargestellt, (a) zeigt die Spannungswellenform der ausgewählten oberen Wortleitung, während (b) die Wellenform des durch den Transistor Q_2O4 fließenden Stromes (ΔΙ . ) zeigt. Wie aus der Figur ersichtlich ist, beginnt der Strom ΔΙ . zu einer Zeit t. zu fließen, zu der der Anstieg der Wortleitungsspannung V„ beginnt und erreicht sein Maximum zu einer Zeit t₂, zu der die Spannung V„ auf dem hohen Wert ankommt. Umgekehrt beginnt bei abfallender Spannung V„ der Strom ΔΙ . zu einer Zeit t^ abzufallen, zu der der Abfall der Spannung V„ in Gang gesetzt wird. Der Strom ΔΙ . ist in seinem Abfall durch die Verzögerungsschaltung 21a bzw. 21b verzögert bzw. verlangsamt und wird null zu einer Zeit t,-. Das heißt zu einer Zeit t₄, zu der die Spannung V„ vollständig abgefallen ist, fließt immer noch ein großer Strom ΔΙ .. Infolgedessen geschieht das Abführen von Ladungen aus Streukapazitäten Cg^ und C_g2 die an der oberen Wortleitung L_XQ bzw. der unteren Wortlei-

13003 7/0767

tung L_Sm_O hängen, mit hoher Geschwindigkeit, so daß die Abfallgeschwindigkeiten für die Spannungen auf den Wortleitungen L.,-, und L_om/_ hoch werden. Infolgedessen lassen

AU DiU

sich Zugriffs- und Zykluszeit des Speicherbetriebs, verkürzen,verglichen mit denjenigen bei Fehlen der Schaltungen 20a, 21a und 22a.

Ferner läßt sich nach diesem Verfahren neben der Versteilerung des Abfalls der Wortleitungsspannung auch der Einfluß einer während des Durchgangs des Umschaltens von Adressensignalen auftretenden Doppelauswahl vermindern.

Eine große Anzahl von Speicherzellen wird üblicherweise in Form einer Matrix auf einem Speicher-LSI-Chip angeordnet und zur Auswahl gewünschter dieser Zellen wird eine Anzahl von Adressensignalen angelegt. Das Umschalten der Adressensignale geschieht durch Schalten der Werte einiger dieser Adressensignale. Der Idealfall ist, daß das Schalten der Werte für alle Adressensignale gleichzeitig erfolgen sollte. Tatsächlich sind jedoch üblicherweise einige Abweichungen hinsichtlich der Zeiten im Spiel, an denen die Werte der einzelnen auf einen Adressensignaleingangsstift gegebenen Adressensignale geschaltet werden, was auf ungleiche Längen von gedruckten Verbindungsleitungen zwischen Gattern zur Einsteuerung der Adressensignale und dem Adressensignaleingangsstift usw. zurückgeht. Im folgenden soll diese Abweichung "Adressenassymmetrie" genannt werden.

(a) in Figur 3 zeigt ein Beispiel des Schaltens des auf den Adressensignaleingangsstift gegebenen Adressensignals. Bei einem Fehlen einer Adressenassymmetrie ändern sich die betreffenden Adressensignale in der durch die durchgehenden Linien angegebenen Weise. Das heißt, zu der Zeit, zu .der das Adressensignal a^ von hohem Wert auf niedrigen Wert schaltet, schalten die andren Adressensignale, beispielsweise die Signale a-2 und a₃ von niedrigem Wert auf hohen Wert. Dementsprechend schalten die Werte der umzuschaltenden Adressensignale in der gleichen zeitlichen Lage. Dabei schaltet die Spannung der oberen Wortleitung, die aus dem ausgewählten Zustand in

130037/0767

den nicht-ausgewählten Zustand übergeht, wie durch die Wellenform b.. (b) der Figur 3 veranschaulicht, vom hohen Wert auf den niedrigen Wert, während die Spannung der oberen Wortleitung, die vom nicht-ausgewählten Zustand in den ausgewählten Zustand übergeht, in der durch die Wellenform b2 veranschaulichten Weise schaltet. Die Werte der beiden Wellenformen b.. und b₂ schalten ohne zeitliche Verzögerung. Die Spannungen aller anderen oberen Wortleitungen verbleiben auf dem Nicht-Auswahlwert. Bei Vorhandensein der Adressenassyimietrie ändert sich jedoch die Situation. Es sei als Beispiel angenommen, daß, wie durch die unterbrochene Linie in (a) der Figur 3 veranschaulicht, bei einem der Adressensignale, a.,, eine Adr essenassymretrie im Spiel ist, so daß der Zeitpunkt der Wertunischaltung des Signals a, gegenüber dem Zeitpunkt der Wertumschaltung der anderen Adressensignale a₁ und a₂ nachhinkt. In diesem Fall wird während der Zeitdauer nach dem Schalten der Signale a- und a- und vor dem Schalten des Signals a_ die obere Wortleitung, die durch den Zustand bestimmt wird, daß die Signale a-, a_ und a~ auf niedrigem, hohem bzw. niedrigem Wert sind, vorübergehend ausgewählt. Wenn dann das Signal a₃ schließlich geschaltet hat,wird die gewünschte obere Wortleitung ausgewählt. Dementsprechend werden die Spannungswellenformen der oberen Wortleitungen in diesem Fall so, wie sie bei (c) in Figur 3 gezeigt sind. Aus diesen Spannungswellenformen ist ersichtlich, daß entsprechend dem Schalten der Signale a- und a₂ die Spannung b₁ der bis dahin ausgewählten oberen Wortleitung abzufallen und die Spannung b, der anderen oberen Wortleitung vorübergehend anzusteigen beginnt. Diese obere Wortleitung wird jedoch nur vorübergehend ausgewählt, und ihre Spannung bg steigt nur geringfügig an und beginnt danach abzufallen. Zu diesem Zeitpunkt beginnt die gewünschte obere Wortleitung ausgewählt zu werden und ihre Spannung b₂ anzusteigen. Hierbei bewirkt infolge der Tatsache, daß die Spannung b, der vorübergehend ausgewählten oberen Wortleitung größer als die Nicht-Auswahlspannung geworden ist, das mit der oberen Wortleitung verbun-

130037/0767

30A8108

dene Schaltglied, daß der Strom ΔΙ . geringfügig in die entsprechende untere Wortleitung fließt, womit sie die Geschwindigkeit erhöht, mit der die Spannung b₃ der vorübergehend ausgewählten oberen Wortleitung auf den Nicht-Auswahlwert abfällt.

Infolgedessen kann die Spannung der vorübergehend ausgewählten oberen Wortleitung schneller auf den Nicht-Auswahlwert zurückgeführt werden, als dies bei Fehlen der Schaltglieder 22a und 22b der Fall wäre, so daß hierdurch die Zerstörung von Information vermindert werden kann.

Um jedoch die Arbeitsgeschwindigkeit des Speichers noch weiter zu erhöhen, ist es wünschenswert, daß die Spannung b₃ noch schneller abfällt, wie dies durch eine Spannung b. veranschaulicht ist. Wie durch (a) und (b) der Figur 2 dargestellt, fließt der auf das Schaltglied 22a oder 22b zurückgehende Strom ΔΙ . nur geringfügig, außer die Spannung der oberen Wortleitung wird ausreichend angehoben, weshalb die Spannung b₃ nicht so schnell wie die Spannung b, abgesenkt werden kann. Bei Speichern höherer Arbeitsgeschwindigkeit tritt dementsprechend bisweilen eine Zerstörung von Information auf, die darauf zurückgeht, daß zwei obere Wortleitungen vorübergehend . gleichzeitig ausgewählt worden sind. In Figur wurde auf den Fall Bezug genommen, wo die Adressenassymmetrie nur bezüglich eines einzigen Adressensignals vorhanden war.

Wenn bei zwei oder mehr Adressensignalen unterschiedliche

Assymmetrien vorliegen, tirtt eine Doppelauswahl oder Auswahl in ■ noch höherer Vielfachheit auf und die Situation verschlechtert sich.

Aufgabe der Erfindung ist daher die Schaffung eines Speichers, bei welchem der Einfluß der Doppelauswahl infolge von Adressenasymmetrien im Hochgeschwindigkeitsbetrieb beseitigt ist.

Zur Lösung dieser Aufgabe besteht die Erfindung in einer Verbesserung der bekannten Verzögerungsschaltung, indem eine Verzögerungsschaltung vorsieht, welche ein Signal zur Steuerung eines Schaltglieds so erzeugt, daß es einen

130037/0767

ausreichend großen Strom in eine untere Wortleitung auch dann bewirkt, wenn die Spannung einer oberen Wortleitung nicht die Auswahlspannung erreicht hat.

Eine Ausfuhrungsform der Erfindung wird im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist

Figur 1 ein Schaltbild eines bekannten bipolaren Speichers, Figur 2 ein Zeitdiagramm von Signalen zur Erläuterung der Arbeitsweise der Schaltung der Figur 1, Figur 3 eine Darstellung der Änderung von Wortleitungsspann ungen zur Erläuterung eines Problems der Schaltung der Figur 1,
Figur 4 ein Schaltbild eines Speichers gemäß der Erfindung, und
5 Figur 5 ein Zeitdiagramm von Signalen zur Erläuterung der

Arbeitsweise der Schaltung der Figur 4. Eine Ausführungsform der Erfindung, die in Figur 4 gezeigt ist, unterscheidet sieh von der Schaltung der Figur insofern, als eine Diode D^, an deren Kathode eine Spannungsquelle V__L angeschlossen ist, mit der Basis des Transistors verbunden ist, und insofern, als der Wert eines Widerstands R_?o4' kleiner als der Wert des Widerstands R₂n4 ^ⁿ der Schaltung der Figur 1 gewählt wird- Die Diode D dient dazu, die Basisspannung des Transistors Q_2O3 ^au^ ^die Versorgungsspannung V"_CL zu klemmen.

Es sei als Beispiel angenommen, daß in einem Fall, wo die obere Wortleitung L_vr, ausgewählt wird, die Spannung der Wortleitung L_vr^ von der Nicht-Auswahlspannung zur Auswahlspannung zu einer Zeit t₁ anzusteigen beginnt, die Auswahlspannung zu einer Zeit t2 erreicht und von einer Zeit tß bis zu einer Zeit t₄ abfällt, wie dies in (a) der Figur 5 dargestellt ist. Die Spannungszufuhr an die Wortleitung L _ geschieht durch einen (nicht gezeigten) bekannten Treiber. Der Treiber liefert den von der Nicht-Auswahlspannung auf die Auswahlspannung in obiger Weise schaltenden Spannungsimpuls

130037/0767

30A8108

an die auszuwählende obere Wortleitung auf ein Adressensignal hin.

Der Emitterfolgertransistor Q₃₀₁ stellt diese Änderung der Spannung der Wortleitung fest und seine Emitterspannung ändert sich in der gleichen Wellenform, wie sie bei (a) der Figur 5 gezeigt ist. Diese Spannungsänderung erzeugt unter der Wirkung des Widerstandes R₂O1 ^{sowie der} Konstantstromschaltung, die sich aus dem Transistor Q₂₀₂/ ^^{em w}i^derstan<^ R₂₀₂ und der Spannungsquelle V_EE aufbaut, an der Basis des Transistors Qo₀O eine Spannungsänderung, wie sie bei (b) der Figur 5 gezeigt ist. Wenn die Spannung der Wortleitung L_xo von der Nicht-Auswahlspannung zur Auswahlspannung hin ansteigt, steigt die Basisspannung des Transistors Q₂₀₃ ebenfalls an.

Dabei ist, um zu verhindern, daß die Basisspannung des Transistors Q_?o3 unter der Wirkung der mit dem Kollektor des Transistors Q.-,₀o verbundenen Streukapazität C₃₀₁ mit längerer Anstiegszeit als die Spannung der Wortleitung L _ ansteigt, und um zu ermöglichen, daß sie mit im wesentlichen der gleichen Anstiegszeit wie die Spannung der Wortleitung L ansteigt, die Beschleunigungskapazität C₂₀₂ parallel zum Widerstand R„_o1 vorgesehen.

Nachdem die Spannung der Wortleitung L^₀ zu einer Zeit t₂' eine bestimmte Spannung zwischen der Auswahlspannung und der Nicht-Auswahlspannung erreicht hat und die Basisspannung des Transistors Q₂₀₃ größer als eine Versorgungsspannung (V_cr + Vp) (wobei V_ den Vorwärtsspannungsabfall der Diode D_Q bezeichnet) geworden ist, wird jedoch diese Basisspannung des Transistors Q-,_no unter der Wirkung der Diode D_Q auf die Spannung (V™ + V_p) auch dann geklemmt, wenn die Spannung der Wortleitung L_n weiter ansteigt.

Die Emitterspannung des Emitterfolgertransistors Q₂₀₃ ändert sich auf die Änderung seiner Basisspannung hin in der bei (c) der Figur 5 gezeigten Weise. Das heißt, die Emitterspannung hält einen festen Wert nach der Zeit t',

130037/0767

zu der die Basisspannung, die auf den Anstieg der Spannung der Wortleitung L_n hin angestiegen ist, die Versorgungsspannung. (V_CL + Vp) erreicht.

Abhängig von dieser Emitterspannung des Transistors Q₂₀O bewirkt das Schaltglied 22a einen Strom, wie er bei (d) der Figur 5 gezeigt ist, zur unteren Wortleitung L_grro. Beim Schaltglied 22a ist der Wert für den Widerstand R₂₀₄' so gewählt, daß der zulässige Maximalstrom der Schaltung fließt, wenn die Emitterspannung des Transistors Q₅₀₃ den festen Wert zur Zeit t₂' erreicht hat.

Selbst wenn die Spannung der Wortleitung L_v_ weiter ansteigt, bewirkt das Schaltglied 22a weiterhin, daß der Maximalstrom fließt, weil die Basisspannung des Transistors Q₂₀₃ geklemmt ist.

Mit dem Beginn des Abfallens der Spannung der Wortleitung L_xo zur Zeit t₃ beginnt auch die Emitterspannung des Transistors Q₂Qi ^zu fallen. Die Basisspannung des Transistors Q₂₀₃ ^wird jedoch durch die Diode D_Q auf die Versorgungsspannung (Vp_L + Vp) geklemmt gehalten, und der erwähnte Maximalstrom fließt weiterhin aus dem Schaltglied 22a.

Wenn eine Zeit t₃' erreicht ist, wird die durch die Emitterspannung des Transistors Q₂₀₁ bestimmte Basisspannung des Transistors Q₂Qo kleiner als die Versorgungsspannung (V„_T + V„) und die Diode D. löst die Klemmung. Die Folge ist, daß die Basisspannung des Transistors Q₂₀₃ zur Zeit t₃' abzufallen beginnt. Dabei ist die Abfallgeschwindigkeit der Emitterspannung des Transistors Q₂₀₃ unter der Wirkung der mit seinem Emitter verbundenen Streukapazität C₃₀₃ verlangsamt. Infolgedessen fällt auch nach dem vollständigen Abfall der Spannungen der oberen Wortleitung L_x- und der Basis des Transistors Q₂₀₃ ^au^ ^^en Nicht-Auswahlwert zu einer Zeit t^ die Emitterspannung des Transistors Q₂₀₃ noch weiterhin ab, wobei diese Spannung ihren Abfall zu einer Zeit t,-¹ beendet. Auf den Abfall der Emitterspannung des Transistors Q₂₀₃ hin beginnt der Strom des Schaltglieds 22a zu der Zeit

130037/0767

to¹ in gleicher Weise abzufallen, wobei er seinen Abfall zur Zeit te' beendet.

Die mit dem anderen Paar von Wortleitungen L_xl und L . verbundenen Schaltungen 20b, 21b und 22b haben die gleichen Aufbauten und führen die gleichen Vorgänge durch wie die Schaltungen 20a, 21a und 22a,.die mit dem Wortleitungspaar L_xo und Lg verbunden sind.

Die Verzögerungsschaltungen 21a und 21b und die Schaltglieder 22a und 22b sind in der oben beschriebenen Weise aufgebaut, wodurch eine der Adressenassymmetrie zuschreibbare Doppelauswahl von Wortleitungen verhindert ist. Wie durch die Wellenform b^ bei (c) der Figur 3 veranschaulicht, steigt, wenn eine bestimmte obere Wortleitung (beispielsweise L_xo) durch die Adressenassymmetrie vorübergehend ausgewählt wurde, die Spannung dieser Wortleitung L_vr. von der Nicht-Auswahlspannung an und fällt danach wieder ab. Gemäß der Erfindung bewirkt das Schaltglied 21a, daß der maximal zulässige Strom fließt, bevor die Spannung der Wortleitung L„_o die Auswahlspannung erreicht. Daher fließt, auch wenn die Spannung der vorübergehend ausgewählten Wortleitung L vergleichsweise klein ist, ein größerer Strom als bei der bekannten Schaltung aus dem Schaltglied 22a in der verzögerten Form. Es ist daher möglich, die Geschwindigkeit, mit der die Spannung der vorübergehend ausgewählten Wortleitung auf die Nicht-Auswahlspannung abfällt, hoch zu machen.

Um zu ermöglichen, daß, wie oben beschrieben, der zulässige Maximalstrom aus dem Schaltglied fließt, bevor die Wortleitungsspannung den Auswahlwert erreicht, wird bewirkt, daß der Strom ΔI . in die mit der ausgewählten Wortleitung verbundene Speicherzelle unmittelbar nach dem Beginn der Auswahl der Wortleitung fließt. Dementsprechend ergibt sich mit der Erfindung das günstige Ergebnis, daß die Information der Speicherzelle, die mit der aus dem nicht-ausgewählten Zustand in den ausgewählten Zustand übergehenden Wortleitung verbunden ist, nur schwer zu zerstören ist.

130037/0767

Die Erfindung beschränkt sich nicht auf die vorstehende Ausführungsform, sondern soll alle Schaltungsanordnungen abdecken, welche die in der japanischen Patentanmeldung 53-41968 beschriebene Schaltungsanordnung anwenden. So. ist beispielsweise die Wortleitungsspannungsermittlungsschaltung 20a mit der oberen Wortleitung verbunden, und so aufgebaut, daß sie die Änderung der Spannung der betreffenden Wortleitung feststellt, sie kann aber auch durch eine Wortleitungsspannungsermittlungsschaltung ersetzt werden, die mit dem (nicht gezeigten) Treiber zum Anlegen der Spannung an die obere Wortleitung verbunden und so aufgebaut ist, daß sie eine Spannungsänderung innerhalb des Treibers ermittelt und daß diese Ermittlung an die Stelle der Ermittlung der Änderung der Wortleitungsspannung tritt. Auch kann die Spannungsermitt-

lungsschaltung 20a aus Figur 4 weggelassen sein. In diesem Fall sind der Widerstand R₂₁ und der Kondensator C₃₀₃ direkt mit der Wortleitung L verbunden.

Dr.Ki/Ug

130037/0767

Claims (7)

1. SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK

   MARIAHILFPLATZ 2 & 3, MÜNCHEN 9O POSTADRESSE: POSTFACH 95 OI 6O, D-8OOO MÜNCHEN ÖS

   HITACHI, LTD. 19. Dezember 1980

   DEA-25 349

   Speichervorrichtung mit schnellen Wortleitungsentladeschaltungen

   PATENTANSPRÜCHE

   /IJ Speicher mit einer Anzahl von Paaren aus Wortleitungen, wobei jedes Paar eine obere Wortleitung und eine untere Wortleitung umfaßt, einer Anzahl von Speicherzellen, welche zwischen den Wortleitungen der einzelnen Paare "Von Wortleitungen angeschlossen sind, einer Anzahl von entsprechend zu den einzelnen Paaren von Wortleitungen angeordneten Spannungsanlegeeinrichtungen zum Anlegen einer Auswahlspannung und einer Nicht-Auswahlspannung an die oberen Wortleitungen der entsprechenden Paare von Wortleitungen durch Umschalten der Spannungen, Stromquellen, welche für die einzelnen Paare von Wortleitungen vorgesehen und jeweils mit der unteren Wortleitung in den betreffenden Paaren von Wortleitungen verbunden sind, Verzögerungsschaltungen, welche mit den Spannungsanlegeeinrichtungen verbunden sind und die Ausgangsgrößen der Spannungsanlegeeinrichtungen verzögern, und Schalteinrichtungen zur Steuerung der Größen von von den Stromquellen auf die betreffenden un-

   13QQ37/Q76?

   teren Wortleitungen zu gebenden Ströme, abhängig von den Werten der Ausgangssignale der Verzögerungsschaltungen, dadurch gekennzeichnet, daß jede Verzögerungsschaltung (21a, 21b) eine Einrichtung zur Lieferung eines ersten Signals eines bestimmten Werts, während die Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung auf der Auswahlsspannungsseite über einer bestimmten zwischen der Auswahlspannung und der Nicht-Auswahlspannung liegenden ersten Spannung liegt, und zur Lieferung eines durch Verzögerung der Ausgangssgröße der entsprechenden Spannungsanlegeeinrichtung gewonnenen zweiten Signals nach.Änderung der Ausgangssgröße der Spannungsanlegeeinrichtung in einer Richtung von der ersten Spannung zur Nicht-Auswahlspannung ist.
2. 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß jede Verzögerungsschaltung (21a, 21b) eine Einrichtung zur Verzögerung der Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung und eine Klemmeinrichtung zur Einstellung der Ausgangsgröße der Verzögerungseinrichtung auf den bestimmten Wert* wenn die Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung zwischen der ersten Spannung und der Auswahlspannüng liegt, umfaßt.
3. 3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die Verzögerungsschaltungen eine Anzahl von Verzögerungsschaltungen (21a, 21b) sind, die jeweils mit der entsprechenden oberen Wortleitung (L_XQ; L„-) verbunden sind.

   130037/0767

   30481Q8
4. 4. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß die Verzögerungsschaltungen und die Schalteinrichtungen jeweils in Entsprechung zu den Paaren von Wortleitungen (Ι*_χη, Lg₁Ji₀; Ι·_χ1, L_gTl) vorgesehen sind.
5. 5. Speicher nach Anspruch 1 oder 2, dadurch g e k e η η zeichnet, daß jede Verzögerungsschaltung (21a,* 21b) eine Einrichtung umfaßt, die ein Signal erzeugt, das mit größerer Abfallzeit als die Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung abfällt, wenn die Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung von der ersten Spannung zur Nicht-Auswahlspannung abfällt.
6. 6. Speicher nach Anspruch 5, dadurch gekennzeichnet, daß jede Verzögerungsschaltung (21a, 21b) ein Signal liefert, das mit einer Anstiegszeit ansteigt, die im wesentlichen gleich derjenigen der Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung ist, wenn die Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung von der Nicht-Auswahlspannung zur ersten Spannung hin ansteigt.
7. 7. Speicher nach Anspruch 6, dadurch gekennzeichnet, daß jede Verzögerungsschaltung (21a, 21b) einen ersten Emitterfolgertransistor, an dessen Basis die Ausgangsgröße der entsprechenden Spannungsanlegeeinrichtung liegt, einen zweiten Emitterfolgertransistor (Qo_n-O ι dessen Basis mit dem Emitter des ersten Emitterfolgertransistors

   130037/0767

   "⁴" 3046108

   verbunden ist, und eine Klemmdiode (D_Q),welche ebenfalls mit der Basis des zweiten Emitterfolgertransistors verbunden ist, umfaßt.

   130037/0767