DE1499604C - Signalgesteuerte Schalter-Schaltung für einen Koinzidenzkernspeicher - Google Patents

Signalgesteuerte Schalter-Schaltung für einen Koinzidenzkernspeicher

Info

Publication number
DE1499604C
DE1499604C DE1499604C DE 1499604 C DE1499604 C DE 1499604C DE 1499604 C DE1499604 C DE 1499604C
Authority
DE
Germany
Prior art keywords
potential
resistor
switching
transistor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
Other languages
English (en)
Inventor
Joseph Reese Pasadena Calif. Brown jun. (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Publication date

Links

Description

element eingeschaltet und an dessen Basis ein Schalt- Bei Betrieb werden Lese- und Schreibimpulse nach-
signalgeber anschließbar ist. Ferner kann das Schalt- einander an die Primärwicklung, beispielsweise des element mindestens eine in Stromflußrichtung geschah Übertragers 36, durch selektives Ansteuern des Gattete Diode aufweisen. ,. v ters 40 und der Gatter 46 und 48 gelegt. Durch selek-
Zum besseren Verständnis der Erfindung soll diese 5 tives Ansteuern des Gatters 38 und der Gatter 50 im folgenden an Hand von Zeichnungen erläutert und 52 können in ähnlicher Weise Impulse an die werden. In der Zeichnung zeigt ../·.,_. Primärwicklung des Überträgers 30 angelegt werden.
Fig. 1 ein schematisches Blockdiagramm einer be- Dieser Adressenauswahl- und Erregerkreis ist in der kannter. Speicherwählschaltung und Technik der Koinzidenzkernspeicher bekannt.
Fig. 2 eine schematische Schaltung, die die bevor- io Bei dieser Schaltung müssen die Widerstände" 42 zugte Ausführungsform des erfindungsgemäßen Schalt- und 44 ziemlich hochohmig sein, um den Strom bekreises zeigt. : .. _ grenzen zu können und arm eine geeignete Spannungs-
In Fig. I ist eine Kernspeicherebene, in der Ma- änderung auf den Leitungen zu den Übertragern zu gnetkerne in Zeilen und Spalten ,angeordnet sind, mit schaffen. Die Widerstände geben eine positive Vor-10 bezeichnet. Die Kernspeicherebene ist in. der üb- 15 spannung auf alle Steuerleitungen zu den Übertragern liehen Weise ausgeführt und besitzt horizontale Er- mit Ausnahme der Leitung, die über den niederohmiregerleitungen, die jeweils jeden der in der zugehörigen gen Pfad des angewählten Gatters an Erde liegt. Die Zeile befindlichen Kerne verbindet, sowie eine ent- Schwierigkeit bei einer derartigen Schaltanordnung sprechende Anzahl von vertikalen Erregerleitungen, liegt darin, daß nach Fortfall des Gatterimpulses, die jeden der in den entsprechenden Spalten angeord- 20 sobald also das Gatter gesperrt ist, die von dem neten Kerne miteinander verbindet. Eine der hori- Gatter zu jedem Übertrager führende Leitung nur zontalen Erregerleitungen ist mit 12 bezeichnet. durch Wiederaufladen einer Streukapazität über den Andere horizontale Erregerleitungen sind mit 14,16 relativ hochohmigen Widerstand auf das Ausgangsund 18 bezeichnet, während die vertikalen Erreger- potential zurückgebracht werden kann. Die Streuleitungen mit 20, 22, 24 und 26 bezeichnet sind. 25 kapazität liegt gegen Erde, und zwar über alle Über-Üblicherweise ist die Zahl der Erregerleitungen viel trager, und üblicherweise liegen in einer Erregerreihe größer; die hier gewählte Anzahl von jeweils vier mehr als hundert derartiger Impulsübertrager. Es tritt Leitungen wurde der Übersicht halber nur beispiels- also eine ÄC-Zeitkonstante auf, die zu einer beweise gewählt. trächtlichen Zeitverzögerung bei der Wiederherstel-
Jede Erregerleitung der Speicherebene 10 liegt an 30 lung des Ausgangspotentials an allen Primärwickder Sekundärwicklung eines Übertragers. So liegt die Iungen der Übertrager führt. Diese Verzögerungszeit Eingangsleitung 12 an der Sekundärwicklung eines verlängert also die Speicherzugriffszeit. Wenn Speicher-Übertragers 30, die Erregerleitung 14 an der Sekun- zugriffszeiten von weniger als einer Mikrosekunde därwicklung eines Übertragers 32 und die Leitungen erforderlich sind, wird die Verzögerungszeit bei der 16 und 18 an den Sekundärwicklungen der Über- 35 Wiederherstellung des Ausgangspotentials an den antrager 34 und 36. gewählten Übertragern während eines Speicheraus-
Jeder Speicherzyklus erfordert einen Lese- und wahlvorganges unzulässig groß.
einen Schreibimpuls, die jeweils gleichzeitig an eine Die vorliegende Erfindung ist auf eine Schaltkreis-
Zeile und eine Spalte angelegt, werden, wobei die anordnung gerichtet, die im einzelnen in F i g. 2 geKoinzidenz der Impulse an einer Spalte und an einer 40 zeigt ist, und die an Stelle der konventionellen Tor-Zeile einen Kern ummagnetisiert. schaltungen 38 und 40 gemäß F i g. 1 verwendet
Zunächst werden nur die Zeilen-Erregungsleitungen werden kann. Die erfindungsgemäße Torschaltung 12 bis 18 betrachtet, da die Erregerschaltung der erlaubt ein Wiederaufrichten des Ausgangspotentials Spalten identisch aufgebaut ist. Die Mittelanzapfun- in einer viel kürzeren Zeit, als es bisher dort, wo gen der Primärwicklungen der Übertrager 30 und 34 45 Streukapazitäten über einen Vorwiderstand wieder sind über eine gemeinsame Leitung mit einem Gatter aufgeladen werden mußten, möglich war. Wie im 38 verbunden. Ein an das Gatter 38 angelegtes Signal einzelnen in Fig. 2 gezeigt ist, umfaßt die erfindungsschließt diese Leitung niederohmig an Erde. In ahn- gemäße Torschaltung ein Paar von NPN-Transistoren licher Weise sind die Mittelanzapfungen der Primär- 80 und 82, deren Kollektor-Emitter-Strecken zwischen wicklungen der Übertrager 32 und 36 mit einem 5° einem positiven Potential und Erde über einen Strom-Gatter 40 verbunden, das einen niederohrhigen Strom- begrenzungswiderstand 84 in Serie geschaltet sind, pfad gegen Erde bildet. Wenn die Gatter 38 bzw. 40 Der Kollektor des Transistors 82 stellt den zum auf Durchlaß geschaltet sind, werden die Primärwick- Transformator führenden Ausgang der Schaltung dar. Iungen der Übertrager über den Widerstand 42 bzw. Der Eingangssteuerimpuls wird an die Basis eines den Widerstand 44 auf dem Erdpotential gehalten. 55 Transistors 86 angelegt. In Normalstellung liegt dieser Ein Strompfad über jeweils einen der Übertrager Eingang im wesentlichen auf Erdpotential, und der wird durch Anwählen eines ersten Gatterpaares 46 Transistor 86 ist gesperrt. Ist der Transistor 86 ge- und 48 oder eines zweiten Gatterpaares 50 und 52 sperrt, so ist auch der Transistor 82 durch den die geschaffen. Die Gatter 46 und 48 bilden niederohmige Basis des Transistors 82 mit einem negativen Poten-Strompfade zwischen dem Schreibimpulsgeber 54 und 60 tial verbindenden Widerstand 88 gesperrt. Wenn der dem Leseimpulsgeber 56 über Dioden 58 und 60 bzw. Transistor 86 gesperrt ist, wird sein Kollektor auf Dioden 62 und 64 zu entsprechenden Enden der Pri- das positive Potential angehoben, an dem der Kollekmärwicklungen der Übertrager 34 und 36. In ahn- tor des Transistors 86 über einen Lastwiderstand 90 licher Weise bilden die Gatter 50- und 52 nieder- gelegt ist. Der Kollektor des Transistors 86 ist über ohmige Strompfade von dem Schreibimpulsgeber 54 65 ein Schaltelement 92 mit der Basis des Transistors 80 und dem Leseimpulsgeber 56 über Dioden 66 und 68 verbunden, wodurch der Transistor 80 durchgeschal- bzw. Dioden 70 und 72 an die Primärwicklungen der - tet wird, wenn der Transistor 86 gesperrt ist. Ist der Übertrager 30 und 32. Transistor 80 durchgeschaltet, so liegt der zum Über-
trager führende Ausgang auf dem am Kollektor des Transistors 80 anliegenden positiven Potential.
Wenn ein Eingangsimpuls an das Gatter angelegt ist, wird die Basis des Transistors 86 positiv, wodurch der Transistor 86 durchgeschaltet wird. Daraufhin sinkt das Kollektorpotential, und der Transistor 80 wird gesperrt. Gleichzeitig wird der Transistor 82 durchgeschaltet und der Gatterausgang zum Übertrager im wesentlichen auf Erdpotential gebracht.
Aus der Beschreibung der Schaltung gemäß Fig. 2 geht hervor, daß der Ausgang dieser Gatterschaltung entweder etwa auf Erde oder auf irgendeinem positiven Potential liegt. Das Auf- und Entladen der Streukapazität, wie sie durch die gestrichelte Linie bei 94 angedeutet ist, erfolgt über einen relativ niederohmigen Widerstand 84, der entweder sehr klein gewählt ist oder überhaupt fortgelassen werden kann. Der einzige Zweck dieses Widerstands 84 liegt darin, sicherzustellen, daß die Transistoren dann nicht überlastet werden, wenn ein leichtes Überlappen beim Sperren des einen Transistors und Durchschalten des anderen Transistors auftritt.
Aus der obigen Beschreibung ergibt sich, daß die Erfindung eine verbesserte Erregerschaltung für einen Koinzidenzspeicher schafft, welche einen Adressen-Auswahlschalter umfaßt, der die Auswahlleitung für eine bestimmte Gruppe von Übertragern über1 einen relativ niederohmigen Widerstandspfad auf eine positive Vorspannung zurücksetzt. Dies erlaubt eine viel schnellere Wiederherstellung des Ausgangspotentials trotz der erheblichen Größe der durch die Verwendung einer großen Anzahl von Übertragern vorhandenen Streukapazität.
Hierzu 1 Blatt Zeichnungen

Claims (3)

1 2 Matrix mit einem Strömimpulsgeber und der andere Patentansprüche: eine Spalte der Matrix mit einem Bezugspotential, z. B. Erde, verbindet. Der Stromimpuls durchläuft
1. Schaltung zum schnellen, signalgesteuerten den ausgewählten Übertrager, dessen Schalter zum Schalten einer am festen Ende auf Bezugspoten- 5 Erd-Bezugspotential geschlossen ist.
tial liegenden Ohmschen Last mit Blindanteil Wenn bei bekannten Anordnungen der Speicherzwischen einem ersten Potential und dem Bezugs- erregungsvorgang abgeschlossen ist, wird der das potential, vorzugsweise zum impulsabhängigen Bezugspotential anlegende Schalter geöffnet, und die Schalten von Erregerstromkreisen eines Koinzi- gemeinsame, zu den Übertragern führende Leitung, denzspeichers, d a d u r c h gekennzeichnet, 10 deren Potential von dem Schalter gesteuert wird, daß das zu schaltende Ende der Last (30.:.36) kann wieder auf eine Ersatzvorspannung gebracht über die Emitter-Kollektor-Strecke eines ersten werden. Dies geschieht üblicherweise dadurch, daß Transistors (80) an das erste Potential sowie über die Leitung über einen hochohmigen Widerstand an die Emitter-Kollektor-Strecke eines zweiten Tran- die Ersatzvorspannungsquelle gelegt wird. Wenn sistors (82) an das Bezugspotential angeschlossen 15 jedoch die Leitung wieder auf ihr anfängliches ist; daß ein erster Widerstand (83), ein Schalt- Potential gebracht wird, muß die Streukapazität, element (92) mit im wesentlichen konstantem insbesondere des Übertragers, über diesen hoch-Spannungsabfall sowie ein zweiter Widerstand ohmigen Widerstand aufgeladen werden. Dadurch (90) in Reihe an eine Spannungsquelle ange- tritt eine Zeitverzögerung auf, die zu einer Begrenschlossen sind; daß die Basis des ersten Tran^ ao zung der Zahl der Speicheradressen-Anwählvorgänge sistors (80) mit dem Verknüpfungspunkt zwi- führt, die während einer vorgegebenen Zeitspanne sehen dem ersten Widerstand (83) und dem ablaufen können.
Schaltelement (92) verbunden ist; daß die Basis Der Erfindung liegt damit die Aufgabe zugrunde,
des zweiten Transistors (82) sowohl über einen eine schnelle, signalgesteuerte Schalter-Schaltung zu dritten Widerstand (88) an einem zweiten Poten- 25 schaffen, der die beim Schalten von Erregerstromtial liegt wie auch über einem vom Schaltsignal kreisen eines Koinzidenzspeichers auftretende Zeitbetätigbaren Schalter (86) an dem Verknüpfungs- verzögerung reduziert. ■■■■'■ ;
punkt zwischen zweitem Widerstand (90) und . Die Lösung dieser Aufgabe gelingt bei einer Schal-Schaltelement (92) angeschlossen ist. tung zum schnellen, signalgesteuerten Schalten einer
2. Schaltung nach Anspruch Ϊ, dadurch ge- 30 am festen Ende auf Bezugspotential liegenden Ohmkennzeichnet, daß der Schalter einen dritten sehen Last mit Blindanteil zwischen einem ersten Transistor (86) aufweist, dessen prnitter-Kollek- Potential und dem Bezugspotential, vorzugsweise tor-Strecke zwischen die Basis des zweiten Tran- zum impulsabhängigen Schalten von Erregerstromsistors (82) und den Verknüpfungspunkt von kreisen eines Koinzidenzspeichers, in der erfindungszweitem Widerstand (90) und Schaltelement (92) 35 gemäßen Weise dadurch, daß das zu schaltende Ende eingeschaltet und an dessen Basis ein Schalt- der Last über die Emitter-Kollektor-Strecke eines Signalgeber anschließbar ist. ersten Transistors an das erste Potential sowie über
3. Schaltung nach Anspruch 1 oder 2, dadurch die Emitter-Kollektor-Strecke eines zweiten Trangekennzeichnet, daß das Schaltelement mindestens sistors an das Bezugspotential angeschlossen ist; daß eine in Stromflußrichtung geschaltete Diode (92) 40 ein erster Widerstand, ein Schaltelement mit im aufweist. · wesentlichen konstantem Spannungsabfall sowie ein
zweiter Widerstand in Reihe an eine Spannungs-
■ quelle angeschlossen sind; daß die Basis des ersten
' ■-·■'■ Transistors mit dem Verknüpfungspunkt zwischen
45 dem ersten Widerstand und dem Schaltelement verbunden ist; daß die Basis des zweiten Transistors
Die Erfindung betrifft eine Schaltung zum schnei- sowohl über einen dritten Widerstand an einem len, signalgesteuerten Schalten einer .am festen Ende zweiten Potential liegt, wie auch über einem vom auf Bezugspotential liegenden Ohmschen Last mit Schaltsignal betätigbaren Schalter an dem Ver-Blindanteil zwischen einem ersten Potential und dem 5° knüpfungspunkt zwischen zweitem Widerstand und Bezugspolential, vorzugsweise zum impulsabhängigen Schaltelement angeschlossen ist.
Schalten von Erregerstromkreisen eines Koinzidenz- Der bei Betrieb ablaufende Schaltvorgang ist also
Speichers. , , . wie folgt: Von den beiden Transistoren verbindet der
Bei adressierbaren Koinzidenzspeichern, z. B. Ma- eine in Durchlaßsteilung eine Adressenauswahlleitung gnetkernspeichern oder Dünnfilmspeichern, werden 55 über einen niederohmigen Widerstand mit einem Be-Erregerströme zur Auswahl eines bestimmten ge- zugspotential, und der andere Transistor verbindet in speicherten Bits oder Wortes auf Eingangsleitungen eingeschalteter Stellung dieselbe Leitung über einen des Speichers gelegt. Eine Ansteuerschaltung aktiviert niederohmigen Widerstand mit einem Ausgangsselektiv bestimmte Eingangsleitungen zur Ansteue- potential. Durch das Anlegen des Ausgangspotentials rung eines Speicherplatzes der Speichermatrix in 60 über einen niederohmigen Widerstand wird die Lade-Abhängigkeit von Adresseninformationen aus einem zeit der Streukapazität beträchtlich gesenkt, so daß Adressenregister. Gewöhnlich ist für jede Eingangs- eine höhere Adressenauswahlgeschwindigkeit des leitung zum Koinzidenzspeicher ein Übertrager vor- Speichersystems erzielt wird.
gesehen. Schaltkreise, die auf vom Adressenregister In einer zweckmäßigen weiteren Ausgestaltung des
kommende Befehle ansprechen, schließen einen aus- 65 Erfindungsgedankens weist der Schalter einen dritten gewählten Übertrager der Matrix an eine Strom- Transistor auf, dessen Emitter-Kollektor-Strecke zwiquelle. Zum Anwählen eines Übertragers werden sehen die Basis des zweiten Transistors und den.Ver-Schalter verwendet, von denen einer eine Reihe der knüpfungspunkt von zweitem Widerstand und Schalt-

Family

ID=

Similar Documents

Publication Publication Date Title
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE10032271C2 (de) MRAM-Anordnung
DE1058284B (de) Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix
CH621657A5 (de)
DE3048108A1 (de) Speichervorrichtung mit schnellen wortleitungsladeschaltungen
DE1449806C3 (de) Matrixspeicher
DE2136515A1 (de) Bipolare Halbleiter Speicherzelle
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE1039567B (de) Aus bistabilen Magnetkernen bestehende Schaltmatrix
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE2505245C3 (de)
DE1499604C (de) Signalgesteuerte Schalter-Schaltung für einen Koinzidenzkernspeicher
DE1499604B2 (de) Signalgesteuerte schalter-schaltung
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE1224782B (de) Wortorganisierte Speichervorrichtung
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE1474443B2 (de) Wortorganisierter speicher
DE1474443C (de) Wortorganisierter Speicher
DE1499816C3 (de) Impuls Versorgungsvorrichtung
DE2406352C3 (de) Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb
DE2654460A1 (de) Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen
DE1499680C3 (de) Treib- und Leseverstärkeranordnung für magnetische Matrixspeicher
DE1449705C (de) Nach dem Koinzidenzstrom Prinzip arbeitende Magnetkern Speichermatrix
DE1574759B2 (de) Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung
DE1499857C (de) Lese Treiber Schaltung für einen Datenspeicher