DE1499857C - Lese Treiber Schaltung für einen Datenspeicher - Google Patents
Lese Treiber Schaltung für einen DatenspeicherInfo
- Publication number
- DE1499857C DE1499857C DE19661499857 DE1499857A DE1499857C DE 1499857 C DE1499857 C DE 1499857C DE 19661499857 DE19661499857 DE 19661499857 DE 1499857 A DE1499857 A DE 1499857A DE 1499857 C DE1499857 C DE 1499857C
- Authority
- DE
- Germany
- Prior art keywords
- read
- signal
- memory
- transistor
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 37
- 238000000034 method Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 5
- 230000000875 corresponding Effects 0.000 claims description 4
- 230000003247 decreasing Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- 230000001010 compromised Effects 0.000 description 1
- 230000001066 destructive Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000051 modifying Effects 0.000 description 1
Description
schlossen ist, deren Emitter-Elektroden an die Bitleitung
angeschlossen sind, daß die Kollektor-Elektrode des einen Transistors unter Bildung einer Ausgangsklemme
mit der einen Klemme eines Impedanz-.elementes verbunden ist und daß die Kollektorelektrode
des anderen Transistors sowie die andere Klemme des Impedanzelementes jeweils an eine
Klemme einer Betriebsspannungsquelle angeschlossen sind.
Bei der Lese-Treiber-Schaltung gemäß der Erfindung bilden der Stromweg des einen der beiden Transistoren
bei Anwesenheit von' Steuersignalen des ersten bzw. zweiten Wertes einen niederohmigen
Stromweg für die rasche Aufladung bzw. rasche Entladung der Eingangs-Lese-Leitung. Während des
Lesevorganges bildet der eine Transistor bei Anwesenheit eines Steuersignals der einen Polarität
ebenfalls einen niederohmigen Weg für den vom Ausgangstor des Speicherelementes über die Bit-Leitung
empfangenen Strom, außerdem arbeitet er als Verstärkerelement.
Die Erfindung wird im folgenden an Hand der Zeichnung näher erläutert, es zeigt
F i g. 1 ein Blockschaltbild eines bekannten Datenspeichers und
F i g. 2 ein Schaltbild einer bekannten Speicherzelle des Speichers gemäß F i g. 1 und einer an diese
Speicherzelle angeschlossenen Lese-Treiber-Schaltung gemäß einem Ausführungsbeispiel der Erfindung.
In der Anordnung nach Fig. 1 sind die Speicherelemente
12 des Speichers 10, von denen nur einige wenige gezeigt sind, matrizenförmig in Zeilen und
hierzu rechtwinkligen Spalten angeordnet. Der Speicher ist wortorganisiert, indem jede Speicherelementzeile
ein anderes Informationswort speichert und die zu einer Spalte gehörigen Speicherelemente jeweils
die Ziffern oder Bits gleichen Stellenwertes in dem betreffenden Wort speichern/Jede Zeile hat zwei Zeilenleitungen,
und zwar eine für die Eingabe von Schreibsignalen und die andere für die Eingabe von
Abfragesignalen. Sämtliche Schreibleitungen W1,
W.2 ... Wx sind mit ihren Eingangsenden an einen
Entschlüsseier 16 angeschlossen, der Eingangssignale von einer geeigneten Signalquelle (nicht gezeigt) empfängt
und während eines Schreibvorganges lediglich die gewählte Schreibleitung ansteuert. Die Abfrageleitungen
R1, R2 ... Rx sind an einen Entschlüsseier
18 angeschlossen, der bei Empfang von entsprechenden Eingangssignalen während eines Lesevorganges
lediglich die gewählte Abfrageleitung ansteuert. Obwohl zwei getrennte Entschlüsseier 16 und 18 gezeigt
sind, kann man für die Ansteuerung der Schreib- und Abfrageleitungen des Speichers auch einen einzigen
Entschlüsseier mit entsprechender Ausgangslogik verwenden.
Die in eine Zeile des Speichers einzuschreibende Information wird von einer Däteneingabequelle 20
über Bitleitungen D1... Dn, von denen jeweils eine
für jede Spalte von Speicherelementen vorgesehen ist, geliefert. Die in der Dateneingabequelle 20 gespeicherten
Daten werden in eine gegebene Zeile von Speicherelementen 12 eingeschrieben, wenn die
Schreibleitung für die betreffende Zeile erregt wird.
Um die Anzahl von Zeilen- und Spaltenleitungen im Speicher möglichst gering zu halten, ist es wünschenswert,
die Bitleitungen D1 ... Dn sowohl zum
Einschreiben als auch zum Auslesen zu verwenden.
Wie noch beschrieben werden wird, kann die in einer Zeile des Speichers gespeicherte Information selektiv
und zerstörungsfrei an den Bitleitungen herausgelesen werden, wenn die Abfrageleitung für die betreffende
Zeile erregt ist. Die Schaltungen, welche die Verwendung der Bitleitungen für sowohl das Einschreiben
als auch das Herauslesen möglich machen, sind in den Blöcken 2Z1.. . 22„ enthalten.
Sämtliche Speicherelemente des Speichers 10 sind
ίο gleichartig in Form von Flipflops mit isolierten Feldeffekttransistoren
ausgebildet. Das Flipflop für die Speicherzelle am Schnittpunkt der Zeile X und der
Spalte 1 ist im gestrichelten Block 30 in F i g. 2 gezeigt, und die Treiber-Lese-Schaltung 22t für die dazugehörige
Spalte von Flipflops ist im unteren Teil von F i g. 2 gezeigt. -
Das gezeigte Flipflop ist bekannt und wird daher nur kurz beschrieben. Es enthält einen ersten Zweig
mit einem isolierten Feldeffekttransistor 32 vom η-Typ und einem isolierten Feldeffekttransistor 34
vom p-Typ, deren stromführende Kanäle, d. h. Quellen-Abflußstrecken, in Reihe zwischen den Schaltungsnullpunkt
und den positiven Pol einer Spanhungsquelle 36 von V1 Volt, deren negativer Pol ge-
erdet ist, geschaltet sind. Ein zweiter Zweig mit einem Transistor 40 vom η-Typ und einem Transistor 42
vom p-Typ ist mit den Kanälen dieser beiden Tran-
. sistoren in Reihe zwischen den Schaltungsnullpunkt
und die Spannungsquelle 36 geschaltet.
Die Rückkopplung vom Ausgang des ersten zum Eingang des zweiten Zweiges erfolgt über eine Direktverbindung
vom Ausgangspunkt 44 zu den Steuerelektroden der Transistoren 40 und 42. Die Rückkopplung
vom Ausgang des zweiten zum Eingang des ersten Zweiges erfolgt über den Kanal eines normalerweise
geöffneten Transistors 50 vom η-Typ, der zwischen den Ausgangspunkt 46 und die miteinander
verbundenen Steuerelektroden der Transistoren 32 und 34 geschaltet ist. Das Einschreiben von Information
in das Flipflop erfolgt über die Bitleitung D1 und die Quellen-Abflußstrecke eines Transistors 56
vom η-Typ, dessen eine Elektrode direkt an die Bit-Leitung D1 angeschlossen ist. Die Steuerelektroden
der Transistoren 50 und 56 sind an die Schreibleitung X angeschlossen. Im normalen Betrieb wird die
Spannung der Schreibleitung X durch den Ausgang einer Signalquelle 54, die durch einen Abschnitt des
Entschlüsselet 16 nach F i g. 1 gebildet werden kann, auf Null gehalten. Es ist also im stationären Zustand
der Transistor 50 unter Vervollständigung des Rückkopplungsnetzwerkes des Flipflops in den leitenden
Zustand vorgespannt, während der Transistor 56 in den nichtleitenden Zustand vorgespannt ist, so· daß
der Eingang des Flipflops effektiv von der Bitleitung D1 entkoppelt ist.
Im einen stabilen Zustand des Flipflops sind die Transistoren 32 und 42 geöffnet und die Transistoren
40 und 34 gesperrt. Dies kann als der »gesetzte« Zustand, in dem das Flipflop eine binäre »L« speichert,
aufgefaßt werden. Wenn das Flipflop zurückgesetzt ist, sind die Leitungszustände umgekehrt, so daß also
eine binäre »0« gespeichert wird.
Um bei gemeinsamer Bitleitung den Dateneingang vom Leseausgang zu isolieren, ist am einen Ausgang
des Flipflops eine Koinzidenzschaltung 66 vorgesehen. Allgemein ist diese Koinzidenzschaltung als
Torschaltung so ausgelegt, daß sie einen Leitungsweg zwischen dem positiven Pol der Spannungsquelle
5 6
und der gemeinsamen Bitleitung D1 bildet. Die Ko- Es soll jetzt die Arbeitsweise der Schaltung nach
inzidenzleitung 66 besteht aus zwei isolierten Feld- F i g. 2 betrachtet werden. Die Schreibleitung X und
effekttransistoren 68, 70 vom η-Typ, die mit ihren die Abfrageleitung X werden durch die Signalquellen
Kanälen in Reihe geschaltet sind. Die Steuerelektrode 54 bzw. 76 normalerweise beide auf Nullpotential ge-
72 des Transistors 68 ist direkt an die Ausgangs- 5 halten. Die Transistoren 56 und 70 sind in diesem
klemme 46 des Flipflops angeschaltet, während die Fall gesperrt, so daß der Eingang und der Ausgang
Steuerelektrode 74 des Transistors 70 an die Abfrage- des Flipflops effektiv von der Bitleitung D1 entkop-
leitung X, die außer während des Herauslesens des pelt sind. Wenn in das Flipflop 30 eine binäre »0«
Wortes X auf Nullpotential gehalten wird, ange- eingeschrieben werden soll, beschickt die Signalquelle
schlossen ist. Die Schreibleitung X und die Abfrage- io 54 die Schreibleitung X mit einer Spannung von
leitung X sind sämtlichen Speicherelementen der be- + F1 Volt, während die Eingangsquelle 106 die
treffenden Zeile gemeinsam, während die gemeinsame Basen der Transistoren 80 und 82 mit Nullpotential
Bit-Leseleitung Dx sämtlichen Speicherelementen der beschickt. Die Transistoren 50 und 82 werden dann
betreffenden Spalte gemeinsam ist. gesperrt, während die Transistoren 56 und 80 geöff-
Im unteren Teil von Fig. 2 ist eine Lese-Treiber- 15 net werden.
Schaltung für eine Spalte von Speicherelementen ge- Der Transistor 80 arbeitet als Emitterfolger und
zeigt. Diese Schaltung enthält einen pnp-Transistor bewirkt eine Spannungsaussteuerung der Bitleitung
80 und einen npn-Transistor 82, die mit ihren Emit- D1 mit niedrigem Ausgangswiderstand, so daß sich
tern 84 und 86 gemeinsam an die Bitleitung D1 ange- eine etwaige Ladung der Kapazität 120 sehr rasch
schlossen sind. Der Kollektor. 88 des Transistors 82 20 entladen kann. Wenn man den geringen Emitterist
an den positiven Pol einer Spannungsquelle 90 Basis-Spannungsabfall im Transistor 80 vernachläsvon
F2VoIt, deren'negativer Pol geerdet ist, ange- sigt, wird eine Spannung von ungefähr Nullpotential
schlossen. Der Transistor 80 ist mit seinem Kollektor über den Transistor 56 in das Flipflop eingekoppelt,
94 über ein Impedanzelement 96, dargestellt als ein wodurch der Transistor 34 geöffnet und der Transi-Widerstand,
an den negativen Pol einer Spannungs- as stör 32 gesperrt wird. Die Spannung am Ausgangsquelle
98 von F3 Volt, deren positiver Pol geerdet ist, punkt 44 steigt dann auf + F1 Volt an, wodurch der
angeschlossen. Die Basen lOO und 102 der beiden Transistor 40 geöffnet und der Transistor 42 gesperrt
Transistoren sind gemeinsam an die ungeerdete wird. Dies entspricht dem zurückgesetzten Zustand
Klemme einer Eingangssignalquelle 106 angeschlos- des Flipflops. Bei Beendigung des positiven Pegels in
sen, die durch einen der Abschnitte der Datenein- 30 der Schreibleitung X wird der Transistor 50 unter
gangsquelle 20 nach F i g. 1 gebildet werden kann. Vervollständigung des Rückkopplungsnetzwerkes ge-Am
Kollektor 94 des Transistors 80 ist eine Aus- öffnet und der Transistor 56 gesperrt, so daß das
gangsklemme 110 vorgesehen. Flipflop hernach nicht mehr auf die Spannung in der
Die Eingangssignalquelle 106 liefert digitale Si- Bitleitung D1 anspricht.
gnale oder Pegel, die entweder einen ersten Span- 35 Wenn in das Flipflop 30 eine binäre »L« einge-
nungswert von ungefähr Nullpotential oder einen schrieben werden soll, beschickt die Signalquelle 54
zweiten Spannungswert von + F1 Volt annehmen die Schreibleitung X mit einer Spannung von
können. Hat die Eingangsspannung den Wert Null, + F1 Volt, während die Eingangsquelle 106 die
so ist der Transistor 80 geöffnet und der Transistor Basen der Transistoren 80 und 82 mit einer Ein-
82 gesperrt. Wenn die Eingangsspannung ungefähr 40 gangsspannung von ungefähr -f F1 Volt beliefert, wo-
-1-F1 Volt beträgt, ist der Transistor 82 geöffnet und durch der Transistor 80 gesperrt und der Transistor
der Transistor 80 gesperrt. 82 geöffnet wird. Der Transistor 82 arbeitet jetzt als
Bekanntlich weist die Eingangs- oder Ausgangslei- Emitterfolger mit niedrigem Ausgangswiderstand für
tung eines Speichers eine Kapazität auf, deren Wert die sehr rasche Aufladung der Kapazität 120. Eine
von der Anzahl der an die betreffende Leitung ange- 45 über den Transistor 56 eingekoppelte Spannung von
koppelten Speicherelemente sowie von anderen Fak- ungefähr + F1 Volt öffnet den Transistor 32 und
toren abhängt. Der gestrichelt gezeichnete Konden- sperrt den Transistor 34 im Flipflop. Die Ausgangs-
sator 120 repräsentiert die gesamte kapazitive BeIa- spannung am Ausgangspunkt 44 beträgt jetzt an-
srung der Bitleitung D1. Um eine hohe Arbeitsge- nähernd Null, so daß der Transistor 42 geöffnet und
schwindigkeit zu erzielen, muß dafür gesorgt werden, 50 der Transistor 40 gesperrt wird. Das Flipflop befindet
daß diese Kapazität 120 sehr schnell aufgeladen bzw. sich jetzt im gesetzten Zustand. Am Ende des
entladen wird. Es ist daher wünschenswert, die Trei- Schreibintervalls fällt die Spannung in der Schreib-
berschaltung so auszubilden, daß sie der Kapazität leitung X auf Null ab, wodurch der Transistor 50 ge-
120 einen niedrigen Widerstand bietet. Ferner ist es öffnet und der Transistor 56 gesperrt wird,
im Interesse einer hohen Arbeitsgeschwindigkeit 55 Wenn der Ausgang des Flipflops abgelesen werden
wünschenswert, als Lesesignal statt einer Spannung soll, liefert die Signalquelle 76 an die Abfragelei-
einen Strom zu verwenden, d. h., mit Stromlesung statt tung X eine Spannung von +F1VoIt, während die
mit Spannungslesung zu arbeiten. Verwendete man Eingangssignalquelle 106 die Basen der Transistoren
nämlich als Lesesignal eine Spannung, so müßte die 80 und 82 mit Nullpotential beschickt. Die Spannung
Kapazität 120 im allgemeinen über einen hochohmi- 60 der Schreibleitung X beträgt zu diesem Zeitpunkt
gen Stromkreis aufgeladen oder entladen werden. Null, so daß der Zustand des Flipflops, gleichgültig
Eine solche Anordnung würde wegen der Lade- bzw. welche Spannung die Bitleitung D1 führt, nicht ver-
Entladezeit der Kapazität eine langsame Arbeitsge- ändert werden kann.
schwindigkeit mit sich bringen. Arbeitet man dagegen Die Transistoren 70 und 80 sind zu diesem Zeitmit
Stromlesung, so läßt sich eine hohe Arbeitsge- 65 punkt geöffnet. Wenn das Flipflop eine binäre »L«
schwindigkeit erzielen, da in diesem Falle — anders speichert, beträgt die Spannung am Ausgangspunkt
als bei Spannungslesung — die Kapazität nicht aufge- 46 + F, Volt und ist der Transistor 68 ebenfalls geladen
oder entladen werden muß. ■ öffnet. Es besteht dann ein ununterbrochener Strom-
weg zwischen dem positiven Pol der Spannungsquelle 36 und dem Emitter des Transistors 80. Der Transistor
80 arbeitet während des Lesevorgangs in Basisschaltung. Ein Strom fließt aus der Spannungsquelle
36 durch die Transistoren 68 und 70 und anschließend durch den Transistor 80 und dessen Kollektorwiderstand
96 zur Spannungsquelle 98. Da die Spannung am Emitter 84 hauptsächlich durch die Spannung
an der Basis 102 dieses Transistors bestimmt wird, hängt die Spannung an der Leitungskapazität
120 von der Spannung an der Basis 102 statt von der Ausgangsspannung des Flipflops ab, so daß also keine
Aufladung oder Entladung der Kapazität entsprechend dem Ausgangszustand des Flipflops erforderlich
ist. Der den Kollektorwiderstand 96 durchfließende Lesestrom ruft an diesem Widerstand einen
entsprechenden Spannungsabfall hervor, der an der Ausgangsklemme 110 wahrgenommen werden kann.
Während des Lesevorgangs werden sämtliche Schreibleitungen des Speichers auf Nullpotential gehalten,
so daß keine neue Information in irgendeines der Flipflops eingeschrieben werden kann. Lediglich
eine Abfrageleitung ist erregt, so daß nur die Transistoren 70 für das gewählte Wort geöffnet sind. Es
wird daher lediglich die in den Flipflops für das gewählte Wort gespeicherte Information herausgelesen.
Diese Herauslesung erfolgt zerstörungsfrei, da während dieser Zeit die Flipflops keine Eingangssignale
erhalten.
Es wurde gefunden, daß eine Lese-Treiber-Schaltung der im unteren Teil von F i g. 2 gezeigten Art
eine kapazitive Last von 150 pF in weniger als 5 Nanosekunden aufladen oder entladen kann, was
einen sehr schnellen Lese-Schreib-Zyklus für einen aus Flipflops mit isolierten Feldeffekttransistoren aufgebauten
Speicher ergibt.
Hierzu 1 Blatt Zeichnungen
309 625/158
Claims (1)
1 2
Eingangs- und Leseleitung (Bitleitung) erfolgt, siehe
Patentanspruch: z_ B dje französische Patentschrift 1 308 943 oder
die USA.-Patentschrift2 915 740. Bei den in diesen
Lese-Treiber-Schaltung für einen Datenspeicher Patentschriften beschriebenen Speichern bestehen die
mit einem Speicherelement, das einen Eingang 5 Speicherelemente aus passiven Bauteilen, insbeson-
und ein Ausgangstor umfaßt, welches einen dere Magnetkernen, mit denen die Bitleitungen in-Stromweg,
der wahlweise in einen Zustand nied- duktiv gekoppelt sind.
riger oder hoher Impedanz schaltbar ist, enthält, Bei einem Magnetkernspeicher ist die Arbeitsge-
ferner mit einer an die Lese-Treiber-Schaltung schwindigkeit umgekehrt proportional zur Größe der
angeschlossenen Bitleitung, die zum Zuführen io Magnetkerne. Mit abnehmender Magnetkerngröße
eines Signals, das im Speicherelement zu spei- nimmt jedoch die Ausgangssignalamplitude ab,
ehern ist, mit dessen Eingang und zum Heraus- außerdem wachsen die Schwierigkeiten bei der Her-.
lesen eines Signals vom Ausgang des Speicher- stellung. Für Speicher sehr hoher Arbeitsgeschwinelements
mit dem Ausgangstor verbunden ist, digkeit werden daher meist aktive Schaltungseiner
Wähleinrichtung, die während eines Schreib- 15 elemente, z. B. transistorbestückte Flipflop-Schaltunvorgangesden
Eingang des Speicherelements gen als Speicherelemente verwendet. Ein aus der aufnahmebereit für ein Eingangssignal von der Veröffentlichung »Digest of Technical Papers Inter-Bitleitung
und während eines Lesevorganges das national Solid-State Circuits Conference 1965« S. 82
Ausgangstor durch das Speicherelement Steuer- und 83, insbesondere Fig. 5, bekannter Speicher diebar
macht, und einer an die Lese-Treiber-Schal- 20 ser Art enthält als Speicherelemente Flipflops, die mit
tung angeschlossenen Steuersignalquelle, die an MOS-Feldeffekttransistoren aufgebaut sind. Die FHpdiese
Schaltung während eines Lesevorgangs ein flops jeder Spalte sind über zugehörige Ausgangstore
Signal eines vorgegebenen ersten Wertes und mit einer gemeinsamen Eingangs- und Leseleitung
während eines Schreibvorganges wahlweise ein (Bitleitung) gekoppelt, deren Spannung beim Lesen
Signal eines ersten oder eines zweiten Wertes 25 abgefühlt wird. Der ganze Speicher ist als integrierte
liefert, dadurchgekennzeichnet, daß die Schaltung aufgebaut.
Steuersignalquelle (106) an die miteinander ver- Die Kapazität der Bitleitung eines solchen Spei-
bundenen Steuerelektroden (100, 102) zweier chers kann bekanntlich sehr groß sein, und beim
Transistoren (80, 82) entgegengesetzten Leitungs- Lesen läßt die Arbeitsgeschwindigkeit des bekannten
typs angeschlossen ist, deren Emitterelektroden 30 Speichers dementsprechend zu wünschen übrig, da
(84, 86) an die Bitleitung (D1) angeschlossen sich die Kapazität der Bitleitung jeweils auf "den dem
sind; daß die Kollektorelektrode (94) des einen Betriebszustand des abgefragten Flipflops entspre-Transistors
(80) unter Bildung einer Ausgangs- chenden Wert aufladen muß.
klemme (110) mit der einen Klemme eines Impe- Der Nachteil dieses bekannten Speichers, beim
danzelements (96) verbunden ist; und daß die 35 Lesen langsam zu arbeiten, kann dadurch vermieden
Kollektorelektrode (88) des anderen Transistors werden, daß man beim Lesen nicht die Spannung auf
(82) sowie die andere Klemme des Impedanz- der Bitleitung, sondern den in ihr fließenden Strom
elements (96) jeweils an eine Klemme einer Be- abfühlt. Bei einer gleichzeitig vorgeschlagenen, in der
triebsspannungquelle (90 bzw. 98) angeschlossen deutschen Offenlegungsschrift 1499 856 beschriebesind.
40 nen Treiber-Lese-Schaltung für ein transistorbestück
tes Speicherflipflop, mit dessen Eingang eine sowohl
zum Schreiben als auch zum Lesen von Information
dienende Bitleitung verbunden ist, die die Treiber-Lese-Schaltung mit einer Spannungsquelle über eine
Die vorliegende Erfindung betrifft eine Lese-Trei- 45 normalerweise durchgeschaltete Koinzidenzschaltung
ber-Schaltung für einen Datenspeicher mit einem (Torschaltung) koppelt, weiche beim Lesen unter ge-Speicherelement,
das einen Eingang und ein Aus- meinsamer Steuerung durch ein Wahlsignal und das
gangstor umfaßt, welches einen Stromweg, der wahl- Ausgangssignal des Flipflops in Abhängigkeit von
weise in einen Zustand niedriger oder hoher Impe- dessen Betriebszustand durchschaltet oder sperrt,
danz schaltbar ist, enthält, ferner mit einer an die 50 wird dies dadurch erreicht, daß die Bitleitung an dem
Lese-Treiber-Schaltung angeschlossenen Bitleitung, Verbindungspunkt zwischen einer Anordnung, die
die zum Zuführen eines Signals, das im Speicherele- einen im wesentlichen konstanten Strom zieht, und
ment zu speichern ist, mit dessen Eingang und zum die eine der die Emitter-Kollektor-Strecke begrenzen-Herauslesen
eines Signals vom Ausgang des Spei- den Elektroden eines Transistors angeschlossen ist,
cherelementes aufnahmebereit für ein Eingangssignal 55 dessen Basiselektrode ein im Flipflop zu speicherndes
von der Bitleitung und während eines Lesevorganges Informationssignal zuführbar ist, und daß mit dem
das Ausgangstor durch das Speicherelement Steuer- Kollektorstromkreis des Transistors eine Lesesignalbar
macht, und einer an die Lese-Treiber-Schaltung ausgangsklemme verbunden ist.
angeschlossenen Steuersignalquelle, die an diese Der vorliegenden Erfindung liegt wie diesem
angeschlossenen Steuersignalquelle, die an diese Der vorliegenden Erfindung liegt wie diesem
Schaltung während eines Lesevorganges ein Signal 60 gleichzeitigen Vorschlag die Aufgabe zugrunde, die
eines vorgegebenen ersten Wertes und während eines langsame Arbeitsgeschwindigkeit des zuletzt erwähn-Schreibvorganges
wahlweise ein Signal eines ersten ten bekannten Speichers beim Lesen zu erhöhen,
oder eines zweiten Wertes liefert. Abweichend von dem gleichzeitigen Vorschlag
oder eines zweiten Wertes liefert. Abweichend von dem gleichzeitigen Vorschlag
Es sind Datenspeicher bekannt, bei denen die wird dies gemäß der vorliegenden Erfindung bei einer
Speicherelemente in Gruppen (Ebenen, Zeilen oder 65 Lese-Treiber-Schaltung der eingangs genannten Art
Spalten) angeordnet sind, und das Speichern sowie dadurch erreicht, daß die Steuersignalquelle an die
Lesen von Information in bzw. aus den Speicherele- miteinander verbundenen Steuerelektroden zweier
menten einer Gruppe mit Hilfe einer gemeinsamen Transistoren entgegengesetzten Leitungstyps ange-
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51770165A | 1965-12-30 | 1965-12-30 | |
US51755465 | 1965-12-30 | ||
US517554A US3275996A (en) | 1965-12-30 | 1965-12-30 | Driver-sense circuit arrangement |
DER0044949 | 1966-12-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1499857A1 DE1499857A1 (de) | 1970-12-23 |
DE1499857B2 DE1499857B2 (de) | 1972-11-23 |
DE1499857C true DE1499857C (de) | 1973-06-20 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2925925C2 (de) | Informationsspeicher | |
DE1474457B2 (de) | Speicher mit mindestens einem binaerspeicherelement in form einer bistabilen schaltung | |
EP1174882A1 (de) | MRAM-Anordnung | |
DE1058284B (de) | Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix | |
CH621657A5 (de) | ||
DE2855866B2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE2926050B1 (de) | Verfahren und Schaltungsanordnung zum Lesen und/oder Schreiben eines integrierten Halbleiterspeichers mit Speicherzellen in MTL-Technik | |
DE1086463B (de) | Matrix-Speicherschaltung | |
DE2152706C3 (de) | Monolithischer integrierter Halbleiterspeicher für binäre Daten | |
DE1499857C (de) | Lese Treiber Schaltung für einen Datenspeicher | |
DE1295656B (de) | Assoziativer Speicher | |
DE1774813B1 (de) | Speicherelement mit transistoren und matrixspeicher mit diesen speicherelementen | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE1774948C3 (de) | Wortorganisierter Speicher. Ausscheidung aus: 1499843 | |
DE1918667A1 (de) | Datenspeicher mit Dioden | |
DE1499856C (de) | Treiber-Lese-Schaltung für ein transistorbestücktes Speicherflipflop | |
DE1499698B2 (de) | Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen | |
DE1499857B2 (de) | Lese-Treiber-Schaltung für einen Datenspeicher | |
DE2348065C3 (de) | Bipolarer Transistorspeicher mit kapazitiver Speicherung | |
DE2511518C3 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines Halbleiterspeichers | |
DE1499843C (de) | Anordnung mit mindestens einer Spei cherzelle mit mehreren Transistoren |