DE1474457C - Speicher mit mindestens einem Binärspeicherelement in Form einer bistabilen Schaltung - Google Patents

Description

Die Erfindung betrifft einen Speicher mit mindestens einem Binärspeicheielement in Form einer bistabilen Schaltung mit zwei parallel zwischen eine Spannungsquelle und ein Bezugspotential geschalteten Strom- zweigen aus je einem Paar in Reihe geschalteter Feldeffekttransistoren mit isolierter Steuerelektrode, bei denen die Steuerelektroden entsprechender Transistoren jedes Paares mit dem Verbindungspunkt der

3 4

Transistoren des jeweils anderen Paares über Kreuz cuits Conference«, 1963, S. 32 u. 33), Hilfstransistoren

gekoppelt sind und sich die gespeicherte Binärinforma- in bistabilen Speicherelementen mit zwei Stromkreisen,

tion in den unterschiedlichen Potentialen der Verbin- in denen jeweils zwei Feldeffekttransistoren hinter-

dungspunkte ausdrückt. einandergeschaltet sind, zu verwenden, jedoch liegen

Der Vorteil der Speicherelemente derartiger Speicher 5 diese Hilfstransistoren in Reihe bzw. parallel mit den

besteht darin, daß in jedem Stromzweig immer nur der Hauptstromstrecken der anderen Transistoren und

eine Transistor niederohmig ist, während der andere erfüllen auch andere Funktionen,

hochohmig ist. Einander entsprechende Transistoren Das allgemeine Prinzip der Erfindung, nämlich die

in den beiden Stromzweigen nehmen dabei jeweils den Aufbringung der zum Umschalten der bistabilen

entgegengesetzten Leitungszustand ein, so daß das io Speicherelemente erforderlichen Steuerströme durch

Potential an dem einen Verbindungspunkt hoch, am besondere, ihrerseits jedoch leistungslos ansteuerbare

anderen dagegen niedrig ist, während sich beim Um- Transistoren läßt sich unabhängig davon anwenden,

schalten des Speicherelementes die Verhältnisse gerade ob die Transistoren des Speicherelementes vom glei-

umkehren. Da jeweils einer der Transistoren in jedem chen oder vom entgegengesetzten Leitungstyp sind

Stromzweig hochohmig ist, fließt, im Gegensatz zu den 15 oder ob etwa die Steuerelektroden beider Transistoren

sonst üblichen bistabilen Speicherelementen, die in jedes Stromzweiges zusammengeschaltet und auf den

jedem Stromzweig nur einen Transistor haben, der Verbindungspunkt der Transistoren des anderen Strom-

entweder leitet oder nicht leitet, im Ruhezustand prak- zweiges geführt sind oder nur jeweils ein Transistor

tisch kein Strom durch das Speicherelement, so daß jedes Stromzweiges mit seiner Steuerelektrode an den

praktisch auch keine Leistung umgesetzt wird. Dies 20 Verbindungspunkt des anderen Stromzweiges geführt

ist für Speicher mit einer großen Anzahl von Speicher- ist, während die jeweils anderen Transistoren als

elementen, die auf kleinem Raum, etwa in integrierter Widerstände mit an eine der Hauptelektroden gelegte

Schaltung, untergebracht sind, von sehr wesentlicher Steuerelektrode geschaltet sind. Ferner brauchen bei

Bedeutung hinsichtlich der Wärmeentwicklung und der erfindungsgemäßen Schaltung die Steuerelektroden

des Stromverbrauchs. 25 des fünften und sechsten Transistors nur mit einer be-

Gemäß einem älteren Vorschlag (deutsche Auslege- stimmten zeitlichen Zuordnung ihrer Steuersignale schrift 1 234 856) wird ein derartiges Speicherelement angesteuert zu werden, wobei es grundsätzlich gleichan den Verbindungspunkten dei Transistoren eines gültig ist, woher diese Steuersignale abgeleitet werden. Stromzweiges mit den Steuerelektroden der Transisto- In diesem Falle ist man in der Wahl des Leitungstyps ren des anderen Stromzweiges angesteuert. Dabei wird 30 dieser Transistoren frei. Jedoch ergeben sich schaljedoch die ansteuernde Signalquelle durch die nieder- tungsmäßige Vereinfachungen, wenn man den fünften ohmige Hauptstromstrecke des gerade leitenden Tran- und den sechsten Transistor vom einander entgegensistors des Stiomzweiges und durch die Schalt- und gesetzten Leitungstyp wählt und mit ihren Steuer-Elektrodenkapazitäten belastet, so daß sie eine be- elektroden zusammenschaltet und an dieselbe Steuerstimmte Steuerleistung liefern muß, wenn das Speicher- 35 impulsquelle anschließt.

element umgeschaltet werden soll. Dies gilt insbeson- Vorzugsweise wählt man auch die beiden in Reihe

dere, wenn eine kurze Umschaltzeit erwünscht wird, geschalteten Transistoren jedes Paares vom einander

da dann von der Signalquelle relativ hohe Umlade- entgegengesetzten Leitungstyp und schaltet sie mit

ströme geliefert werden müssen. ihren Steuerelektroden zusammen, wobei der fünfte

Die Aufgabe der Erfindung besteht in der Ver- 40 Transistor mit seinem Emitter an den Verbindungsbesserung eines solchen Speicherelementes derart, daß punkt der beiden Transistoren des zweiten Paares die ansteuernde Signalquelle durch das Speicher- angeschlossen ist und der sechste Transistor mit element praktisch nicht mehr belastet wird, sondern seinem Kollektor an die Steuerelektroden der Transies mit einer leistungslosen Spannungssteuerung um- stören des ersten Paares angeschlossen ist. Hierbei schalten kann. Gelöst wird diese Aufgabe bei einem 45 werden beide Transistoren jedes Paares in schaltungs-Speicher mit mindestens einem Binärspeicherelement, mäßig einfacher Weise an ihren Steuerelektroden wie er eingangs erwähnt ist, erfindungsgemäß dadurch, derart angesteuert, daß jeweils der eine Transistor daß die Steuerelektrode des über Kreuz gekoppelten durchlässig, der andere dagegen gesperrt ist, so daß Transistors des ersten Paares über die Hauptstrom- der an der Verbindungsstelle beider Transistoren zur strecke eines fünften, normalerweise leitenden Feld- 50 Verfügung stehende Spannungshub praktisch die effekttransistors mit isolierter Steuerelektrode mit dem Größe der Betriebsspannung erreicht.
Verbindungspunkt der Transistoren des zweiten Paares Eine vorteilhafte Weiterbildung der erfmdungsverbunden und außerdem über die Hauptstromstrecke gemäßen Schaltung besteht ferner darin, daß der eines normalerweise gesperrten sechsten Feldeffekt- sechste Transistor so beaufschlagbar ist, daß er je transistors mit isolierter Steuerelektrode mit der Binär- 55 nach dem Wert der von der Binärsignalquelle geliefersignaleingangsquelle verbunden ist und daß die Steuer- ten Binärsignale in der einen oder der anderen Richelektroden des fünften und sechsten Transistors zur tung leitend ist. Dadurch wird das Potential an den Einspeicherung einer Information mit zeitlich abge- mit diesem Transistor verbundenen Steuerelektroden stimmten Steuersignalen beaufschlagbar sind. des einen Transistorpaares beim Umschalten des

Hierbei werden der fünfte und der sechste Transistor 60 Speicherelementes jeweils auf dem von der Signalpraktisch leistungslos von den Signalquellen ange- quelle dargebotenen Binärpegel gehalten,
steuert, und diese Transistoren bringen die erforder- In weiterer Ausgestaltung der Erfindung kann parallichen Steuerströme auf, welche die Signalquelle nun IeI zur Hauptstromstrecke des fünften Transistors die infolge der Verstärkung der zusätzlichen Transistoren Hauptstromstrecke eines siebten Feldeffekttransistors und deren hohen Eingangsimpedanzen nicht mehr 65 mit isolierter Steuerelektrode geschaltet sein und in belasten. Auf diese Weise läßt sich eine leistungslose Reihe mit der Hauptstromstrecke des sechsten Tran-Spannungssteuerung der Speicherelemente erreichen. sistors die Hauptstromstrecke eines achten Feldeffekt-

Es ist zwar bekannt (»International Solid-State Cir- transistors mit isolierter Steuerelektrode geschaltet

5 6

sein, und die Steuerelektroden des siebten und achten Umsatz (zur Einschränkung der Wärmeentwicklung) Feldeffekttransistors sind miteinander verbunden und von wesentlicher Bedeutung. In der Praxis hängen die an eine zweite Steuerimpulsquelle angeschlossen, auf betreffenden Werte in einem unmittelbaren Verhältnis Grund deren Steuerimpulse der sechste und der achte von der durch die Informationssignalquelle aufzu-Transistor leitend werden, während der fünfte und der 5 bringenden Leistung ab, welche für die Informationssiebte Transistor nur bei gleichzeitigem Auftreten von übertragung in das Speicherelement erforderlich ist. Steuerimpulsen der ersten und zweiten Steuerimpuls- Durch die Erfindung wird diese erforderliche Eingangsquelle gesperrt sind. In diesem Falle können die beiden leistung ganz wesentlich, und zwar bis zu einem Maße Steuerimpulsquellen X- bzw. F-Signale zur Auswahl herabgesetzt, bei dem man von einer reinen Spannungseines bestimmten Speicherelementes in einer Speicher- io steuerung sprechen kann, während man bei üblichen matrix dienen, dessen Schaltzustand dann eingestellt Speichern eher von einer Stromsteuerung sprechen oder abgefragt werden kann. muß. Dadurch ergeben sich bei solchen Speichern

Trifft man die Anordnung so, daß die einzelnen durch die Erfindung erhebliche Vorteile hinsichtlich

Speicherelemente eine bestimmte Bezugsruhelage ein- der Auslegung der die Ansteuersignale liefernden nehmen, dann läßt sich durch Zufuhr von Rückstell- 15 Steuersignalquellen.

Signalen ein nicht in der Bezugslage befindliches Die in den Ansprüchen gekennzeichnete Erfindung

Speicherelement in die Bezugslage zurückschalten, ist im folgenden an Hand der Darstellungen einiger

während andernfalls keine Umschaltung stattfindet. Ausführungsbeispiele näher erläutert. Es zeigt

Zur Feststellung eines solchen Umschaltvorganges F i g. 1 das Schaltbild eines insbesondere für einen kann man in Reihemit den parallelgeschalteten Strom- 20 wortorganisierten Speicher nach der Erfindung geeig-

zweigen einen Stromfühler zur Bestimmung des durch neten Speicherelementes,

die beiden Stromzweige fließenden Schaltstromes beim F i g. 2 Impulsdiagramme zur Erläuterung der Umschalten der Potentiale an den Verbindungs- Arbeitsweise des in F i g. 1 dargestellten Speicherpunkten der Transistoren beider Paare einfügen. elementes,

Die Erfindung eignet sich in besonderer Weise für 25 F i g. 3 den prinzipiellen Aufbau eines wortorganiden Aufbau eines wortorganisierten Speichers mit einer sierten Speichers unter Verwendung der in F i g. 1 Mehrzahl von Speichergruppen, die jeweils entspre- dargestellten Speicherelemente,
chend der Anzahl der in einem Wort zu speichernden F i g. 4 den grundsätzlichen Aufbau eines Span-Bits eine Anzahl von Speicherelementen enthalten, nungskoinzidenzspeichers mit Speicherelementen gewelche mit ihren Signaleingängen an einem der be- 30 maß F i g. 5 und

treffenden Gruppe als Eingangssignalquelle zugeord- F i g. 5 das Schaltbild eines Spannungskoinzidenzneten Bittreiber angeschlossen ist, und bei denen die Speicherelementes unter Anwendung der Erfindung, einem gespeicherten Wort entsprechenden Speichel- Die bekannten Feldeffekttransistoren mit isolierter elemente sämtlicher Gruppen mit ihren Steuereingän- Steuerelektrode eignen sich besonders gut für die gen zusammen an einem den betreffenden Wort als 35 praktische Ausführung der Erfindung. Zwei bekannte Steuerimpulsquelle zugeordneten Worttreiber ange- Arten von Feldeffekttransistoren mit isolierter Steuerschlossen sind. Hierbei führen gemäß einer vorteil- elektrode sind die dünnschichtigen Transistoren (TFT) haften Ausgestaltung des Speichers der Worttreiber und die Metalloxid-Halbleiter (MOS),
und die Bittreiber bei selektiver Ansteuerung den Bei dem Speicherelement nach F i g. 1 ist ein erster betreffenden Wort- und Bitleitungen Spannungssignale 40 η-leitender Feldeffekttransistor 10 a mit seinem Emitzu, und bei einer Zuordnung von Stromfühlern zu den ter 12 a an einen Bezugspotentialpunkt (Erde) und mit Speicherelementen jeder Gruppe zum Auslesen der seinem Kollektor 14 a unmittelbar über dem Verbin-Speicherzustände ist jeder Stromfühler den Speicher- dungspunkt44 an den Kollektor 24a eines zweiten elementen seiner Gruppe gemeinsam und spricht auf p-leitenden Feldeffekttransistors 20 a angeschlossen, diese an. 45 Der Emitter 22 a des zweiten Transistors 20 a ist

Ferner eignen sich die vorerwähnten, mit X- und an einen Veibindungspunkt 29 angeschlossen. Eine F-Signalen ansteuerbaren Speicherelemente zum Auf- noch zu beschreibende stromempfindliche Anordnung bau eines Spannungskoinzidenzspeichers mit einer — Stromfühler 28 — ist zwischen dem Verbindungs-Mehrzahl von Speichergruppen, deren jede eine der punkt 29 und dem positiven Pol einer Spannungs-Anzahl der zu speichernden Wörter entsprechende 5° quelle 30 geschaltet, die beispielsweise eine Batterie Anzahl von Speicherelementen enthält, die in jeder mit geerdetem negativen Pol sein kann. In gleicher Gruppe in einer Matrix aus Zeilen und Spalten ange- Weise sind die Kollektor-Emitter-Strecken eines dritordnet sind. Hierbei ist erfindungsgemäß die erste ten η-leitenden Transistors 10 έ und eines vierten Steuerimpulsquelle jeder Matrixzeile als allen Speicher- p-leitenden Transistors 20 έ in einem besonderen elementgruppen der betreffenden Zeile gemeinsame 55 Schaltungszweig zwischen Erdleiter und Verbindungs-Z-Impuls-Quelle zugeordnet, während die zweite punkt 29 in Reihe geschaltet, wobei der Strom-Steuerimpulsquelle jeder Matrixspalte als allen Spei- fühler 28 in der gemeinsamen Versorgungsleitung für cherelementgruppen der betreffenden Spalte gemein- beide Schaltungszweige liegt.

same Γ-Impuls-Quelle zugeordnet ist; ferner ist die Die Steuerelektroden 16a, 26a des ersten und zwei-Eingangssignalquelle sämtlichen Speicherelementgrup- 60 ten Transistors 10a und 20a sind miteinander verpen als Informationssignalquelle zugeordnet, und den bunden. Die Steuerelektroden 16έ und 26b des dritten Speicherelementgruppen ist eine entsprechende Anzahl und vierten Transistors 10 έ und 20 έ sind ebenfalls von Stromfühlern zugeordnet, die den Speicher- miteinander verbunden und gemeinsam an die Kollekelementen der betreffenden Gruppe zum Auslesen toren 14 a, 24 a des ersten und zweiten Transistors 10 a der Speicherzustände gemeinsam sind und auf sie an- 65 und 20 a angeschlossen. Ein fünfter p-leitender Transisprechen, stör 20 c liegt mit seiner Hauptstromstrecke in der Bei derartig ausgebildeten Speichern sind hohe Querverbindung zwischen den Kollektoren 14έ, 24έ Arbeitsgeschwindigkeiten und ein niedriger Leistungs- und den Steuerelektroden 16 a, 26 a.

Ein sechster η-leitender Transistors 10 c liegt mit seiner Hauptstromstrecke zwischen einem Eingangsanschluß 32 und einem für die Steuerelektroden 16a, 26 a des ersten und zweiten Transistors gemeinsamen Punkt. Die Eingangssignale einer ersten Binärsignalquelle 36, die mit »Ziffer-Quelle« bezeichnet wird, werden zwischen dem Eingangsanschluß 32 und der Erdleitung eingegeben. Die Steuerelektroden 16c, 26c des fünften und sechsten Transistors 20 c und 10 c sind gemeinsam an einen zweiten Eingangsanschluß 38 angeschlossen, und die Eingangssignale einer Steuerimpulsquelle 40, die mit »Wort-Quelle« bezeichnet wird, werden zwischen dem zweiten Eingangsanschluß 38 und der Erdleitung eingegeben. Die normalerweise den ersten und zweiten Eingangsanschluß 32, 38 auf Erdpotential haltenden Quellen 36 und 40 können individuell und selektiv betätigt werden, um an diese Anschlüsse Spannungen von +FVoIt anzulegen, also den gleichen Spannungswert, der bei der Vorspannungsquelle 30 vorgesehen ist.

Wenn an der Steuerelektrode und am Emitter die gleiche Spannung anliegt, ist der Transistor gesperrt, und nur ein geringer Leckstrom fließt zwischen Emitter und Kollektor (Stromerhöhungstyp). Wenn die Steuerelektrodenspannung bei einem n-leitenden Transistor positiver oder bei einem p-leitenden Transistor negativer als die Emitterspannung wird, dann wird der Transistor geöffnet, und seine Leitfähigkeit nimmt in einem Maße zu, das durch die Potentialdifferenz zwischen Steuerelektrode und Emitter bestimmt ist. Bei dem Schaltkreis nach F i g. 1 ist somit der erste Transistor 10 a geöffnet und der zweite Transistor 20a gesperrt, wenn die Spannung an den Steuerelektroden 16a und 26a einen Wert von + V Volt aufweist. Der bei dieser Bedingung durch die Transistoren 10a und 20a ständig noch fließende Strom ist nur durch den Leckstrom in der Größenordnung von nur wenigen Mikroampere im zweiten Transistor 20 a bedingt, der nur einen sehr geringen ständigen Leistungsverlust verursacht. Wenn andererseits an den Steuerelektroden 16 a und 26 a die Spannung Null anliegt, dann ist der Transistor 10 a gesperrt und der zweite Transistor 20 a geöffnet. Lediglich der Leckstrom durch den ersten Transistor 10 a fließt durch die Transistoren 10 a und 20 a in diesem Grundzustand.

Bei jedem Grundzustand arbeiten der erste und zweite Transistor 10a und 20a im wesentlichen als ein Spannungsteiler. Wenn der erste Transistor 10 a geöffnet und der zweite Transistor 20 a gesperrt ist, dann ist die Spannung am Verbindungspunkt 44 praktisch Null. Wenn der erste Transistor 10a gesperrt und der zweite Transistor 20 a geöffnet ist, dann ist die Spannung am Punkt 44 annähernd + F Volt. In entsprechender Weise ist die Spannung am Verbindungspunkt 46 Null, wenn die Spannung am Verbindungspunkt 44 + FVoIt beträgt und umgekehrt.

Der Zustand des Speicherelementes könnte durch Spannungsüberprüfung an einem der Verbindungspunkte 44 und 46 ermittelt werden, wenn ein Signal zugeführt wird, welches das Speicherelement auf eine Bezugsstellung (einen der beiden stabilen Zustände) rückzustellen sucht. Der Nachteil einer solchen Überprüfungsart liegt jedoch darin, daß der Spannungsfühler eine starke Vergrößerung der Kapazität zwischen einem der Verbindungspunkte 44 oder 46 und der Erdleitung erbringen würde. Dies ist insbesondere dann der Fall, wenn eine Reihe oder Gruppe von Speicherelementen an einen gemeinsamen Spannungsfühler angeschlossen werden. Da diese große Belastungskapazität eine Entladung und eine Ladung auf die volle Betriebsspannung verlangen würde, wurden durch diese die Schaltgeschwindigkeit des Speicherelementes und die Speicherumlaufzeit verlangsamt bzw. verschlechtert. Aus den vorerwähnten Gründen wäre es vorteilhafter, wenn ein stromempfindliches Vei fahren zur Erfassung des Zustandes des oder der Speicherelemente angewendet werden könnte.

Feldeffekttransistoren mit isolierter Steuerelektrode haben bestimmte Eigenschaften, die vorteilhaft zur stromempfindlichen Überprüfung der Speicherelemente herangezogen werden können, wenn die Transistoren in einer komplementär symmetrischen Anordnung geschaltet sind. Ein solcher Feldeffekttransistor weist auf eine erste Kapazität zwischen seinem Emitter und seinem Kollektor, eine zweite Kapazität zwischen seiner Steuerelektrode und dem Emitter und eine geringe Kapazität zwischen Steuerelektrode und Kollektor. Aus F i g. 1 ist zu ersehen, daß die Kapazität zwischen der Steuerelektrode 16 b und dem Emitter 12 b des dritten Transistors 10ό parallel zur Kapazität zwischen Kollektor 14 a und Emitter 12 a des ersten Transistors 10 a liegt. Der in gestrichelten Linien eingezeichnete Kondensator C₁ gibt die Summe dieser beiden Kapazitäten zusammen mit der Kapazität irgendeiner nicht dargestellten Last, die zwischen Verbindungspunkt 44 und Erde eingeschaltet sein könnte, und der Streukapazität, die zwischen diesen Punkten auftreten kennte, an. In gleicher Weise stellt der Kondensator C₂ die Summe der Kapazität zwischen Steuerelektrode 26 b und Emitter 22 b des vierten Transistors 20 b und der Kapazität zwischen Kollektor 24 a und Emitter 22 a des zweiten Transistors 20 a und der zwischen den Verbindungspunkten 44 und 29 auftretenden Streukapazität dar. Der Kondensator C₃ entspricht der Kapazität zwischen Emitter 12 a und Steuerelektrode 16 a des ersten Transistors 10 a, und der Kondensator C₄ gibt die Kapazität zwischen Emitter 22 a und Steuerelektrode 26 a des zweiten Transistors 20 a wieder.

Wenn das Speicherelement vom Bezugszustand auf den anderen stabilen Zustand geschaltet wird, ändert sich der Spannungsweit an der Verbindungsstelle 44. Hieraus ergibt sich, daß einige der Kapazitäten Cy-C^ sich aufladen und andere sich entladen, wobei ein Schaltstrom (Umladungsstrom der Kapazitäten) in dem gemeinsamen Weg von der Spannungsquelle 39 zum Verbindungspunkt 29 und in der gemeinsamen Verbindung vom Punkt 31 zur Erdleitung fließt. Dieser Schaltstrom kann durch den Stromfühler 28 erfaßt werden, der zwischen den Punkt 29 und die Spannungsquelle geschaltet ist. Alternativ kann der Stromfühler 28 in den gemeinsamen Weg zwischen der Erdleitung und den Emittern 12a und 12b des ersten und dritten Transistors 10 a und 10 b geschaltet werden, also zwischen dem Verbindungspunkt 31 und Erde.

Es sei nun angenommen, daß im Grundzustand zur Zeit ta an der Verbindungsstelle 44 als Spannung das Erdpotential (Kurve A in F i g. 2) anliegt. Diese über die Querverbindung an den Steuerelektroden 16 b und 26 b anliegende Spannung öffnet den vierten Transistor 20 b und sperrt den dritten Transistor 10 b. Die Spannung an dem Verbindungspunkt 46 ist im wesentlichen + FVoIt (Kurve .B in Fig. 2). Die Steuerimpulsquelle 40 (»Wort-Quelle«) hält zu dieser Zeit

109 584/333

9 10

den Eingangsanschluß 38 auf Erdpotential (Kurve C Vor dem Zeitpunkt tb ist die Spannung an den

in F i g. 2). Mit -!-KVoIt an seinem Emitter 22c und Steuerelektroden 16a und 26a -J-KVoIt und am Ver-

0 Volt an seiner Steuerelektrode 26 c ist der fünfte bindungspunkt 44 Null. Die Kapazitäten C₂ und C₃

Transistor 20 c geöffnet und stellt eine Querverbindung sind mit der an der linken Seite dieser Kapazitäten

mit verhältnismäßig geringer Impedanz zwischen Ver- 5 angegebenen Polarität auf K Volt geladen. Die Ka-

bindungspunkt 46 und den Steuerelektroden 16a, 26a pazitäten C₁ und C₄ sind nicht geladen. Wenn das

des ersten und zweiten Transistors 10a und 20a her, Wort-Signal 50a bei tb zugeführt wird, ändert sich die

wobei die +KVoIt an der Verbindungsstelle 46 an Spannung an den Steuerelektroden 16a und 26a von

die letztgenannten Steuerelektroden geliefert wird. Mit + K Volt zu Null und die Spannung an der Verbin-

+ KVoIt an den Steuerelektroden 16a, 26a ist der io dungssteile 44 ändert sich von Null auf +KVoIt, da

zweite Transistor 20a gesperrt, der erste Transistor 10a der erste Transistor 10a sperrt und der zweite Transi-

geöffnet, und der Verbindungspunkt 44 liegt auf Erd- stör 20 a öffnet. Während des Schaltstromes entladen

potential. sich die Kapazitäten C₂ und C₃, und die Kapazitäten C₁

Es sei angenommen, daß das Speicherelement unter und C₄ laden sich auf KVoIt mit der in F i g.l an der diesen Bedingungen, d. h., wenn die Spannung an den 15 rechten Seite dieser Kapazitäten angegebenen Polari-Verbindungspunkten 44 und 46 0 bzw. + K Volt be- tätsrichtung auf. Die Wege für die Ladungs- und Entträgt, einen Binärwert »1« speichert. Der sechste Transi- ladungsströme sind für die Stromerfassung wichtig.
stör 10 c ist zu dieser Zeit gesperrt, da seine Steuer- Der Ladestrom für die Kapazität C₁ fließt, im elektrode 16 c auf Erdpotential liegt (Kurve D in üblichen Sinne, vom positiven Pol der Spannungs-F i g. 2). 20 quelle 30 über den Stromfühler 28 und den geöffneten

Die in dem Speicherelement gespeicherte Informa- Transistor 20 a zum oberen Belag der Kapazität C₁ tion wird selektiv und destruktiv abgelesen, wenn die und von derem unteren Belag über einen gemeinsamen Steuerimpulsquelle 40 ein Signal oder Potential + K Leiter 33 und die Erdleitung zum negativen Pol der Volt an den zweiten Eingangspol 38 liefert. In F i g. 2, Spannungsquelle 30. Dieser Strom ist in F i g. 1 mit Kurve C, ist dieses Signal 50 a mit seinem Startpunkt 25 »/Q« bezeichnet. Die Kapazität C₂ entlädt sich unmitzur Zeit t_b gezeigt. Die Spannungserhöhung am zwei- telbar über den geöffneten Transistor 20 a. Die Katen Eingangspol 38 auf +KVoIt wirkt sich zweifach pazität C₃ entlädt sich über den geöffneten Transiaus. Einmal sperrt das Eingangssignal 50a den fünf- stör 10c und die Ziffer-Quelle 36. Der Ladestrom für ten Transistor 20c, so daß im wesentlichen die Quer- C₄ fließt vom positiven Pol der Spannungsquelle 30 verbindung zwischen Ausgangsanschluß 46 und den 30 durch den Stromfühler 28 zum oberen Belag von C₄ Steuerelektroden 16a, 26a des ersten und zweiten und von dessen unteren Belag durch den geöffneten Transistors unterbrochen ist. Zum anderen öffnet die Transistor 10 c, die Ziffer-Quelle 36 und den gemeinsteigende Eingangsspannung am zweiten Eingangs- samen Leiter 33 zur Erde und weiter zum negativen anschluß 38 den sechsten Transistor 10 c, da die Span- Pol der Spannungsquelle 30. Dieser Strom ist in nung an der Steuerelektrode 16c dann bei +KVoIt 35 F i g. 1 mit »/C₄« bezeichnet.

liegt, während die Spannung am Emitter 12 c auf Somit fließen also positive Ladeströme/C₁ und/C₄ Erdpotential liegt (Kurve D in F i g. 2). Dadurch durch den Stromfühler 28 und durch die gemeinsame tritt das Erdpotential vom Eingangsanschluß 32 am Leitung 33, wenn das Speicherelement durch das Wort-Kollektor 14 c und ebenfalls an den Steuerelektroden Signal 50 a vom »1 «-Zustand zu dem »0«- oder zurück-16a, 26a des ersten und zweiten Transistors auf. 40 gesetzten Zustand geschaltet wird. Diese Ströme sind

Der erste Transistor 10 a sperrt, und der zweite auf Grund der geringen Impedanz der Ladewege nur Transistor 20a öffnet, wenn die Spannung an den von sehr kurzer Dauer. Jedoch kann der gesamte Steuerelektroden 16a und 26a auf Erdpotential fällt. Schaltstrom eine beträchtliche Amplitude aufweisen. Die Spannung an dem Verbindungspunkt 44 steigt Stromspitzen in der Größe von 6 Milliampere durch dann auf +KVoIt an (Kurvet in Fig. 2). Diese 45 den Stromfühler28 wurden in der Praxis bei einer positive Spannung, die an die Steuerelektroden 16b, solchen Schaltung gemessen. Das vom Stromfühler 28 26b des dritten und vierten Transistors geliefert wird, während des Schaltstromes gelieferte Ausgangssignal sperrt den vierten Transistor 20 ό und öffnet den kann während der Schaltperiode nach allgemein bedritten Transistor 106. Die Spannung am Verbindungs- kannten Verfahren ausgewertet werden,
punkt 46 fällt dabei auf Erdpotential (Kurve B in 50 Das Zeitintervall h bis t_e (F i g. 2) kann als Ablese-F i g. 2). Der fünfte Transistor 20 c bleibt gesperrt periode bezeichnet werden, da die im Speicherelement durch das Wort-Signal 50 a, wodurch die Spannung gespeicherte Information während dieser Periode unter am Ausgangsanschluß 46 nicht über den Transistor 20c Steuerung durch die Steuerimpulsquelle 40 abgelesen an die Steuerelektroden 16a, 26a des ersten und zwei- wird. Jede neue, in das Speicherelement einzuschreiten Transistors gelangt. Das Speicherelement befindet 55 bende Information kann während der »Schieibperiode« sich jetzt im zurückgesetzten Zustand und speichert eingefühlt werden, die der Ableseperiode folgt. Wenn den Binärwert »0«. ein Binärwert »0« gespeichert werden soll, liefert die

Der Zustand des Speicherelementes kann vor der Binärsignalquelle 36 (Ziffer-Quelle) während dieser

Ablesung an einem der Verbindungspunkte 44 oder Schreibpeiiode weiterhin eine Spannung von Erd-

46 überprüft werden, indem man dort die Spannungs- 60 potential an den Eingangsanschluß 32. Wenn ein

änderung erfaßt, wenn das Wort-Signal 50a bei tb Binärwert »1« gespeichert werden soll, ändert die

geliefert wird. Wie aus der weiteren Beschreibung Binärsignalquelle 36 ihren Zustand und liefert eine

noch hervorgeht, tritt eine Spannungsänderung beim Spannung von +KVoIt an den Eingangsanschluß 32.

Einführen des Wort-Signals 50 a nur dann auf, wenn Um einen Binärwert »1« in das Speicherelement einzu-

das Speicherelement einen Binärwert »1« unmittelbar 65 speichern, muß die Steuerimpulsquelle 40 ebenfalls

vor Eingabe des Wort-Signals 50 a gespeichert hat. In ein Signal von +KVoIt liefern, da andernfalls der

den meisten Fällen ist jedoch die Verwendung eines sechste Transistor 10 c gesperrt würde und das Signal

Stromfühlers zu bevorzugen. von der Binärsignalquelle 36 nicht in das Speicher-

11 12

element eingekoppelt würde. Die Steuerimpulsquelle 40 fünften Transistor 20 c an den Steuerelektroden 16 a,

wird folglich sowohl während der Ablese- als auch 26a des ersten und zweiten Transistors, halten diese

Schreibperiode betätigt und liefert den gleichen Span- Transistoren geöffnet bzw. gesperrt und halten damit

nungseingang während dieser beiden Perioden. Dies das Speicherelement in dem Speicherzustand »1«.

stellt einen bedeutenden Vorteil bei Speichersystemen 5 Die Binärsignalquelle 36 beendet bei t_e das Ziffer-

dar, da die Steuerimpulsquelle und logische Schaltung Signal 60 a. Zu beachten ist, daß das Wort-Signal 50 a

(Rechenanlage) wesentlich einfacher ausgebildet werden vor dem Ziffer-Signal 60 a endet. Wenn dies nicht der

können als bei üblichen Speichern, bei denen Signale Fall ist, könnte die Spannung am Eingangsanschluß 32

verschiedener Polarität zum Ablesen und Schreiben auf Erdpotential fallen, während die Spannung an der

erforderlich sind. Ebenfalls wird durch ein einziges io Steuerelektrode 16 c des sechsten Transistors 10 c auf

Signal wie das Signal 50a (Kurve C in F i g. 2), das +FVoIt liegt. Der sechste Transistor 10c würde dann

für Ablesen und Schreiben verwendet werden kann, öffnen, das Erdpotential würde an die Steuerelektro-

die gesamte Speicherumlaufzeit verringert. den 16a, 26a des ersten und zweiten Transistors an-

Es sei nun angenommen, daß ein Binärwert »1« in gelegt, und das Speicherelement würde zurückgestellt

das Speicherelement geschrieben werden soll. Zur 15 werden; damit ginge aber die gespeicherte Information

Zeit te liefert die Binärsignalquelle 36 ein Signal 60 a verloren.

von + F Volt am Eingangsanschluß 32 (Kurve D in Eine zweite Ableseperiode beginnt zur Zeit t/ mit F i g. 2). Die Steuerimpulsquelle 40 liefert zu dieser dem Anlegen eines zweiten Wort-Signals 50ό von Zeit ebenfalls eine Spannung von + F Volt (Kurve C + F Volt an den Eingangsspannungsanschluß 38 (Kurin F i g. 2). Beim sechsten Transistor 10 c liegt dann 20 ve C in Fig. 2). Das Speicherelement spricht auf die Spannung + F Volt" am Emitter 12 c und an der dieses Signal 50 b in der gleichen Weise an wie auf Steuerelektrode 16 c; der Kollektor 14 c befindet sich das erste Wort-Signal 50 a, da eine »1« in dem Element anfänglich auf Erdpotential. Ein dünnschichtiger vor i/gespeichert ist: Der fünfte Transistor 20c sperrt, Transistor oder Metalloxidhalbleiter ist symmetrisch der sechste Transistor 10 c öffnet und liefert Erdpotenaufgebaut, und Emitter und Kollektor sind austausch- 25 tial an die Steuerelektroden 16a und 26a des ersten bar in dem Sinne, daß der auch als »Quelle« bezeichnete und zweiten Transistors 10a und 20a, um diese zu Emitter abhängig von den Vorspannungsverhältnissen sperren bzw. zu öffnen. Da die Spannung am Versowohl als Emitter wie auch als Kollektor arbeiten bindungspunkt 44 auf + F Volt steigt (Kurve A in kann. Also ist ein η-leitender Transistor geöffnet, Fig. 2), öffnet der dritte Transistor 1OZ?, sperrt der wenn die Steuerelektrodenspannung positiv gegenüber 30 vierte Transistor 206 und fällt die Spannung am Verentweder der Emitter- oder Kollektorspannung ist. bindungspunkt 46 auf Erdpotential (Kurve B in Demgemäß ist unter diesen beispielsweise genannten F i g. 2). Während des Schaltstromes laden die Ka-Verhältnissen der Transistor 10 c zur Zeit t_c geöffnet, pazitäten C₂ und C₄ sich auf, wobei der Ladestrom da die Steuerelektrodenspannung + V Volt beträgt und durch den Stromfühler 28 fließt. Der Ausgang des der auch als »Abfluß« bezeichnete Kollektor auf Erd- 35 Stromfühlers 28 kann (durch nicht dargestellte Einpotential liegt. richtungen) während der Schaltstromperiode ausge-

Der geöffnete Transistor 10c bildet einen Weg ge- wertet werden. Die Steuerelektroden 16a, 26a des

ringer Impedanz zwischen den Steuerelektroden 16a, ersten und zweiten Transistors liegen während der

26a des ersten und zweiten Transistors 10a, 20a und Ableseperiode auf Erdpotential, da der sechste Tran-

dem Eingangsanschluß 32. Die Spannung an den 40 sistorlOc geöffnet ist und der Eingangsanschluß 32

Steuerelektroden 16a und 26a steigt vom Erdpotential auf Erdpotential liegt.

auf+ FVoIt, wenn die Kapazität zwischen Emitter 12 c Es sei nun angenommen, daß ein Binärwert »0« und Kollektor 14 c sich lädt und die Kapazitäten C₃ -während der Schreibperiode im Speicherelement ge-

und C₄ sich laden bzw. entladen. Wenn der Wert von speichert werden soll. Das Speicherelement ist bereits

+ FVoIt erreicht ist, sperrt der Transistor 10 c. Wenn 45 in zurückgestelltem Zustand und speichert einen Binär-

die Spannung am Kollektor 14 c abfallen sollte, würde wert »0«. Es wird kein Ziffer-Signal von der Binär-

jedoch der sechste Transistor 10 c erneut öffnen, um signalquelle 36 während der Schreibperiode geliefert,

den Kollektor 14 c auf +FVoIt zu halten. Demgemäß stellt dei sechste Transistor 10 c weiterhin

Wenn die Spannung an den Steuerelektroden 16a, einen Weg geringer Impedanz zwischen Eingangs-26a von Erdpotential auf +FVoIt bei t_c geändert ist, 50 anschluß 32 und den Steuerelektroden 16a, 26a her, sperrt der zweite Transistor 20 a, öffnet der erste Tran- wodurch diese auf Erdpotential verbleiben. Das Wortsistor 10a und fällt die Spannung an dem Verbindungs- Signal 506 endet zur Zeit t_g (Kurve C in F i g. 2).
punkt44 auf Erdpotential (Kurve A in Fig. 2). Die Das Speicherelement befindet sich jetzt in seinem Kapazitäten C₁ und C₂ entladen sich bzw. laden sich zurückgesetzten Zustand, und die Steuerelektroden 16 a, auf. Hierbei fließt durch den Stromfühler 28 ein Strom, 55 26a liegen auf Erdpotential. Die nächste Ableseaber das Ausgangssignal des Stromfühlers 28 wird periode beginnt bei tn mit Eingabe eines Wort-Signals nicht während dieser Periode der Speicherbetätigung 50c (Kurve C in Fig. 2), das von der Steuerimpulsausgewertet. Wenn die Spannung am Verbindungs- quelle 40 an den Eingangsanschluß 38 geliefert wird, punkt 44 auf Null fällt, sperrt der dritte Transistor 10 b, Das Wort-Signal 50 c öffnet den sechsten Transiöffnet der vierte Transistor 20 ό und steigt die Span- 60 stör 10 c. Die Spannung am Eingangsanschluß 32 nung am Verbindungspunkt 46 auf +FVoIt (Kurve B liegt zu dieser Zeit auf Erdpotential (Kurve D in in F i g. 2). Im Speicherelement ist jetzt ein Binär- F i g. 2). Allerdings befindet sich die Spannung am wert »1« gespeichert. Das Wort-Signal 50a endet bei Kollektor 14 c des sechsten Transistors 10 c bereits auf tu, und die Spannung an den Steuei elektroden 26 c, Erdpotential, weshalb an den Steuerelektroden 16a, 16 c des fünften und sechsten Transistors fällt auf 65 26 a keine Spannungsänderung auftritt. Da die Tran-OVoIt, wobei der fünfte Transistor 20 c öffnet und der sistorenlOa und 20 a ihren Arbeitszustand nicht sechste Transistor 10 c gesperrt bleibt. Die +FVoIt ändern, tritt keine Spannungsänderung an den Veram Ausgangsanschluß 46 liegen über dem geöffneten bindungspunkten 44 und 46 auf (Kurven A und B in

13 14

Fig. 2). Demgemäß ändert sich auch nicht der 20 έ aller Speicherelemente in der ersten Ebene 70-1 Ladungszustand einer der Kapazitäten C₁ ... C₄, und gemeinsam an die Kathode der Tunneldiode 78-1 ankein vorübergehender Ladestrom fließt durch den geschlossen, deren Anode an der Spannungsquelle 30-1 Stromfühler 28. Dementsprechend wird kein Aus- anliegt. Infolge dieser Anordnung fließen alle Ströme, gangssignal vom Stromfühler 28 geliefert. 5 die von B+ zur Erde bei allen Speicherelementen in

Zusammenfassend ist also festzustellen, daß die der ersten Ebene 70-1 fließen, ebenfalls durch die Eingabe eines Wort-Signals nur dann einen vorüber- Tunneldiode 78-1. Dieser Strom ist im Grundzustand gehenden Stromfluß durch den Stromfühler bewirkt, sehr gering, da er die Summe der Leckströme der verwenn das Speicherelement einen Binärwert »1« spei- schiedenen Elemente ist. Die Speicherelemente sind in chert. Demgemäß zeigt ein Ausgangssignal des Strom- io den weiteren Ebenen ähnlich angeordnet, fühlers während der Ableseperiode die Speicherung Ein Informationswort wird aus dem Speicher durch

eines Binärwertes »1« an. Die Abwesenheit eines Aus- Eingeben eines Wort-Signals von +FVoIt an die gangssignals zeigt die Speicherung eines Binärwertes Wort-Leitung des gewünschten Wortes abgelesen. »0« an. Diese Eigenschaft wird bei dem wortorganisier- Beispielsweise wird das k-te Wort aus dem Speicher ten Speicher nach F i g. 3 ausgenutzt. 15 abgelesen, indem man die zuständige Wort-Treiber-

Der Speicher nach F i g. 3 besteht aus einer großen stufe dazu veranlaßt, ein Signal von + V Volt an die Anzahl von Speicherebenen, von denen nur die erste Wort-Leitung 74 zu liefern. Wenn das Speicherelement und «-te Ebene 70-1 und 70-/7 einfachheitshalber ge- für irgendein Bit dieses Wortes einen Binärwert »1« zeigt sind. Im allgemeinen kann die Zahl der Ebenen bei Eingabe des Wort-Signals gespeichert hat, fließt gleich der Anzahl der Nachrichteneinheiten in einem 20 in jener Speicherebene ein Schaltstrom von B-\- zur Wort sein. Jede Ebene weist eine Gruppe oder An- Erde. Dieser kurzfristige Strom, der der Ladestrom Ordnung von Elementen zur Speicherung von Bits für die Kapazitäten C₁ und C₄ des umgeschalteten gleichen Stellenwertes einer großen Anzahl von Wör- Elementes darstellt, fließt durch die Tunneldiode, die tern auf; jedes der verschiedenen Bits eines Wortes ist der Ebene zugeordnet ist, in der sich das Speicherin einem Speicherelement innerhalb einer verschiede- 25 element befindet.

nen Ebene gespeichert. Beispielsweise sollen das ge- Die Tunneldiode wird derart gewählt, daß ihr

strichelte Kästchen 72-1 in der ersten Ebene 70-1 das Höckerstrom größer als der gesamte Dauerleckstrom Element zur Speicherung der ersten Bit in dem &-ten der Elemente einer Ebene, aber kleiner als die Summe Wort und das gestrichelte Kästchen 72-n in der der Leckströme und des beim Umschalten der Elemente Ebene 70-« das Element zur Speicherung der «-ten 30 in der Ebene auftretenden Schaltstromes ist. Der ge-Bit in dem k-ten Wort enthalten. Die weiteren Spei- samte Leckstrom ist, wie bereits erwähnt, verhältnischerelemente der Ebenen 70-1 und 70-/2 sind zur mäßig gering und kann kleiner als der Talstrom der besseren Übersichlichkeit der Zeichnung weggelassen, Tunneldiode sein, wodurch die Tunneldiode monoaber die Anordnung ist so zu verstehen, daß jedes der stabil arbeitet. Im Grundzustand des Speichers ist übrigen Elemente in der ersten Ebene 70-1 das erste 35 daher jede Tunneldiode auf einen Arbeitsbereich nie-Bit und jedes der übrigen Elemente in der Ebene 70-« driger Spannung eingestellt. Die an den Polen der das fl-teBit eines jeweils verschiedenen Wortes speichern. Tunneldiode auftretende Spannung kann unter dieser Es wird angenommen, daß es sich bei allen Speicher- Bedingung in der Größenordnung von einigen 10 mV elementen um solche gemäß F i g. 1 handelt, sofern liegen. Wenn ein Speicherelement durch ein Worthiernach nicht Ausnahmen gemacht werden, und daß 40 Signal zurückgesetzt wird, übersteigt der sich ergein jeder Ebene eine Gruppe von m ■ m Elementen bende Schaltstrom die Höckerstromgröße der zugeangeordnet sind, so daß m² Wörter in dem Speicher hörigen Tunneldiode und schaltet die Diode zeitweise aufgenommen werden können. auf einen Zustand hoher Spannung. Die dann an der

Alle die Speicherelemente, eins in jeder Ebene, die Tunneldiode auftretende Spannung kann abhängig dem gleichen Woit zugeordnet sind, sind an eine 45 vom Diodentyp in der Größe von 400 bis 800 mV gemeinsame Wort-Leitung angeschlossen. Beispiels- liegen und wird beispielsweise an den Anschlüssen 80-1 weise sind die Eingangsanschlüsse 38 (F i g. 1) aller abgenommen und während der Ableseperiode ausge-Speicherelemente für die Bits im A>ten Wort an wertet. Jede Kapazität zwischen den Ausgangsdieselbe Wort-Leitung 74 angeschlossen. Diese Lei- anschlüssen 80-1 kann bei diesem niedrigen Spantung 74 ist mit einer geeigneten Wort-Quelle oder 5° nungswert über die niedrige Impedanz der Tunneleiner Wort-Τι eiber stufe im Kasten 76 verbunden. diode schnell geladen und entladen werden, wodurch Diese Treiberstufe übernimmt die gleiche Funktion die Tunneldiode die Schaltgeschwindigkeit des Speiwie die Wort-Quelle 40 in F i g. 1 mit der Ausnahme, cherelementes nicht verlangsamt, daß dieser für die Speicherelemente aller Bits eines Alternativ könnte die Tunneldiode mit einer Vor-

Wortes gemeinsam ist. Alle Speicherelemente jeweils 55 spannung für bistabiles Arbeiten versehen werden und einer Ebene sind an eine gemeinsame Ziffer-Quelle nach dem Schalten bis zur Rückstellung in einem oder eine Ziffer-Treiberstufe angeschlossen. Beispiels- Zustand hoher Spannung verbleiben. In diesem Falle weise sind alle Speicherelemente in der ersten Ebene können die Tunneldioden zusätzlich als Speicher-70-1 mit ihren Eingangsanschluß 32 (F i g. 1) an eine register arbeiten.

gemeinsame Ziffer-Treiberstufe 77-1 angeschlossen. 60 Das an Hand von F i g. 3 erläuterte und mit den Jeder Speicherebene 70-1 ... 70-« sind jeweils be- Speicherelementen nach F i g. 1 ausgerüstete Speichersondere, dem Stromfühler 28 entsprechende Strom- system weist verschiedene Vorteile auf. Die Verlustfühler in Form von Tunneldioden 78-1 ... 78-« zu- leistung in den verschiedenen Speicherelementen ist geordnet. Die Verbindungspunkte 29 aller Speicher- im Grundzustand sehr gering. Bei Eingabe des Wortelemente in der ersten Ebene 70-1 sind gemeinsam an 65 Signales wird kein Ausgangssignal von einem einen die Kathode einer üblichen Tunneldiode 78-1 ange- Binärwert »0« speichernden Element geliefert. Dagegen schlossen. Anders ausgedrückt, sind die Emitter 22 a wird bei einem Kernspeicher sogar von einem einen und 22b des zweiten und vierten Transistors 20a und Binärwert »0« speichernden Kern bei dessen Abfragung

ein Ausgangssignal erzeugt, wenn auch dieses Ausgangssignal eine geringere Amplitude aufweist, als diese für den Fall vorgesehen ist, wenn der Kern von »l«-zum »O«-Zustand umgeschaltet wird. Ein weiterer Vorteil der beschriebenen Schaltung liegt darin, daß die Speicherelemente in gedrängter Form mit hoher Packungsdichte unter Verwendung bekannter Verfahren hergestellt werden können. Darüber hinaus können die verschiedenen Entschlüssler, Treiberstufen und die zugehörige logische Schaltung gleichzeitig in gedrängter Form und vorzugsweise auf demselben Halbleiterträger wie die Speicherelemente hergestellt werden. Ein weiterer Vorteil liegt darin, daß lediglich ein einzelner Lese-Schreib-Wort-Impuls bei der Anordnung nach F i g. 3 erforderlich ist, während bei einem Kernspeicher im allgemeinen getrennte Lese- und Schreib-Wort-Impulse entgegengesetzter Polarität erforderlich sind.

Bei der in F i g. 3 gezeigten Anordnung kann es sich in einigen Fällen als nachteilig erweisen, daß für jedes Speicherwort "eine besondere Wort-Leitung erforderlich ist. Wenn z. B. in jeder Ebene eine Gruppe von W · m Speicherelementen liegt, dann sind m₂ Wort-Leitungen für jede Ebene erforderlich, wobei die Wort-Leitungen der einzelnen Ebenen miteinander verbunden werden. Falls die Gruppe groß ist, kann es schwierig oder unerwünscht sein, die große Anzahl von Wort-Leitungen vorzusehen. Dieser Schwierigkeit kann durch die an Hand von F i g. 4 erläuterte Anordnung begegnet werden. .

Die Anordnung nach F i g. 4 stellt einen Spannungskoinzidenz-Speicher dar, bei dem eine x- und j-Koordinatenauswahl analog einem Stromkoinzidenz-Kernspeicher verwendet wird. Einfachheitshalber sind nur zwei Ebenen 84-1 und 84-« des Speichers dargestellt. Es sei angenommen, daß jede Ebene eine Anordnung von Ot · Ot Speicherelementen enthält, also die gleiche Gruppe wie bei der Anordnung nach F i g. 3. Es liegt eine besondere x-Eingangsleitung für jede Zeile der Speicherelemente vor, und zwar für insgesamt m Zeilen, und jede x-Eingangsleitung ist für alle Speicherelemente in der gleichbezifferten Zeile inneihalb aller Ebenen gemeinsam. Ferner liegt eine besondere y-Eingangsleitung für jede Spalte von Speicherelementen vor, insgesamt m, und jede j-Eingangsleitung ist allen Speicherelementen in der gleich bezifferten Spalte in allen Ebenen gemeinsam. Beispielsweise möge das gestrichelte Kästchen 90-1 in der ersten Ebene 84-1 das Speicherelement am Schnittpunkt der a-ten Zeile und 6-ten Spalte der eisten Ebene 84-1 enthalten. Das gestrichelte Kästchen 90-« möge das Speicherelement am Schnittpunkt der α-ten Zeile und 2>-ten Spalte der Ebene 84-« enthalten. Wie aus der Zeichnung zu ersehen ist, ist die x-Eingangsleitung 88 für diese beiden Elemente gemeinsam, was auch für die j-Eingangsleitung 94 zutrifft. Die Gesamtzahl der x- und y-Eingangsleitungen ist 2m im Gegensatz zu den m² Leitungen, die bei der Anordnung nach F i g. 3 erforderlich sind.

Die in einem Element gespeicherte Information wird abgelesen, wenn Signale sowohl über die x- als auch über die j-Leitung an dieses Element geliefert werden. Eine binäre Nachrichteneinheit »1« wird in das Speicherelement eingeschrieben, indem die Informationsquelle für die dieses Element enthaltende Speicherebene erregt wird, während Signale auf beiden x- und ^-Leitungen dieses Elementes vorliegen. Beispielsweise wird ein Wort, das in der Gruppe von Speicherelementen liegt, die die Elemente 90-1 und 90-« umfaßt, abgelesen, indem an die x- und y-Eingangsleitungen 88 und 94 koinzidente Signale angelegt werden. Ein Binärwert »1« wird in das Element 90-1 eingeschrieben, indem die Informationsquelle 96-1 während der Schreibperiode erregt wird, also während auf den Leitungen 88 und 94 deren Eingangssignale liegen.

F i g. 5 zeigt eine schematische Darstellung eines Speicherelementes mit Spannungskoinzidenz, das für die Anordnung nach F i g. 4 geeignet ist. Dieses Speicherelement ist weitgehend dem Speicherelement nach F i g. 1 ähnlich, weshalb hier nur die Unterschiede erwähnt werden. In F i g. 5 ist ein siebter p-leitender Transistor 20 d mit seiner Kollektor-Emitter-Strecke parallel zur Kollektor-Emitter-Strecke des fünften Transistors 20 c geschaltet und mit seiner Steuerelektrode 26 d an einen Eingangsanschluß 98 angeschlossen. Ein achter η-leitender Transistor 10J liegt mit seiner Kollektor-Emitter-Strecke in Reihe mit der Kollektor-Emitter-Strecke des sechsten Transistors 10 c zwischen dem Eingangsanschluß 32 und den Steuer elektroden 16 a, 26 a des ersten und zweiten Transistors 10a, 20a. Die Steuerelektrode 16c/ des achten Transistors 10 d ist an den Eingangsanschluß 98 angeschlossen. Die Signalquelle 102, die zwischen dem Eingangsanschluß 38 und Erde geschaltet ist, und die Steuerimpulsquelle 100, die zwischen den Eingangsanschluß 98 und Erde geschaltet ist, liefern jeweils x- und j-Eingangssignale für dieses Speicherelement.

Die Arbeitsweise des Schaltkreises nach Fig. 5 entspricht mit folgenden Unterschieden der nach Fig. 1. Um eine in dem Speicherelement gespeicherte Information abzulesen, müssen die je- und y-Steuerimpulsquelle 102 und 100 Steuerimpulse liefern. Diese Steuerimpulssignale, die die Spannung an den Anschlüssen 38 und 98 jeweils vom Erdpotential auf + FVoIt schalten, sperren den fünften und siebten Transistor 20 c und 2Od, so daß die Querverbindung von den Kollektoren 14b und 24b des dritten und vierten Transistors zu den Steuerelektroden 16α, 26α des ersten und zweiten Transistors unterbrochen wird. Die von den Quellen 102 und 100 gelieferten Signale öffnen, ferner den sechsten und achten Transistors 10 c, 1Oi/. Somit ist dann ein Weg geringer Impedanz über die Transistoren 10 c und 10 d zwischen dem Eingangsanschluß 32 und den Steuerelektroden 16a, 26a des ersten und zweiten Transistors hergestellt, um das Speicherelement in der an Hand von F i g. 1 erläuterten Weise zurückzustellen.

Um während der Schreibperiode den Binärwert »1« in das Speicherelement einzuschreiben, liefert die Informationsquelle 96 ein Signal · von + V Volt am Eingangsanschluß 32, während die x- und j-Eingangsquellen 102 und 100 Eingangssignale von V+ Volt liefern. Falls nur eine der letztgenannten Quellen ein Eingangssignal liefert, wird lediglich einer der Transistoren 10 c, 10 d geöffnet. Der jeweils andere Transistor bleibt gesperrt; daher kann das Speicherelement während der Ableseperiode nicht zurückgestellt werden, und es kann keine neue Information während der Schreibperiode in das Speicherelement eingeschrieben werden.

Im Rahmen der Erfindung können verschiedene Abwandlungen der Ausführungsformen nach den F i g. 1 und 5 vorgenommen werden. Beispielsweise können die η-leitenden Transistoren durch p-leitende Transistoren und umgekehrt ersetzt werden, sofern

109 584/333

die Anschlüsse an die Betriebsspannungsquelle 30 und den Stromfühler 28 sowie die Polaritäten der Ziffern- und Wort-Signale umgekehrt werden. Ebenfalls können die Spannungsniveaus geändert werden, indem man die Kollektoren 22a, 22b des ersten und vierten

Transistors 20 α, 20 ό erdet und die Vorspannungsquelle 30 zwischen die Erdleitung und die Emitter 12 a, 126 des ersten und dritten Transistors 10a, 10b bei geeigneter Änderung im Niveau der Eingangssignale schaltet.

Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Speicher mit mindestens einem Binärspeicherelement, in Form einer bistabilen Schaltung mit zwei parallel zwischen eine Spannungsquelle und ein Bezugspotential geschalteten Stromzweigen aus je einem Paar in Reihe geschalteter Feldeffekttransistoren mit isolierter' Steuerelektrode, bei denen die Steuerelektroden entsprechender Transistoren jedes Paares mit dem Verbindungspunkt der Transistoren des jeweils anderen Paares über Kreuz gekoppelt sind und sich die gespeicherte Binärinformation in den unterschiedlichen Potentialen der Verbindungspunkte ausdrückt, dadurch gekennzeichnet, daß die Steuerelektrode (16a) des über Kreuz gekoppelten Transistors (10a) des ersten Paares (10a, 20a) über die Hauptstromstrecke eines fünften, normalerweise leitenden Feldeffekttransistors (20c) mit isolierter Steuerelektrode mit dem Verbindungspunkt (46) der Transistoren (10ό, 206) des zweiten Paares verbunden und außerdem über die Hauptstromstrecke eines normalerweise gesperrten sechsten Feldeffekttransistors (10c) mit isolierter Steuerelektrode mit der Binärsignaleingangsquelle (36) verbunden ist und daß die Steuerelektroden des fünften und sechsten Transistors (20c, 10c) zur Einspeicherung einer Information.mit zeitlich abgestimmten Steuersignalen (Steuerimpulsquelle 40) beaufschlagbar sind.

2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der fünfte und sechste Transistor (20c, 10c) vom einander entgegengesetzten Leitungstyp sind und mit ihren Steuerelektroden (16c, 26c) zusammengeschaltet und an eine erste Steuerimpulsquelle (40) angeschlossen sind.

3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die beiden in Reihe geschalteten Transistoren jedes Paares (10a, 20a; 106, 206) vom einander entgegengesetzten Leitungstyp sind und mit ihren Steuerelektroden zusammengeschaltet sind, daß der fünfte Transistor (20c) mit seinem Emitter (22c) an den Verbindungspunkt (46) der beiden Transistoren (106, 206) des zweiten Paares angeschlossen ist und daß der sechste Transistor (1Oi") mit seinem Kollektor (14c) an die Steuerele«.troden (16a, 26a) der Transistoren (10a, 20a) des ersten Paares angeschlossen ist.

4. Speicher nach Anspruch!, dadurch gekennzeichnet, daß der sechste Transistor (10c) so beaufschlagbar ist, daß er je nach dem Wert der von der Binärsignalquelle (36) gelieferten Binärsignale in der einen oder der anderen Richtung leitend ist.

5. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß parallel zur Hauptstromstrecke des fünften Transistors (20c) die Hauptstromstrecke eines siebten Feldeffekttransistors mit isolierter Steuerelektrode (20c/) geschaltet ist und in Reihe mit der Hauptstromstrecke des sechsten Transistors (10c) die Hauptstromstrecke eines achten Feldeffekttransistors mit isolierter Steuerelektrode (1Oi/) geschaltet ist und daß die Steuerelektroden (26c/, 16a¹) des siebten und des achten Feldeffekttransistors miteinander verbunden und an eine zweite Steuerimpulsquelle (100> angeschlossen sind, auf

Grund deren Steuerimpulse der sechste und der achte Transistor (10c, 1Oi/) leitend werden, während der fünfte und der siebte Transistor (20c, 2Oi/) nur bei gleichzeitigem Auftreten von Steuerimpulsen der ersten und der zweiten Steuerimpulsquelle (102, 100) gesperrt sind (Fig. 5).

6. Speicher nach Anspruch 1 und nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß in Reihe mit den parallelgeschalteten Stromzweigen ein Stromfühler (28) zur Bestimmung des durch die beiden Stromzweige fließenden Schaltstromes beim Umschalten der Potentiale an den Verbindungspunkten (44; 46) der Transistoren (10a, 20a; 106, 206) der beiden Paare geschaltet ist.

7. Speicher nach den Ansprüchen 1 bis 6, mit einer Mehrzahl von Speichergruppen, die jeweils entsprechend der Anzahl der in einem Wort zu speichernden Bits eine Anzahl von Speicherelementen enthalten, welche mit ihren Signaleingängen an einem der betreffenden Gruppe als Eingangssignalquelle zugeordneten Bittreiber angeschlossen sind, und bei denen die einem gespeicherten Wort entsprechenden Speicherelemente sämtlicher Gruppen mit ihren Steuereingängen zusammen an einem dem betreffenden Wort als Steuerimpulsquelle zugeordneten Worttreiber angeschlossen sind (wortorganasierter Speicher) dadurch gekennzeichnet, daß die Woittreiber(76) und die Bittreiber (77) bei selektiver Ansteuerung den betreffenden Wort- und Bitleitungen Spannungssignale zuführen und daß bei einer Zuordnung von Stromfühlern zu den Speicherelementen jeder Gruppe zum Auslesen der Speicherzustände jeder Stromfühler den Speicherelementen seiner Gruppe gemeinsam ist und auf diese anspricht (F i g. 3).

8. Speicher nach Anspruch 5 mit einer Mehrzahl von Speichergruppen, deren jede eine der Anzahl der zu speichernden Wörter entsprechende Anzahl von Speicherelementen enthält, die in jeder Gruppe in einer Matrix aus Zeilen und Spalten angeordnet sind, dadurch gekennzeichnet, daß die erste Steuerimpulsquelle (102) jeder Matrixzeile als allen Speicherelementgruppen der betreffenden Zeile gemeinsame Jc-Impuls-Quelle und die zweite Steuerimpulsquelle (100) jeder Matrixspalte als allen Speicherelementgruppen der betreffenden Spalte gemeinsame ^-Impuls-Quelle zugeordnet ist und die Eingangssignalquelle (96) sämtlichen Speicherelementgruppen als Informationssignalqueile(96-1 bis 96-//) zugeordnet ist und daß den Speicherelementgruppen eine entsprechende Anzahl von Stromfühlern zugeordnet ist, die den Speicherelementen der betreffenden Gruppe zum Auslesen der Speicherzustände gemeinsam sind und auf sie ansprechen (Fig. 4).