DE2130002A1 - Schaltungsanordnung mit mehreren Feldeffekttransistoren - Google Patents
Schaltungsanordnung mit mehreren FeldeffekttransistorenInfo
- Publication number
- DE2130002A1 DE2130002A1 DE19712130002 DE2130002A DE2130002A1 DE 2130002 A1 DE2130002 A1 DE 2130002A1 DE 19712130002 DE19712130002 DE 19712130002 DE 2130002 A DE2130002 A DE 2130002A DE 2130002 A1 DE2130002 A1 DE 2130002A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- transistors
- current path
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
7217-71 Ur.ν.Β/Ε
RCA 62 2 45
U.S.Ser.No.73 507
Filed September 18,1970
RCA 62 2 45
U.S.Ser.No.73 507
Filed September 18,1970
RCA Corporation
Nev; York N.Y. (V.St.A..)
ijchajjtungsajiordnun.^mit JB.ehreren Feldeffekttransistoren
Die vorliegend« Erfindung betrifft eine Schaltungsanordnung
mit mehreren Feldeffekttransistoren, deren jeweils durch eine mit einem Eingangssignal gespeiste Steuerelektrode
in ihrer Leitfähigkeit steuerbare Stromstrecken unter ESildung von jeweils einem Verbindungspunkt paarweise in Reihe geschaltet
sind und die dadurch gebildeten Stromwege, die bei gewissen Vierten der den zugehörigen Steuerelektroden zugeführten
Steuersignalen eine niedrige Impedanz annehmen, mit einem gemeinsamen
Schaltungspunkt, der eine erhebliche Streukapazität hat, in Verbindung stehen, ferner mit einer Vorlade-Schaltvorrichtung,
die eine Steuerelektrode und einen Strompfad hat, der zwischen den Schaltungsknotenpunkt und eine Quelle für eine
vorgegebene Spannung geschaltet ist, und mit einer Steueranordnung, v/elche die Steuerelektrode der Schaltvorrichtung im
f'uhezustand auf einem Siqnalwert hält, bei dem der Strompfad
oLiie tiLadrige Impedanz hat, und welche während der Zuführung
von Stuuersignalen der gewissen Werte zu den Steuerelektroden
der Feldeffekttransistoren die Steuerelektrode der Schaltvorrichtung
auf einen Wert bringt, bei welchem der Strompfad eine hohe Impedanz annimmt.
209814/1306
In der gleichrangigen DT-OS 2 128 792, AT 9.6.1971, ist erwähnt, daß der Schaltungsknotenpunkt, der bei Verbindung
der Enden der steuerbaren Stromstrecken (Kanäle) einer Anzahl
von Feldeffekttransistoren entsteht, eine erhebliche Streukapazität haben kann, deren störender Einfluß auf die Arbeitsweise
der Schaltungsanordnung durch eine Vorlade-Schaltvorrichtung beseitigt oder zumindest stark verringert werden kann,
welche den Schaltungsknotenpunkt mit einem Schaltungspunkt vorgegebener Spannung verbindet, wenn sich die Schaltungsanordnung
im Ruhezustand befindet und die zur Unterbrechung der Verbindung während der Zeitspanne, in der die in der Schaltung enthaltenen
Transistoren sich im aktiven Zustand befinden (z.B. um Signale über ihre Stromstrecken zu empfangen oder abzugeben),
also während bestimmte Steuersignalwerte an den Steuerelektroden dieser Transistoren betätigt werden kann.
Es ist ferner eine Schaltungsanordnung mit mehreren Feldeffekttransistoren bekannt, welche in einer Matrix aus Zeilen
und Spalten angeordnet sind, v/obei a) die Transistoren Paare bilden und b) die Stromstrecken jedes Transistorpaares
miteinander in Reihe geschaltet sind und dazu dienen, jeden Matrixpunkt (der dem oben erwähnten Schaltungsknotenpunkt entspricht)
mit einer entsprechenden Schaltungsanordnung (z.B. einer bistabilen Speicherschaltung) am Kreuzungspunkt der entsprechenden
Zeile und Spalte der Matrix zu verbinden.
Es wurde nun festgestellt, daß weitere Probleme auftreten, wenn den Steuerelektroden der jeweiligen Transistoren
Steuersignale durch Zeilen- und Spaltenleiter der Matrix zugeführt werden. Beispielsweise kann, wie unten noch näher erläutert
v/erden wird, beim Anlegen eines Halbselektionssignales an einen der Spaltenleiter und einen der Zeilenleiter ein unerwünschter
Stromfluß zwischen einem halbselektierten Punkt und der Kapazität des zugehörigen Schaltungspunktes auftreten.
2098 U/ 1 39-6
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, eine Schaltungsanordnung mit mehreren Feldeffekttransistoren
anzugeben, bei der Störungen der oben angegebenen Art vermieden werden.
Gemäß der Erfindung wird diese Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art dadurch gelöst,
daß die Transistoren in zwei Gruppen angeordnet sind, von denen die zweite Gruppe einen Transistor enthält und dass die Stromstrecken
der Transistoren so geschaltet sind, daß jedes Transistorpaar aus einem Transistor der ersten Gruppe und dem Transistor
der zweiten Gruppe besteht und die Verbindungspunkte der Stromstrecken aller Transistorpaare den gemeinsamen Schaltungsknotenpunkt
bilden.
Durch diese Maßnahmen werden die oben geschilderten Störungen ganz oder zumindest weitestgehend vermieden.
Die Feldeffekttransistoren brauchen selbstverständlich nicht in einer aus Zeilen und Spalten bestehenden Matrix angeordnet
sein, die Erfindung ist vielmehr auch auf Schaltungsanordnungen mit anderer Konfiguration anwendbar und auch auf
Schaltungsanordnungen, bei denen sich keine regelmäßige Anordnung der Transistoren erkennen läßt.
Im folgenden werden Ausführungsbeispiele anhand der Erfindung näher erläutert, es zeigen:
Fig. 1 ein teilweise in BLockform gehaltenes Schaltbild
eines mit Feldeffekttransistoren aufgebauten Speichers, anhand dessen das der Erfindung zugrundeliegende Problem erläutert
wird;
Fig. 2 ein Schaltbild eines Teiles eines Speichers mit einer Schaltungsanordnung gemäß einem Ausführungsbeispiel
2098H/1386
der Erfindung und
Fig. 3 ein Schaltbild eines zweiten Ausführungsbeispiels der Erfindung.
Bei der Erläuterung der Figuren 1 und 2 wird angenommen, daß die Binärziffer 1 durch einen relativ positiven
Spannungswert und die Binärziffer O durch einen relativ niedrigen Spannungswert, wie Masse, dargestellt wird. Bei Fig. 3
wird die Binärziffer 1 durch einen relativ negativen Spannungswert und die Binärziffer O durch Massespannung dargestellt. In
allen Figuren geben die zur Bezeichnung von Transistoren verwendetenB uchstaben "P" und "N" gleichzeitig auch den Leitungstyp der betreffenden Transistoren an.
Das in Fig. 1 dargestellte Speicherwerk enthält sechs MOS-Feldeffekttransistoren pro Speicherplatz. Es sind nur 2x2
Speicherplätze dargestellt, in der Praxis kann der Speicher 4x4, 8x8 oder eine wesentlich größere Anzahl von Speicherplätzen
enthalten und die Speichermatrix braucht auch nicht quadratisch zu sein. Die Information 1 ader O-wird in den jeweiligen Speicherplätzen
in einem komplementär-symmetrischen (CMOS), vier Transistoren enthaltenden Flipflop gespeichert. Ein solches
Flipflop 10a ist genauer dargestellt, während die übrigen Flipflops 10b bis iod nur als Blöcke bezeichnet sind. Die Steuerelektroden
von Transistoren P. und N, des Flipflops sind mit dem gemeinsamen Abflußanschluß von Transistoren P3 und lXL· verbunden,
während die Steuerelektroden der Transistoren P2 und N2
mit dem gemeinsamen Abflußanschluß der Transistoren P, und N, verbunden sind. Die Quellenelektroden der Transistoren P1 und P2
sind mit einer Spannungsquelle +V00 verbunden, die eine Spannung
von ZoB. +1OV liefern kann. Die Quellenelektroden der Transistoren N, und N~ sind mit einer zweiten Spannungsquelle,
wie Masse, verbunden. Die übrigen Transistoren an jedem Speicherplatz
, wie die Transistoren N. und N5 sind Decodierertransistoren.
2098U/1396
Jede Spalte des Speichers enthält zwei Decodierertransistorcm,
die allen X-Leitungen gemeinsam sind. Es handelt sich dabei uai die Transistoren iNu und Mg, die der Spalte Y, zugeordnet
sind, und die Transistoren Ng und IJg für die Spalte Y-.
Zwei Transistoren, v/ie tjo und l-ic sind mit ihren Steuerelektroden
an den Spaltenleiter Y. angeschlossen. Die Quellenelektrode des Transistors N3 ist mit einer Leitung D. verbunden und die
OueLleneLektrode des Transistors Ng ir.t an eine Leitung DQ angeschlossen.
Die AbflußeLektroden der Transistoren N0 und N,
3 6
sind an Leitungen 13 bzv/. 15 angeschlossen. Alle in Fig. 1 dargestellten
Tramiistoren können als integrierte Schaltung auf
einem gemeinsamen Substrat gebildet sein.
Im Betrieb des in Fig. 1 dargestellten Speichers liegt im Ruhezustand an allen X- und Y- Leitungen Massespannung und
die Leitungen D, und D führen im Ruhezustand die Spannung +V00.
Um eine 1 in einem Speicherplatz, wie 10a, zu speichern, wird
die Leitung D. auf einen verhältnismäßig positiven Spannungswetrt,
v/ie +V D gebracht, D wird auf einen verhältnismäßig
niedrigen Spannungswert, wie Masse, gebracht, die Zeilenleitung
X. wird auf einen verhältnismäßig positiven Spannungsv/ert, wie
t-V gebracht und die SpaLtenleitung Y, wird auf dieselbe verhüLtnisinäßig
positive Spannung ausgesteuert. Die verhältnismäßig
positiven Spannungen an den Leitungen X. und Y. gelangen
zu dan 5'.teuerelektroden zweier Paare von Decodxerertrans is toren
(II-j, N. und N5, Mg)/ die dem Speicherplatz mit dem Flipflop 10a
zugeordnet sind. Die in Reihe geschalteten Stromstrecken "jedes Transifjtorpaareri, die eLnen Stromweg bilden, nehmen dementsprechend
eine verhältnismäßig niedrige Impedanz an. Die Massespannung
auf der Leitung DQ gelangt daher über den die Stromstrecken
der Transistoren Ng und Mr enthaltenden Stromweg zu
den Steuerelektroden der Transistoren N und P und tastet den
Transistor P auf, während der Transistor N, gesperrt wird. In entsprechender Weise gelangt die Spannung +V00 von der Leitung
D über die Transistoren N^ und N4 zu den Steuerelektroden
O ό %
2098U/139
der Transistoren P„ und EL·, v;odurch P2 gesperrt und N2 auf getastet
wird. Dies ist der !'L"-Zustand des Flipflops 10a, d.h.
also P und N2 leiten, während P2 und N. gesperrt sind.
Um eine O in einem Speicherplatz, wie dem Speicherplatz
mit dem Flipflop 10a zu speichern, werden wieder X1 und
Y1 auf eine verhältnismäßig hohe Spannung, wie +VDD gebracht,
die Spannung an DQ stellt jedoch nun eine 1 (+V00) und die
Spannung an D1 eine 0 (Masse) dar. Hierdurch v/erden die Transistoren
P2 und N, aufgetastet, während die Transisotren P, und
N2 gesperrt werden. Dies ist der Null-Zustand des Flipflops.
Das oben beschriebene Speicherwerk ist funktionsfähig, es hat sich jedoch gezeigt, daß seine Arbeitsweise mit zunehmender
Größe und Arbeitsgeschwindigkeit mehr und mehr zu wünschen übrig läßt. Der Grund hierfür sind die Streukapazitäten
in der Schaltungsanordnung. Da bei der in Fig. 1 dargestellten Schaltung des Speicherwerks eine größere Anzahl von Transistoren
entsprechend dem Transistor N. (Fig. 1 sind nur zwei solcher
Transistoren vorhanden, in größeren Speichern sind es jedoch
sehr viel mehr) mit der relativ langen Leitung 13 verbunden sind und in entsprechender Weise eine größere Anzahl von Transistoren
Nc·., mit der relativ langen gemeinsamen Leitung 15
verbunden sind, haben diese Leitungen jeweils eine beträchtliche Streukapazität. Diese Kapazität ist durch gestrichelt
gezeichnete Kondensatoren 12a, 12b usw. versinnbildlicht. Sie beeinträchtigt die Funktion der Codiererschaltung in der folgenden
Weise:
Angenommen im Speicherplatz mit dem Flipflop 10a sei eine 1 gespeichert worden. Während des Speicherns wird die
Leitung DQ auf Massespannung gehalten. Die Streukapazität 12b
v/ird dadurch also praktisch vollständig entladen. Wenn die Decodierer-Leitungen
X1 und Y, wieder auf Massespannung gebracht
werden, bleibt die Streukapazität 12b praktisch ungeladen.
2098U/1306
Angenommen, es solle nun unmittelbar anschließen d Information
im Speicherplatz mit dem Transistor iod gespeichert werden. Hierfür werden die Decodierer-Leitung Y2 und X2 auf die
Spannung +VDD gebracht. Dies bedeutet für den Speicherplatz mit
dem Flipflop 10c den halbselektierten Zustand und der zugehörige Decodierertransistor N5C (der auf die Spannung an X2 anspricht)
wird aufgetastet, d.h. daß seine Stromstrecke eine niedrige
Impedanz annimmt. Da die Streukapazität 12b entladen ist, neigt der Transistor N5 dazu, Strom zu ziehen, der die Streukapxität
12b über die Leitung 15 auflädt. Es sei ferner ange- ä nommen, daß sich das Flipflop 10c im Nullzustand befinde (P2 und
N leitend, P und N3 gesperrt). Die verhältnismäßig große, auf
Masse liegende Streukapazität 12b, die momentan (über den Transistor N5C) mit der Steuerelektrode des gesperrten Transistors
P1 des Flipflops lOc verbunden wird, kann unter Umständen den
Transistor P. auftasten und dadurch den Zustand des Flipflops lOc ändern. Dies ist selbstverständlich höchst unerwünscht.
Es ist ersichtlich, daß die ungeladene Streukapzität
des Speicherplatzes außerdem das Arbeiten des Speicherwerks verlangsamt. Nimmt man beispielsweise an, daß der Speicherplatz
mit dem Flipflop lOc selektiert werde und in diesem Speicherplatz eine Null gespeichert werden solle. Wie bereits erwähnt, M
bedeutet dies, daß die Spannung auf der Leitung dQ groß und
auf der Leitung d., klein wird. Wenn der Transistor Ng leitet
(Y, = +V DD) beginnt die Spannung auf der Leitung 15 anzusteigen.
Da die Leitung 15 jedoch eine große Streukapazität, nämlich die Kapazität 12b, hat, die ungeladen ist, kann ihre Spannung nicht
augenblicklich den hohen Wert annehmen, sondern sie nimmt entsprechend der exponentiellen Ladekurve der Kapazität 12 b zu.
Die von der Geometrie und Größe des Speichers abhängige Zeit, die die Leitung 15 braucht, um die für das Speichern der gewünschten
Information im Speicherplatz erforderliche Spannung zu erreichen, kann von einigen zehn bis einigen hundert Nanosekunden
betragen und muß selbstverständlich zur Lese-Speicher-Zykluszeit des Speicherwerks hinzugerechnet werden.
2098U/1396
Die ungeladenen Kapazitäten an den Schaltungsknoten beeinträchtigen auch die Leseoperation. Angenommen, im Speicherplatz
mit dem Flipflop 10c sei gerade eine 1 gespeichert worden (D =+VDD, Do=0^' so ^aß ^e Streukapazität 12b entladen und
die Streukapazität 12a auf +VQD aufgeladen sind. Nun soll die
zu einem früheren Zeitpunkt im Flipflop 1Oa gespeicherte In formation gelesen v/erden und diese Information soll den Wert
haben (N. und P„ leitend, P, und N2 gesperrt). Während des Lesens
liegen sowohl die 1 als auch die 2 auf einer hohen Spannung (+V00) und ein etwaiger Stromfluß in einer dieser Leitungen
wird durch einen Leseverstärker wahrgenommen, der beispielsweise mit beiden Leitungen verbunden sein kann. Um das FLipflop
lOa zum Lesen zu selektieren, wird die Spannung auf den Leitungen X, und Y, auf +V00 angehoben. Da der Transistor N, des Flipflops 10a leitet, müßte eigentlich dann ein Strom von D1 über
N3 und die Leitung 13 durch N4 und N. nach Masse fließen und
da N2 gesperrt ist, sollte von der Leitung D nach Masse kein
Strom fließen. Unter den geschilderten Voraussetzungen ist die Kapazität 12b jedoch entladen, so daß die Spannung +VQD auf der
Leitung D kurzzeitig einen Stromfluß über Nfi und die Leitung
15 in die Kapazität 12b verursacht, bis diese Kapazität genügend (ungefähr auf V"DD) aufgeladen ist, um den Transistor Ng zu
sperren. Erst nach diesem Intervall, das einige zehn bis mehrere hundert Nanosekunden dauern kann, wird es sinnvoll, den
Stromfluß infeer Leitung, z.B. D,, zu messen. Die Leseoperation muß also verlangsamt werden, um dem Einfluß der Streukapazität
der Schaltung Rechnung zu tragen.
Fig. 2 zeigt, wie diese Probleme gemäß der Erfindung
gelöst werden können. Das Speicherwerk selbst ist ähnlich wie das gemäß Fig. 1. Zusätzlich enthält jede Spalte des Speichers
jedoch zwei Vorlade-Transistoren, z.B. P3 und P4. Diese Transistoren
sind mit ihren Quellenelektroden an eine Quelle für eine positive Spannung, wie +Vnn angeschlossen, während ihre
Steuerelektroden mit einer Spaltenleitung, wie Y,, verbunden sind. Die Abflußelektrode des Transistors P3 ist mit der Lei-
2 0 9 8 1 A / 1 3 9 6
tung 13 verbunden, während der Transistor P. mit seinem Abfluß
an die Leitung 15 angeschlossen sind. Die beiden Vorlade-Transistoren
für die übrigen Spalten des Speichers (in Fig. 2 ist nur ein weiteres Transistorpaar, nämlich P5 und Pg, dargestellt)
sind entsprechend geschaltet.
Im Betrieb der Schaltungsanordnung gemäß Fig. 2 werden die Spaltenleitungen Y, und Y„ (und die Zeilenleitungen X. und
X^) normalerweise auf riassespannung gehalten, wie es auch bei
der Schaltung gemäß Fig. 1 der Fall war. Die dann an den Steuerelektroden der Vorlade-Transistoren, z.B. P3 und P. liegende
Ilassespannung hält die Strompfade dieser Transistoren im Zustand
niedriger Impedanz. Die Speisespannung +VD gelangt daher über diese Strompfade zu den Schaltungsknoten 13, 15 usw. und hält
die StreukapazitHt dieser Schaltungsknoten auf eine Spannung
von ungefähr gleich +Vnn aufgeladen.
Wenn ein Speicherplatz, z.B. der Speicherplatz mit dem j Flipflop lOa, selektiert wird, nehmen Y, und X. beide eine hohe '
Spannung an und die Änderung der S-'pannung von Y. auf den verhältnismäßig
positiven Wert sperrt die Transistoren P3 und P.
und sciialtet diese Transistoren praktisch von den Leitungen 13
und 15 ab. V/ährend des Lese- und Schreibe-Zyklus sind die Vorlade-Transistoren also von der Schaltung abgetrennt und beeinflussen
deren Arbeitsweise nicht.
Der Vollständigkeit halber sind in Fig. 2 noch eine Schreibschaltung 18 und ein Leseverstärker 19 dargestellt. Wie ·
erwähnt, liefert die Schreibschaltung während der Schreiboperation Signale D. = 1 und üQ = O an den Speicher, wenn im selektierten
Speicherplatz eine 1 gespeichert v/erden soll, und die Signale D· = 0 und Dn = 1, wenn im selektierten Speicherplatz
eine 0 gespeichert werden soll. Während des Leseintervalls hält die Schreibfichaltung die Leitungen D und DQ auf +VÜD
(entsprechend einer binären 1) und dem Leseverstärker wird ein Tastimpuls zugeführt, der den Leseverstärker zur Erzeugung eines
20981 kl 1 396
Ausgangssignales S veranlaßt, dessen Wert vom Wert des Bits abhängt, das in dem durch "die X- und Y-Decodierspannungen selektierten
Speicherplatz gespeichert ist.
Fig. 3 zeigt ein zweites Ausführungsbeispiel der Erfindung, bei dem alle MOS-Feldeffekttransistoren demselben Leitfähigkeit
styp, nämlich dem p-Typ angehören. Jeder Speicherplatz
enthält sechs Transistoren, von denen vier Transistoren, P1n Ρ,,,
zur Speicherung der Information dienen und die restlichen zwei, P-jc und P,7, Decodierertransistoren sind. Die beiden
Transistoren P11 und ^13? die als Ärbeitswiderstände dienen,
sind Steuerelektroden und Abflußelektrode verbunden. Der Transistor P,Q ist mit seiner Steuerelektrode an die Abfluß-Quellenverbindung
zwischen den Transistoren P, „ und P, ->
angeschlossen. Der Transistor P,„ ist mit seiner Steuerelektrode an die Abfluß-Quellen-Verbindung
der Transistoren P1n und P,, angeschlossen.
Die Transistoren P,Q und P,„ sind mit ihren Quellenelektroden
an eine Spannungsquelle, wie Masse, angeschlossen. Die Abflußelektroden
der Transistoren P,, und P13 liegen an einer Quelle
für eine relativ negative Spannung -V / die z.B. -10 V betragen
kann.
Jeder Spalte des Speichers (in Fig. 3 ist der Einfachheit halber nur eine einzige dargestellt) ist ein Paar von Decodierertransistoren,
z.B. P-,4 und Pig/ zugeordnet. Der Transistor
P,. ist mit seiner Abflußelektrode an die Leitung D, und mit seiner Quellenelektrode an eine allen X-Decodierertransistoren
der betreffenden Spalte gemeinsame Abflußverbindung 130
angeschlossen. In entsprechender Weise ist die Quellenelektrode des Y-Decodierertransistors P,g mit dem allen Abflußelektroden
der X-Decodierertransistoren der betreffenden Spalte gemeinsame Verbindung 150 angeschlossen und die Abflußelektrode von
P,8 ist mit der Leitung DQ verbunden.
Die beiden Vorlade-Transistoren für die Spalte YT sind
20981 A/1398
P.,. und P1n. Der Transistor P1 r ist mit seiner Steuerelektrode
16 19 Io
an die Leitung D.., mit seiner Quellenelektrode an die gemeinsame
Verbindung 130 und mit seiner Abflußelektrode an die Quelle für die negative Spannung ~VDD angeschlossen. Der Transistor Plg ist
•mit seiner Steuerelektrode an die Leitung D0, mit seiner Quellenelektrode
an die gemeinsame Verbindung 150 und mit seiner Abflußelektrode an die Spannungsquelle für -V^0 angeschlossen. Die
in der Schaltung wirksamen Streukapazitäten sind durch Kondensatoren 120a und 120b versinnbildlicht.
Im Betrieb des in Fig. 3 dargestellten Speichers liegen alle X- und Y-Leitungen normalerweise auf Masse und die Leitungen
D. und D_ normalerweise auf ~V DD· Wenn in einem Speicherplatz
eine 1 gespeichert werden soll, werden die X- und Y-Decodierer-Spannungen
für den betreffenden Speicherplatz auf ~VDD
gebracht, D, wird auf ~VDD gehalten und DQ wird auf Massepotential
angehoben. Die Spannung ~VDD auf der Leitung D tastet den
Transistor P12 auf und die Massespannung auf der Leitung D_ !
sperrt den Transistor Plo· In entsprechender Weise kann in einem
Speicherplatz dadurch eine 0 gespeichert werden, daß man D auf ~VDD h^lt und die Spannung der Leitung D1 auf Masse anhebt, während
die X- und Y-Decodiererspannung für den betreffenden Spei-rcherplatz
den Wert ~VQD haben.
Bei der Abfrage eines Speicherplatzes werden den zugehörigen Decodierertransistoren entsprechende Spannungen zugeführt,
während DQ und D1 auf -Vq gehalten werden. Wenn beim Lesen
der Transistor P12leitet, fließt Strom durch die Leitung DQ
und wenn stattdessen der Transistor P,Q des betreffenden Speicherplatzes
leitet, fließt Strom durch die Leitung D..
Wenn die Vorlade-Transistoren P1,. und P, n fehlen wür-
x ο iy
den, träten wegen der relativ großen Streukapazität 120a und 120b im Speicher gemäß Fig. 3 die gleichen Probleme auf wie beim
Speicher gemäß Fig. 1. Die ungeladene Streukapazität würde dann
2098U/1396
die Zuverlässigkeit der Schaltung beeinträchtigen und die Zykluszeit
für das Lesen und Schreiben vergrößern. Wenn die Schaltungsanordnung jedoch in der in Fig. 3 dargestellten Weise ausgebildet
ist, befinden sich die Transistoren P fi und P g im Ruhezustand
des S peichers im Zustand niedriger Impedanz. Die Streukapazitäten 12Oa und 12Ob werden daher durch einen Strom aufgeladen,
der von der Klemme der Spannungsquelle ~V durch die leitenden Transistoren in die betreffende Kapazität fließt. Wenn
andererseits Information in einem Speicherplatz gespeichert werden soll, also wenn z.B. die Spannung auf der Leitung D1 auf Massepotential
angehoben wird, wird der Vorladetransistor 16 gesperrt und hat dann keinen Einfluß auf die Schreiboperation. In
entsprechender Weise sperrt der Transistor P.g und schaltet
-V von der Kapazität 120b ab, wenn die Spannung auf der Leitung DQ auf Massepotential angehoben wird.
Bei der Schaltungsanordnung gemäß Fig. 3 beeinträchtigen die Vorlade-Transistoren P,g und P g etwas die Arbeitsweise der
Schaltung während des Lesezyklus. Während des Lesens, werden die Leitungen D, und DQ beide auf ~V_D gehalten und der in der
einen dieser Leitungen fließende Strom wird wahrgenommen. Nimmt man nun beispielsweise an, daß χ.=γ.=—V (entsprechend einer
binären l)ist, und der Transistor P10 des Speicherplatzes leitet,
so daß ein Strom durch diesen Transistor und den Transistor P15 zur Verbindung 130 fließt. Vorzugsweise sollte dieser
Strom ganz durch den Transistor P . zur Leitung D1 fließen,
da sich jedoch D1 auf -Vnn befindet und der Transistor P1 c im-
X LJL) J. O
mer noch leitet, fließt ein Teil dieses Stromes durch den Transistor
Piß· In der Praxis ist der Vorlade-Transistor P16 jedoch
so bemessen, daß er einen kleinen Gegenwirkleitwert bzw. eine kleine Steilheit hat, so daß nur ein vernachlässigbarer
Teil des Lesestromes durch den Transistor P16 abgeleitet wird.
Der Gegenwirkleitwert des Transistors P16 ist zwar klein, die
Ruheperiode zwischen den aufeinanderSLgenden Lesezyklen ist jedoch lang genug, so daß der Transistor seine Hauptaufgabe,
209ÖU/1396
nämlich die Streukapazibät, z.B. 12Oa, genügend aufzuladen, erfüllen
und die Arbeitsweise der Schaltung in der oben geschilderten Ueise verbessern kann.
Die Erfindung wurde oben am Beispiel von CMOS-Schaltungen
und PMOS-Schaltungen erläutert, selbstverständlich kann
sie auch auf ίίΙ-lOS-Schaltungen und andere Transistorschaltungen
angev/endet werden. Eine NMOS-Schaltung würde ganz ähnlich wie
die Schaltung gemäß Fig. 3 sein, mit der Ausnahme, daß sie n-leitende
MOS-Transistoren enthielte und die Polaritäten der verschiedenen Spannungsquellen entsprechend gewählt wären. ι
Bei der Schaltungsanordnung gemäß Fig. 3 werden die ■
Vorlade-TransLStoren durch die Leitungen D1 und Dn gesteuert.
Sie könnten jedoch auch ähnlich gesteuert werden wie in Fig. 2. Um die richtigen Polaritäten der Spannungen für die Vorlade-Transistoren
zu gewährleisten, wäre dann jedoch ein Inverterglied zwischen der Leitung ΥΎ und den Steuerelektroden der Transistoren
P^ und P.Q erforderlich. Dieses negierende Verknüpfungsglied
würde die rlassespannung, die normalerweise an Y- liegt, in die Spannung ~V umkehren, um die Vorlade-Transistoren P.g und P.g
im Ruhezustand leitend zu halten. Wenn andererseits die Spannung Y, den Wert -Vn.-. annimmt, würde das negierende Verknüpfungsglied
den Steuerelektroden P.fi und P.« Massepotential zuführen
und diese Transistoren dadurch sperren.
ßÄD 20981 U /1396
Claims (7)
- -14-Patentansprüche(JLs Schaltungsanordnung mit mehreren Feldeffekttransistoren, deren jeweils durch eine mit einem Eingangssignal gespeiste Steuerelektrode in ihrer Leitfähigkeit steuerbare Stromstrecken unter Bildung von jeweils einem Verbindungspunkt paarweise in Reihe geschaltet sind und die dadurch gebildeten Stromwege, die bei gewissen Werten der den zugehörigen Steuerelektroden zugeführten Steuersignalen eine niedrige Impedanz annehmen, mit einen gemeinsamen Schaltungspunkt/ der eine erhebliche Streukapazität hat, in Verbindung stehen, ferner mit einer Vorlade-Schaltvorrichtung, die eine Steuerelektrode und einen Strompfad hat, der zwischen den Schaltungsknotenpunkt und eine Quelle für eine vorgegebene Spannung geschaltet ist, und mit einer Steueranordnung, welche die Steuerelektrode der Schaltvorrichtung im Ruhezustand auf einem Signalwert hält, bei dem der Strompfad eine niedrige Impedanz hat, und welche während der Zuführung von Steuersignalen der gewissen Werte zu den Steuerelektroden der Feldeffekttransistoren die Steuerelektrode der Schaltvorrichtung auf einen Wert bringt, bei welchem der Strompfad eine hohe Impedanz annimmt, dadurch gekennzeichnet, daß die Transistoren in zwei Gruppen angeordnet sind, von denen die zweite aus einem Transistor besteht, und daß die Stromstrecken der Transistoren so geschaltet sind, daß jedes Transistorpaar aus einem Transistor der ersten Gruppe und dem Transistor der zweiten Gruppe besteht und die Verbindungspunkte der Stromstrecken aller Transistorpaare miteinander verbunden sind und den gemeinsamen Schaltungsknotenpunkt bilden.
- 2. Schaltungsanordnung nach Anspruch 1, d a durch gekennzeichnet, daß die Transistoren einem vorgegebenen Leitungstyp angehören und daß die Vorlade-Schaltvorrichtung einen zusätzlichen Feldeffekttransistor (P-, P.) enthält, der dem entgegengesetzten Leitungstyp angehört und dessen steuerbare Stromstrecke den Strompfad des209814/1396-15-Vorlade-Schalters bildet.
- 3. S chaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steueranordnung eine Verbindung von der Steuerelektrode des zusätzlichen Transistors zur Steuerelektrode des Transistors der zweiten Gruppe enthält und daß der zusätzliche Transistor durch die der Steuerelektrode des Transistors der zweiten Gruppe zugeführten Steuersignale gesteuert ist.
- 4. Schaltungsanordnung nach Anspruch 1, d a - ^ durch gekennzeichnet, daß die Transi- ι stören einem vorgegebenen Leitungstyp angehören und daß die j Vorlade-Schaltvorrichtung einen zusätzlichen Transistor enthält, der dem vorgegebenen Leitungstyp angehört und dessen | Stromstrecke den Strompfad der Voriade-Schaltvorrichtung bildet. !
- 5. Schaltungsanordnung nach Anspruch 4, dadurch I gekennzeichnet, daß das Eingangsende des Stromweges jedes Transistorpaares der Transistoren das dem Schaltungs-I knotenpunkt abgewandte Ende der Stromstrecke des Transistors j der zweiten Gruppe ist und daß die Steueranordnung eine Verbin- | dung zwischen der Steuerelektrode des zusätzlichen Transistors & und dem abgewandten Ende der Stromstrecke des Transistors der zweiten Gruppe enthält.
- 6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Gegenwirkleitwert des zusätzlichen Transistors, der die Vorlade-Schaltvorrichtung bildet, wesentlich kleiner als der Gegenwirkleitwert jedes Transistors der erstgenannten Transistoren ist.
- 7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Verwendung als Decodierer für eine Anzahl von Schaltungsanordnungen, die jeweils einen mit dem Ausgangsende eines entsprechenden Stromwegs verbundenen20981 A/ 1396Schaltungspunkt und eine Anordnung zur internen Verbindung des Schaltungspunktes an eine von zwei Spannungsquellen, von denen die erste eine Spannung des gleichen Wertes wie die vorgegebene Spannung und die andere eine Spannung desselben Wertes wie diejenige, mit der der Schaltungsknotenpunkt kapazitiv gekoppelt ist, liefern, enthält, die Vorlade-Schaltvorrichtung so ausgelegt ist, daß sie den Schaltungsknotenpunkt normalerweise, wenn kein Signal des gewissen Wertes an den Steuerelektroden der Transistoren liegt, auf der zweiten Spannung hält.2098 U /1.3 9 6
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US7350770A | 1970-09-18 | 1970-09-18 | |
US13632771A | 1971-04-22 | 1971-04-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2130002A1 true DE2130002A1 (de) | 1972-03-30 |
Family
ID=26754545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712130002 Pending DE2130002A1 (de) | 1970-09-18 | 1971-06-16 | Schaltungsanordnung mit mehreren Feldeffekttransistoren |
Country Status (5)
Country | Link |
---|---|
US (2) | US3638039A (de) |
DE (1) | DE2130002A1 (de) |
FR (1) | FR2106593A1 (de) |
GB (1) | GB1338959A (de) |
NL (1) | NL7107967A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3801964A (en) * | 1972-02-24 | 1974-04-02 | Advanced Memory Sys Inc | Semiconductor memory with address decoding |
US3789243A (en) * | 1972-07-05 | 1974-01-29 | Ibm | Monolithic memory sense amplifier/bit driver having active bit/sense line pull-up |
US3879621A (en) * | 1973-04-18 | 1975-04-22 | Ibm | Sense amplifier |
US3967136A (en) * | 1974-06-07 | 1976-06-29 | Bell Telephone Laboratories, Incorporated | Input circuit for semiconductor charge transfer device circulating memory apparatus |
US4110840A (en) * | 1976-12-22 | 1978-08-29 | Motorola Inc. | Sense line charging system for random access memory |
US4340943A (en) * | 1979-05-31 | 1982-07-20 | Tokyo Shibaura Denki Kabushiki Kaisha | Memory device utilizing MOS FETs |
DE2926050C2 (de) * | 1979-06-28 | 1981-10-01 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Schaltungsanordnung zum Lesen Und/oder Schreiben eines integrierten Halbleiterspeichers mit Speicherzellen in MTL-Technik |
NL8005756A (nl) * | 1980-10-20 | 1982-05-17 | Philips Nv | Inrichting voor het opwekken van een reeks binair gewogen waarden van een elektrische grootheid. |
US4556961A (en) * | 1981-05-26 | 1985-12-03 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor memory with delay means to reduce peak currents |
JPS63144488A (ja) * | 1986-12-06 | 1988-06-16 | Fujitsu Ltd | 半導体記憶装置 |
US4868903A (en) * | 1988-04-15 | 1989-09-19 | General Electric Company | Safe logic zero and one supply for CMOS integrated circuits |
JP4459257B2 (ja) * | 2007-06-27 | 2010-04-28 | 株式会社東芝 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3343130A (en) * | 1964-08-27 | 1967-09-19 | Fabri Tek Inc | Selection matrix line capacitance recharge system |
US3440444A (en) * | 1965-12-30 | 1969-04-22 | Rca Corp | Driver-sense circuit arrangement |
US3541530A (en) * | 1968-01-15 | 1970-11-17 | Ibm | Pulsed power four device memory cell |
US3599180A (en) * | 1968-11-29 | 1971-08-10 | Gen Instrument Corp | Random access read-write memory system having data refreshing capabilities and memory cell therefor |
-
1970
- 1970-09-18 US US73507A patent/US3638039A/en not_active Expired - Lifetime
-
1971
- 1971-04-22 US US136327A patent/US3688264A/en not_active Expired - Lifetime
- 1971-06-10 NL NL7107967A patent/NL7107967A/xx unknown
- 1971-06-16 DE DE19712130002 patent/DE2130002A1/de active Pending
- 1971-06-16 GB GB2815971A patent/GB1338959A/en not_active Expired
- 1971-06-18 FR FR7122345A patent/FR2106593A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
FR2106593A1 (de) | 1972-05-05 |
US3688264A (en) | 1972-08-29 |
NL7107967A (de) | 1972-03-21 |
GB1338959A (en) | 1973-11-28 |
US3638039A (en) | 1972-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3249671C2 (de) | ||
DE2659248B2 (de) | ||
DE3037130A1 (de) | Halbleiter-speicherschaltung und adressenbezeichnungsschaltung dafuer | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE2740700C3 (de) | ||
DE2432684C3 (de) | Schaltungsanordnung zur Zwischenspeicherung der in einer Matrix aus Feldeffekt-Transistoren gespeicherten binären Informationen | |
DE1816356A1 (de) | Monolythischer Halbleiterspeicher | |
DE2707456C3 (de) | ||
DE2608119A1 (de) | Schaltkreis zum abtasten und auffrischen eines halbleiterspeichers | |
DE2130002A1 (de) | Schaltungsanordnung mit mehreren Feldeffekttransistoren | |
DE2805664A1 (de) | Dynamischer lese/schreib-randomspeicher | |
DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2332643A1 (de) | Datenspeichervorrichtung | |
DE2041959A1 (de) | Randomspeicher | |
DE1959870B2 (de) | Kapazitive speicherschaltung | |
DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
DE2351554C2 (de) | Speicher für direkten Zugriff mit dynamischen Speicherzellen | |
DE2101180C3 (de) | ||
DE1960598A1 (de) | MOS-Schnellesespeicher | |
DE2505245C3 (de) | ||
DE2022256A1 (de) | Permanentspeicher | |
DE69800797T2 (de) | Verfahren zum programmieren eines flash-eprom-speichers | |
DE2152109A1 (de) | Speicher mit Feldeffekt-Halbleiterelementen | |
EP0045399B1 (de) | Monolithisch integrierter Halbleiterspeicher |