DE2332643A1 - Datenspeichervorrichtung - Google Patents

Datenspeichervorrichtung

Info

Publication number
DE2332643A1
DE2332643A1 DE2332643A DE2332643A DE2332643A1 DE 2332643 A1 DE2332643 A1 DE 2332643A1 DE 2332643 A DE2332643 A DE 2332643A DE 2332643 A DE2332643 A DE 2332643A DE 2332643 A1 DE2332643 A1 DE 2332643A1
Authority
DE
Germany
Prior art keywords
transistor
gate electrode
data storage
voltage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2332643A
Other languages
English (en)
Other versions
DE2332643C2 (de
Inventor
Nicholas Edward Aneshansley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2332643A1 publication Critical patent/DE2332643A1/de
Application granted granted Critical
Publication of DE2332643C2 publication Critical patent/DE2332643C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Liquid Crystal (AREA)
  • Static Random-Access Memory (AREA)

Description

THE NATIONAL CASH REGISTER COMPANY Dayton, Ohio (V.St.A.)
Patentanmeldung Unser Az.: Case 1879/GER Zusatzanmeldung zu P 23 13 476.1 (Case 1433) DATENSPEICHERVORRICHTUNG
Die Erfindung befaßt sich mit einer Datenspeichervorrichtung mit einem ersten Feldeffekttransistor mit isolierter Gateelektrode auf der entweder eine oder keine Ladung gespeichert werden kann, um entsprechend binäre Zustände darzustellen, mit einer Schreibvorrichtung mit einem zweiten Feldeffekttransistor mit Isolierter Gateelektrode, wobei dessen Sourceelektrode an die Gateelektrode des ersten Transistors angeschlossen 1st, mit einer Lesevorrichtung mit einem dritten Feldeffekttransistor mit einer isolierten Gateelektrode, dessen Sourceelektrode an die Drainelektrode des ersten Transistors angeschlossen ist und einer Stromversorgungsvorrichtung zur Bereitstellung einer Arbeitsspannung für die Datenspeichervorrichtung.
Eine bekannte Datenspeichervorrichtung der beschriebenen Art besitzt den Nachteil, daß sich die nur als kapazitive Ladungen gespeicherten Informationen nach einem Stromausfall nach kurzer Zelt abgebaut haben.
Es 1st Aufgabe der vorliegenden Erfindung, eine Datenspeichervorrichtung der genannten Art bereitzustellen, bei der der vorhergenannte Nachteil vermieden wird.
Die Erfindung ist gekennzeichnet durch eine mit der Stromversorgungsvorrichtung verbundene Abtastvorrichtung,
έθ.6.1973
309883/1340
2332543
die die Höhe der Arbeitsspannung mißt, eine an die Abtastvorrichtung und die Gateelektrode des dritten Transistors angeschlossene Speichersteuervorrichtung, wobei der dritte Transistor einen veränderbaren Schwellwert besitzt, und wobei nach Abfall der Arbeitsspannung unter einen bestimmten Wert die Abtastvorrichtung die Speichersteuervorrichtung dazu veranlaßt, eine Steuerspannung an die Gateelektrode des dritten Transistors anzulegen, wodurch die Schwellwertspannung des dritten Transistors auf einen ersten oder zweiten Wert eingestellt wird, in Abhängigkeit von dem kapazitiven Speicherzustand des ersten Transistors.
Eine Ausführung der vorliegenden Erfindung wird nun anhand eines Beispiels mit Bezugnahme auf die Zeichnungen beschrieben, in denen ist:
Fig. 1 ist eine schematische Darstellung einer informationshaltenden Speicherzelle;
Fig. 2 ist eine schematische Darstellung einer 2x2 Matrix von informationshaltenden Speicherzellen; und
Fig. 3 ist ein Zeitdiagramm für zwei informationshaltende Speicherzellen der in Fig. 2 gezeigten Matrix,
Wie es in Fig. 1 gezeigt wird, besitzt eine
informationshaltende Speicherzelle 17 einen Speichertransistor 16 mit festem Schwellwert und einen Lesetransistor 14 mit veränderbarem Schwellwerk Die Transistoren 12 und 16 mit festem Schwellwert können Metall-Oxid-Semiconductor (MOS) Feldeffekttransistoren sein. Der Transistor 14 mit veränderbarem Schwellwert kann ein Metall-Silizium Nitrit-Silizium Oxid-Silizium (MNOS) Feldeffekttransistor sein. Die Sourceelektrode 12S des Schreibtransistors 12 ist mit der Gateelektrode 16G des Speichertransistors 16 verbunden. Die Sourceelektrode 14S des Lesetransistors 14 ist mit der
20.6.1973
309883/1340
Jrainelektrode 16D des Speichertransistors 16 verbunden. Der Lesetransistor 12 wird dazu verwendet, entweder eine negative Ladung auf die Gateelektrode 16G des Speichertransistors 16 aufzubringen oder um eine negative Ladung von der Gateelektrode 16G zu entfernen. Wenn sich auf der Gateelektrode 16G eine Ladung befindet, wird eine binäre "1" vorübergehend in dem Speichertransistor 16 gespeichert. Wenn sich auf der Gateelektrode 16G keine Ladung befindet, wird eine binäre "0" vorübergehend in dem Speichertransistor 16 gespeichert. Wenn sieh auf der Gateelektrode 16G keine Ladung befindet, bewirkt der Speichertransistor 16 eine Abschirmung des Kanals des Lesetransistors 14, während des informationshaltenden Schreibens, wie es später erklärt wird.
Ein Schalter 42 ist mit der Gateelektrode 14G des Transistors 14 verbunden. Der Schalter 42 kann die Verbindung zu einer Leseauswahlschaltung 32 herstellen, die eine Einschaltspannung von -18 Volt für den Transistor 14 bereitstellt. Eine Batterie 29 mit -18 Voll; ist über den Lastwiderstand 28 und die Leitung 20 an die Drainelektrode 14D des Transistors 14 angeschlossen..Ein Eingang 21 eines Differenzverstärkers 22 ist an die Verbindung zwischen der Leitung 20 und dem Lastwiderstand 28 angeschlossen. Eine Referenzspannung von -18 Volt wird an den Eingang 23 des Differenzverstärkers 22 von der Batterie 30 her angelegt.
Der Lesetransistor 14 wird zu der Feststellung, ob eine Ladung vorübergehend auf der Gateelektrode 16G des Speichertransistors 16 gespeichert ist oder nicht, benutzt. Wenn auf der Gateelektrode 16G eine Ladung gespeichert ist, dann befindet sich der Transistor 16 im leitenden Zustand und wenn der Schalter 42 mit den -18 Volt der Leseauswahlschaltung 32 verbunden ist, kann ein Strom von der Batterie
20.6.1973
3 09883/1340
29 durch die Transistoren 14 und 16 zu Masse fließen. Dadurch wird der Eingang 21 des Differenzverstärkers 22 an Massepotential gelegt und auf .einer Leseleitung 19 erscheint ein Ausgangssignal, das eine vorübergehend gespeicherte "1" darstellt. Wenn auf der Gateelektrode 16G keine Ladung vorübergehend gespeichert ist, verbleibt der Eingang 21 auf einer Spannung von -18 Volt und auf der Leseleitung erscheint kein Ausgangssignal, wodurch eine vorübergehend gespeicherte "0" dargestellt wird. Durch Feststellung der Spannung auf der Leseleitung 19 kann man den vorübergehenden Speicherzustand der dauerhaft informationshaltenden Speicherzelle 17 feststellen.
Kenn der Strom zu der informationshaltenden Speicherzelle 17, wie bei einem Stromausfall, abgeschaltet wird, wird eine auf der Gateelektrode 16G gespeicherte Ladung abfließen, aber eine binäre "1" darin geht nicht verloren, da sie, wie es nun beschrieben wird, dauerhaft in den Transistor 14 mit veränderbarem Schwellwert eingeschrieben wird. Wenn die Spannungsversorgung 18 für die dauerhafte Speicherzelle 17 einen bestimmten unteren Wert erreicht, bewirkt der Überwachungsschaltkreis 20 für die Spannungsversorgung, daß der Schalter 42 mit dem Speicherschaltkreis 35 verbunden wird. Eine Spannung von -30 Volt aus dem Speicherschaltkreis 35 wird an die Gateelektrode 14G des Lesetransistors 14 mit veränderbarem Schwellwert für eine Millisekunde angelegt. Der Speicherschaltkreis 35 besitzt eine Spannungsquelle, wie eine -30 Volt Batterie oder einen großen auf -30 Volt aufgeladenen Kondensator. Da auf der Gateelektrode 16G eine Ladung vorhanden ist, ist die Sourceelektrode 14S geerdet, da der Transistor 16 aufgrund seiner vorhandenen Gateladung leitend ist. Auf diese Weise ist der Kanal des Transistors 14 zu dieser Zeit nicht abgeschirmt und es liegen die vollen 30 Volt über den Siliziumnitrit-
20.6.1973 309883/1340
und Siliziumoxid-Isolationsschichten an. Di^e in der Zwischenschicht zwischen den Isolationsschichten gespeicherten Elektronen werden in das Siliziumsubstrat unterhalb der aus Siliziumoxid bestehenden Isolationsschicht bewegt. Auf diese Weise wird die Schwellwertspannung des Transistors 14 innerhalb von ungefähr 1 Millisekunde von den vorher eingestellten -2 Volt auf -10 Volt geändert.
Der Speicherschaltkreis 35 besitzt einen genügend großen Leistungsspeicher, um diese -30 Volt für Millisekunden bereitzustellen. Die Schwellwertspannung des Feldeffektlesetransistors 14 mit veränderbarem Schwellwert wurde vor dem Spannungszusammenbruch auf -2 Volt durch den Einstellkreis 34 eingestellt. Der Einstellkreis 34 ist eine Spannungsquelle von +30 Volt, wobei diese Spannung mindestens eine Mikrosekunde lang vorhanden ist.
Wenn bei einem Spannungszusammenbruch bei der Spannungsversorgung 18 auf der Gateelektrode 166 keine Ladung gespeichert ist, wird die Sourceelektrode 14S nicht geerdet, sondern wird etwa auf eine Spannung von -18 Volt der Drainelektrode 14D von der Batterie 29 aus, gebracht, da der Speichertransistor 16 nicht leitend ist. Dadurch wird der Kanalbereich des Transistors 14 abgeschirmt, wenn eine Spannung von -30 Volt auf die Gateelektrode 14G von dem Speicherschaltkreis 35 aus angelegt wird. Es wird nur eine Spannungsdifferenz von 12 Volt über den Siliziumnitrit- und Siliziumoxid-Isolationsschichten angelegt. Diese Spannungsdifferenz ist nicht ausreichend, um Elektronen aus der Zwischenschicht zwischen den Isolationsschichten zu entfernen. So verbleibt die Schwellwertspannung des Transistors 14 auf dem vorher eingestellten Wert von -2 Volt.
Wenn an die dauerhafte Speicherzelle 17 wieder Leistung angelegt wird, wird die in dem Transistor 14 dauerhaft gespeicherte Information wieder aktiviert und auf den Speichertransistor 16 zurückübertragen, wie es im folgenden beschrieben wird.
20.6.1973
309883/1340
Dazu wird'eine Ladung auf die Gateelektrode 16G durch kurzzeitiges Schließen des Schalters 44, der mit der Gateelektrode 12G verbunden ist und durch Verbinden des Schalters 25 mit der Schreibquelle 24 für eine binäre "Γ, aufgebracht. Dann wird eine Spannung von -8 Volt an die Gateelektrode 14G von einem Regenerierkreis 37 über den Schalter 42 angelegt. Wenn die Schwellwertspannung des Transistors 14 bei -2 Volt liegen würde, würde er leitend werden,
Fortsetzung auf Seite 6 der Beschreibung vom 20.6.1973
20.6.1973
309883/ 1340
In dem oben beschriebenen Fall wird er, da die Schwellwertspannung auf -10 Volt geändert wurde, bei einer Gatespannung von -8 Volt nicht leitend. Die Ladung auf der Gateelektrode 166 wird nicht regeneriert, wenn der Schalter 25 mit dem Differenzverstärker 22 verbunden und der Schalter 44 geschlossen ist, da die Spannungen an den Eingängen 21 und 23 des Differenzverstärkers 22 beide -18 Volt betragen. Die Ladung auf der Gateeelektrode 16G wird bald abfließen. Die in dem Transistor 14 dauerhaft gespeicherte, binäre "1" wurde so invertiert, regeneriert und wieder in den Transistor 16 als eine binäre "0" während einer Regenerationsoperation eingeschrieben. Diese Inversion kann durch den nochmaligen Durchlauf durch eine Speicher- und Wiedereinschreiboperation aufgehoben werden. Während der zweiten Speicher- und Wiedereinschreiboperation wird die binäre "0", die in den Transistor 16 wieder eingeschrieben wurde,dauerhaft in den Transistor 14 mit veränderbarer Schwellwertspannung als eine binäre "0" eingeschrieben und dann wird diese binäre "0" als eine binäre "1" zurück in den Speichertransistor 16 übertragen.
Eine Differenzverstärkerschaltung 41 wird zum Lesen und Regenerieren der in der dauerhaften Speicherzelle 17 vorübergehend gespeicherten Information verwendet. Wenn eine Spannungsdifferenz von -18 Volt zwischen den Eingängen
21 und 23 des Differenzverstärkers 22 vorhanden ist, wird ein Ausgangssignal von -18 Volt über den Schalter 25 und über die Leitung 39 an die Drainelektrode 12D angelegt. Wenn die Spannungen an den Eingängen 21 und 23 gleich sind, gibt es kein Ausgangssignal vom Differenzverstärker 22 zur Drainelektrode 12D. Die Batterie 29 ist über den Lastwiderstand 28 mit dem negativen Eingang 21 des Differenzverstärkers
22 verbunden. Eine Referenzspannung von -18 Volt wird an den
20.6.1973
309883/1340
t 2332543
23
negativen Eingang/des Differenzverstärkers 22 von der Batterie 30 her angelegt. Wenn der Transistor 14 durch den Leseauswahlschaltkreis 32 und der Speichertransistor 16 aufgrund einer Ladung auf der Gateelektrode 16G leitend gemacht werden, ist die Leitung 20 geerdet und der Differenzverstärker 22 gibt ein Ausgangssignal von -18 Volt auf die Leitung 39 ab, falls der Schalter 25 geschlossen ist. Wenn der Speichertransistor 16 auf seiner Gateelektrode 16G keine Ladung besitzt, jedoch der Lesetransistor 14 geöffnet ist, erscheint auf dem Ausgang des Differenzverstärkers 22 die Spannung Null. Auf diese Weise wird, wenn eine Ladung auf der Gateelektrode 16G vorhanden, sie durch den Differenzverstärker 22 bei geschlossenen Schaltern 25 und 44 regeneriert. Wenn andererseits keine Ladung auf der Gateelektrode 16G vorhanden ist, wodurch eine binäre "0" dargestellt wird, dann bleibt diese binäre "0" weiterhin als eine nichtvorhandene Ladung auf der Gateelektrode 16G vorhanden, auch wenn die Schalter 25 und 44 geschlossen sind. Die binäre "1" oder "0" kann von der Leitung 19 kurz vor einer Regenerationsoperation ausgelesen werden. So wird die Leitung 19 dazu verwendet, um festzustellen, ob eine binäre "0" oder "1" vorübergehend in der Speicherzelle vor der Regenerationsoperation gespeichert war.
Wenn neue Information in die Speicherzelle eingebracht werden soll, wird der Schalter 25 entweder mit der "1"-Bitschreibquelle 24 oder der "0"-Bitschreibquelle 26 verbunden. Der Schalter 44 wird zum Anlegen des Schreiboder Regenerationsschaltkreises 36 an die Gateelektrode 12G geschlossen. Der Schreib- oder Regenerationsschaltkreis 36 ist eine Spannungsquelle, die eine Spannung von -18 Volt besitzt. Die "1"-Bitschreibquelle 24 bewirkt, daß eine Spannung von -18 Volt an die Gateelektrode 16G angelegt wird.
20·6·1973 309883/1340
Die "Q"-Bitschreibquelle 26 legt keine Ladung an die Gateelektrode 16G.
Ein Masseanschluß 31 ist vorgesehen, um die Gateelektrode 14G nach einem Stromausfall an Masse zu legen.
Fig. 2 zeigt eine Matrix von vier dauerhaften Speicherzellen 57, 59, 61 und 63, Die hier gezeigten dauerhaften Speicherzellen sind ähnlich zu der in Fig. gezeigten,dauerhaften Speicherzelle 17 und können auf einer Silizium-Halbleiterscheibe in integrierter Form vorliegen. Die durch die Speicherzellen 57, 61 und 59, 63 gebildeten Spalten können entsprechend über Schalter 68 und 58 mit Differenzverstärkern48 und 84 verbunden werden, die eine Lese- und Regenerationsfunktion durchführen, oder mit "1"-Bit-Schreibquellen 70 und 80 oder mit "OH-Bit-Schreib^uellen 72 und 82.verbunden werden. Die Gateelektroden 5OG und 55G der Lesetransistoren 50 und 55 mit veränderbarem Schwellwert der Speicherzellen 57 und 59 und die entsprechenden Gateelektroden in den Speicherzellen 61 und 63 können über Schalter 98 und mit der Leseauswahlschaltung 92 oder dem Wiedereinschreibkreis 97 verbunden werden. Widerstände 112 und 114 sind zwischen den Leitungen 60 und 73 und Masse angeschlossen, um auf der nicht über den Schalter 100 angeschlossenen Leitung eine Aufladung zu vermeiden. Die Gateelektroden 51G und 54G der Schreibtransistoren 54 und 51 mit festem Schwellwert der Zellen 57 und 59 und die entsprechenden Gateelektroden in den Speicherzellen 61 und 63 können über Schalter an Schreib- oder Regenerationsauswahl kreise 66 angelegt werden. Mit Hilfe des Schreib- oder Regenerationskreises 66, des Leseauswahlkreises 92 und des Schreibschaltkreises 65 oder 83 kann ein Informationsbit vorübergehend als eine Ladung auf einem Speichertransistor mit festem Schwellwert in
20.6.1973 309883/ 1340
-31 -
jeder der vier Speicherzellen 57, 59, 61 oder 63 von Fig. 2, in der vorher anhand von Fig. 1 beschriebenen Weise gespeichert werden.
Die in der Matrix 71 vorübergehend gespeicherte Information kann mit Hilfe eines Datenspeicherkreises dauerhaft, jeweils eine Reihe gleichzeitig, gespeichert werden. Der Schalter 100 wird zur Auswahl von zunächst der oberen Reihe und der Schalter 98 zur Auswahl des Datenspeicherkreises 96 verwendet, um die in der oberen Reihe von Speicherzellen vorübergehend gespeicherte Information dauerhaft zu speichern. Der Schalter 100 wird dann zur Auswahl der unteren Reihe und der Datenspeicherkreis 96 wird zur dauerhaften Speicherung der in der unteren Reihe vorübergehend gespeicherten Inforeation verwendet.
Fig. 3 zeigt Kurven für die Lese- (R), Schreib-(W), Regenerations- (F), Einstell- (P), Speicher- (S) und Regenerationsoperationen (T) für die obere Reihe der in Fig. 2 gezeigten Matrix 71. Zur Zeit I wird eine binäre "1" vorübergehend in die Speicherzelle 57 als eine Ladung auf der Gateeelektrode 52G des Speichertransistors 52 über die Leitung 62 und 67 eingeschrieben. Die Ladung auf der Gateelektrode 52G erniedrigt die Spannung auf der Gateelektrode 52G bis auf -15 Volt. Die Gateelektrode 53G des Speichertransistors'53 der Speicherzelle 59 bleibt auf 0 Volt. Zur Zeit II ist die Spannung auf den Leitungen 62 und 67 entfernt.
Zwischen den Zeiten III und V wird eine Lese- und Regenerationsoperation vorgenommen. Eine Spannung von -18 Volt wird an die Leitung 60 zürn Öffnen der Transistoren 50 und 55 angelegt. Da auf der Gateelektrode 52G jedoch nicht auf der Gateelektrode 53G eine Ladung
20.6.1973
309883/1340
- VO -
vorhanden ist, befindet sich die Leitung 69 auf Erdpotential und die Leitung 89 auf -18 Volt. Deshalb wird eine durch -18 Volt dargestellte binäre Ml" aus der Leitung 77 und eine durch 0 Volt dargestellte binäre "0" aus,der Leitung 79 ausgelesen.
Die Ladung auf der Gateelektrode 52G wird dann zur Zeit IV durch Verbinden der Schalter 68 und 58 mit den Differenzverstarkern 48 und 84 regeneriert. Da auf der Gateelektrode 53G keine Ladung vorhanden ist, wird sie auch durch den Differenzverstärker 84 nicht aufgeladen. Da auf der Gateelektrode 52G eine Ladung vorhanden ist» wird diese Ladung auf der Gateelektrode 52G durch den Differenzverstärker 48 regeneriert. Zu den Zeiten VI bis IX wird die binäre "1", die vorübergehend in der Speicherzelle 57 gesptichert ist, durch den Leistungsverlust der Stromquelle 91, wie er durch den Abtastkreis 93 abgetastet wird, dauerhaft gespeichert. Zu den Zeiten VI und VII tritt eine Lese- und Regenerationsoperation zunächst auf. Zur Zeit VIII wird die vorübergehend gespeicherte binare "0", die in der Speicherzelle 59 gespeichert ist, dauerhaft in sie eingespeichert. Das wird durch Anlegen einer Spannung von -30 Volt an die Leitung 60 und von -18 Volt an die Leitung 62 vervollständigt. Die Schwellwertspannung des Lesetransistors mit veränderbarem Schwellwert wird von -2 auf -10 Volt verändert. Die Schwellwertspannung des Lesetransistors 55 mit veränderbarem Schwellwert bleibt bei -2 Volt. Zur Zeit IX wird die Spannung von den Leitungen 60 und entfernt und die Leistung wird vollständig von der Matrix 71 in Fig. 2 entfernt.
Zur Zeit X wird wieder Leistung an die Matrix 71 von Fig. 2 angelegt. Zu den Zeiten X bis XIV wird eine Wiedereinschreiboperation durchgeführt. Zur Zeit X wird
20.6.1973 309883/1340
-M-
eine Spannung von -18 Volt an die Leitung 67, 87 und 62 angelegt. Die Gateelektroden 52G und 53G werden dadurch geladen. Zur Zeit XI wird die Spannung von -18 Volt von den Leitungen 62, 67 und 87 entfernt. Zur Zeit XII wird eine -8 Volt betragende Wiedereinschreibspannung an die Leitung 60 vom Schaltkreis 97 her angelegt. Da die Schwellwertspannung des Transistors 50 bei -10 Volt liegt, leitet er bei einer Gatespannung von -8 Volt nicht. Da jedoch die Schwellwertspannung des Transistors 55 bei -2 Volt liegt, leitet dieser Transistor bei einer Gatespannung von -8 Volt. So wird eine binäre "0" als eine nicht-vorhandene Ladung auf der Gateelektrode 52G und eine binäre "1" ist als eine vorhandene Ladung auf der Gateelektrode 53G gespeichert. Das Wiedereinschreiben wird zwischen den Zeiten XIII und XIV vorgenommen, wenn die Leitung 62 mit einem Impuls beaufschlagt ist und die Schalter 68 und 58 an die Differenzverstärker 48 und 84 angeschlossen sind. Die Daten werden in invertierter Form in die Speicherzellen 57 und 59 zur Zeit XIV eingeschrieben. Die Spannung wird dann von den Leitungen 60 und 62 zur Zeit XIV entfernt. Eine zweite Wiedereinschreiboperation (nicht gezeigt in Fig. 3), die ähnlich zu der zwischen den Zeiten
en
X und XIV vorgenommen/ ist, kann zwischen den Zeiten XIV und XV, um die invertierten, wiedereingeschriebenen Daten nochmals zu invertieren und sie vorübergehend in den Speicherzellen 57 und 59 zu speichern, erfolnen.
Zwischen den Zeiten XV und XVI wird die Schwellwertspannung der Transistoren 50 und 55 mit veränderbarem Schwellwert auf -2 Volt durch den Einstel1kreis 94 eingestellt, Das wird in Erwartung eines weiteren Stromausfalls der Stromversorgungsquelle 91 für die Matrix 71 von Fig. 2 vorgenommen.
20.6.1973
309883/1340
-MT-
Nach der Zeit XVI können normale schreib-, Lese- und Regenerationsoperationen, wie zwischen den Zeiten I und V gezeigt, durchgeführt werden.
20.6.1973
309883/1340

Claims (3)

  1. Patentansprüche:
    f[\) Datenspeichervorrichtung mit einem ersten Feldeffekttransistor mit isolierter Gateelektrode auf der entweder eine oder keine Ladung gespeichert werden kann, um entsprechend binäre Zustände darzustellen, mit einer Schreibvorrichtung mit einem zweiten Feldeffekttransistor mit isolierter Gateelektrode, wobei dessen Sourceelektrode an die Gateelektrode des ersten Transistors angeschlossen ist, mit einer Lesevorrichtung mit einem dritten Feldeffekttransistor mit einer isolierten Gateelektrode, dessen Sourceelektrode an die Drainelektrode des ersten Transistors angeschlossen ist und einer Stromversorgungsvorrichtung zur Bereitstellung einer Arbeitsspannung für die Datenspeichervorrichtung, gekennzeichnet durch eine mit der Stromversorgungsvorrichtung (18) verbundene Abtastvorrichtung (20), die die Höhe der Arbeitsspannung mißt, eine an die Abtastvorrichtung und die Gateelektrode (14G) des dritten Transistors (14) angeschlossene Speichersteuervorrichtung (35), wobei der dritte Transistor (14) einen veränderbaren Schwell wert besitzt, und wobei nach Abfall der Arbeitsspannung unter einen bestimmten Wert die Abtastvorrichtung (20) die Speichersteuervorrichtung
    .(35) dazu veranlaßt, eine Steuerspannung an die Gateelektrode (14G) des dritten Transistors (14) anzulegen, wodurch die Schwellwertspannung des dritten Transistors auf einen ersten oder zweiten Wert eingestellt wird, in Abhängigkeit von dem kapazitiven Speicherzustand des ersten Transistors (16).
  2. 2. Datenspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Transistor eine Isolations-
    20.6.1973
    309883/1340
    schicht unter der Gateelektrode besitzt, mit einer unteren Schicht aus einem ersten Isolationsmaterial und einer oberen Schicht aus einem zweiten Isolationsmaterial, derartig, daß eine elektrische Ladung in der Zwischenschicht zwischen der unteren und der oberen Schicht gespeichert werden kann.
  3. 3. Datenspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Lesevorrichtung einen Differenzverstärker (22) mit einem ersten Eingang (21) besitzt, der an die Drainelektrode (14D) des dritten Transistors (14) angeschlossen ist und an eine erste Spannungsquelle (29) angeschlossen werden kann, der einen zweiten Eingang (23) besitzt, der an eine zweite Spannungsquelle (30) angeschlossen werden kann und einen an eine Datenausgangsleitung (19) der Datenspeichervorrichtung angeschlossenen Ausgang.
    4. Datens-peichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Schreibvorrichtung einen mit der Drainelektrode (12D) des zweiten Transistors (1.2) verbundenen Schalter (25) und selektiv anschließbare erste
    wo oder zweite Spannungen (24, 26) besitzt, viurch eine kapazitive Ladung an die Gateelektrode (16G) des ersten Transistors (16) angelegt oder entfernt werden kann.
    5. Datenspeichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Schalter (25) weiterhin an den Ausgang des Differenzverstärkers (22) anschließbar ist, wodurch eine auf der Gateelektrode (16G) des ersten Transistors (16) gespeicherte kapazitive Ladung regeneriert werden kann.
    20.6.1973
    309833/1340
    6. Datenspeichervorrichtung nach einem der vorangegangenen Ansprüche, gekennzeichnet durch Vorrichtungen (34, 42), die eine Einstellspannung an die Gateelektrode (14G) des dritten Transistors (14) anlegen, wodurch der Schwellwert des dritten Transistors (14) auf einen bestimmten Wert eingestellt werden kann.
    7. Datenspeichervorrichtung nach einem der vorangegangenen Ansprüche, gekennzeichnet durch eine Vorrichtung (37, 42) zum Anlegen einer Wiedereinschreibspannung, die zwischen dem ersten und dem zweiten Schwellwert liegt, an die Gateelektrode (14G) des dritten Transistors (14), wodurch die Gateelektrode (16G) des ersten Transistors (16) entweder in einen geladenen oder in einen ungeladenen Zustand gebracht wird, in Abhängigkeit von dem Schwellwert des dritten Transistors (14)
    8. Datenspeichermatrix, gekennzeichnet durch eine Anzahl von Datenspeichervorrichtungen nach einem der vorangegangenen Ansprüche, die in Zeilen und Spalten angeordnet sind, wobei die Gateelektroden der zweiten und dritten Transistoren jeder Zeile mit entsprechenden ersten und zweiten Zeilenleitungen (60, 62) dieser Zeile und die Drainelektroden der zweiten und dritten Transistoren jeder Spalte mit den entsprechenden ersten und zweiten Spaltenleitern (67, 69) für diese Spalte (Fig. 2) verbunden sind.
    20.6.1973
    3 09883/1340
DE2332643A 1972-06-28 1973-06-27 Datenspeichervorrichtung Expired DE2332643C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26699972A 1972-06-28 1972-06-28

Publications (2)

Publication Number Publication Date
DE2332643A1 true DE2332643A1 (de) 1974-01-17
DE2332643C2 DE2332643C2 (de) 1982-05-06

Family

ID=23016890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2332643A Expired DE2332643C2 (de) 1972-06-28 1973-06-27 Datenspeichervorrichtung

Country Status (6)

Country Link
US (1) US3761901A (de)
JP (1) JPS4945648A (de)
CA (1) CA996262A (de)
DE (1) DE2332643C2 (de)
FR (1) FR2191204B1 (de)
GB (1) GB1370870A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2736715A1 (de) * 1976-08-16 1978-02-23 Ncr Co Speichervorrichtung mit wahlfreiem zugriff

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE31875E (en) * 1971-11-04 1985-04-30 Pitney Bowes Inc. Computer responsive postage meter
US3846768A (en) * 1972-12-29 1974-11-05 Ibm Fixed threshold variable threshold storage device for use in a semiconductor storage array
US3845471A (en) * 1973-05-14 1974-10-29 Westinghouse Electric Corp Classification of a subject
ZA743969B (en) * 1973-10-16 1975-06-25 Pitney Bowes Inc Computer responsive postage meter
US4675841A (en) * 1974-12-23 1987-06-23 Pitney Bowes Inc. Micro computerized electronic postage meter system
US3916390A (en) * 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode
JPS51130132A (en) * 1975-05-07 1976-11-12 Nec Corp Semi-conductor memory
GB1571085A (en) * 1975-12-15 1980-07-30 Heritier F Taximeters
US4175291A (en) * 1976-08-16 1979-11-20 Ncr Corporation Non-volatile random access memory cell
US4218764A (en) * 1978-10-03 1980-08-19 Matsushita Electric Industrial Co., Ltd. Non-volatile memory refresh control circuit
US4271487A (en) * 1979-11-13 1981-06-02 Ncr Corporation Static volatile/non-volatile ram cell
US4375086A (en) * 1980-05-15 1983-02-22 Ncr Corporation Volatile/non-volatile dynamic RAM system
JPS58138234A (ja) * 1982-02-10 1983-08-17 Nissan Motor Co Ltd 車両用多気筒内燃機関の燃料供給制御装置
JPS58193027A (ja) * 1982-05-04 1983-11-10 Matsushita Electric Ind Co Ltd 加熱装置
US6107865A (en) * 1997-10-31 2000-08-22 Stmicroelectronics, Inc. VSS switching scheme for battery backed-up semiconductor devices
TWI349855B (en) * 2007-11-30 2011-10-01 Sunplus Technology Co Ltd Method for recording data using non-volatile memory and electronic apparatus thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3428875A (en) * 1966-10-03 1969-02-18 Fairchild Camera Instr Co Variable threshold insulated gate field effect device
DE1463592A1 (de) * 1963-04-17 1969-02-20 Sperry Rand Corp Elektronische UEberwachungsvorrichtung
US3508211A (en) * 1967-06-23 1970-04-21 Sperry Rand Corp Electrically alterable non-destructive readout field effect transistor memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660827A (en) * 1969-09-10 1972-05-02 Litton Systems Inc Bistable electrical circuit with non-volatile storage capability
US3676717A (en) * 1970-11-02 1972-07-11 Ncr Co Nonvolatile flip-flop memory cell
US3718915A (en) * 1971-06-07 1973-02-27 Motorola Inc Opposite conductivity gating circuit for refreshing information in semiconductor memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1463592A1 (de) * 1963-04-17 1969-02-20 Sperry Rand Corp Elektronische UEberwachungsvorrichtung
US3428875A (en) * 1966-10-03 1969-02-18 Fairchild Camera Instr Co Variable threshold insulated gate field effect device
US3508211A (en) * 1967-06-23 1970-04-21 Sperry Rand Corp Electrically alterable non-destructive readout field effect transistor memory
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Design Electronics, April/Main 1971, S. 33-44 *
Electronics, 13.09.73, S. 116-121 *
In Betracht gezogene ältere Anmeldung: DE-OS 23 13 476 *
Proceedings of the IEEE, August 1970, S. 1207-1219 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2736715A1 (de) * 1976-08-16 1978-02-23 Ncr Co Speichervorrichtung mit wahlfreiem zugriff

Also Published As

Publication number Publication date
FR2191204B1 (de) 1979-08-03
CA996262A (en) 1976-08-31
GB1370870A (en) 1974-10-16
DE2332643C2 (de) 1982-05-06
FR2191204A1 (de) 1974-02-01
JPS4945648A (de) 1974-05-01
US3761901A (en) 1973-09-25

Similar Documents

Publication Publication Date Title
DE69624780T2 (de) Nichtflüchtiger elektrisch veränderbarer halbleiterspeicher für analoge und digitale speicherung
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE3839114A1 (de) Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur
DE2332643A1 (de) Datenspeichervorrichtung
DE2527486C3 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE2450116C2 (de) Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE2313476C2 (de) Speicher mit direktem Zugriff
DE2556832B2 (de) Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung
DE2608119A1 (de) Schaltkreis zum abtasten und auffrischen eines halbleiterspeichers
DE2432684B2 (de)
DE2655999A1 (de) Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten
DE2242332C3 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE2154025C3 (de) Speicherschaltung aus Feldeffekttransistoren
DE1959870B2 (de) Kapazitive speicherschaltung
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2424858A1 (de) Integrierte treiberschaltung
DE2523683A1 (de) Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden
DE2609714A1 (de) Speicherzellenanordnung
DE3529476C2 (de)
DE3050249C2 (de) Integrierte statische Speicherzelle

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
8178 Suspension cancelled
8126 Change of the secondary classification

Ipc: G11C 17/06

D2 Grant after examination
8339 Ceased/non-payment of the annual fee