DE1499857A1 - Datenspeicher - Google Patents

Description

ROA 57 105 Convention Date: December 30, 1965

Radio Corporation of America, New York, Ν,ΐ., U.S.A. Datenspeicher

Die Erfindung betrifft Datenspeicher, insbesondere eine Schaltungsanordnung, die es gestattet, Informationen über eine gemeinsame Eingangs-Ausgangsleitung in ein Speicherelement eines Datenspeichers einzuschreiben und aus dem Speicherelement herauszulesen.

Es ist bekannt, einen Schnellspeicher für Datenverarbeitungsanlagen in Form einer Anzahl von z.B. matrizenförmig angeordneten aktiven Speicherelementen auszubilden. Es ist

009852/1983

weiter bekannt, für die Speicherelemente Flipflops mit Feldeffekttransistoren zu verwenden und die gesamte Speicheranordnung in integrierter Form herzustellen, um eine große Speicherkapazität auf kleiner Fläche zu erzielen und die Verzögerungen bzw. Laufzeiten zu verringern, um dadurch hohe Arbeitsgeschwindigkeiten zu erreichen. Die Kapazität der Ausgangsleitung eines integrierten Speichers kann bekanntlich ziemlich groß sein. Aus diesem Grunde ist es wünschenswert, statt mit Spannungslesung oder Spannungewahrnehmung mit Stromlesung oder Stromwahrnehmung zu arbeiten. In diesem Falle werden höhere Arbeitsgeschwindigkeiten erreicht, da keine Leitungskapazitäten aufgeladen und entladen werden müssen.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zu schaffen, mittels deren über eine gemeinsame Eingangs-Leseleitung Informationen sowohl in ein Speicherelement, beispielsweise ein Flipflop, eingeschrieben als auch aus dem Speicherelement herausgelesen werden können, wobei die Wahrnehmung des aus dem Speicherelement herausgelesenen Signales durch Stromlesung erfolgt. .

Die Erfindung läßt sich in einem Datenspeicher mit einem Speicherelement, beispielsweise einem Flipflop, mit einem

einer ' -

Eingang und/Ausgangeschleuse realisieren. Die Schleuse hat

einen Leitungsweg, dessen Widerstand selektiv zwischen einem

00 98 52/1983

1.4 sas57

honen und einem niedrigen Wert geschaltet ΉΒταβΒ. kann* Jäxi|5aj3,gs--Ifleseleitiiiig 1st an den I?lip;flopeingang atreöks Eingabe ύοϊώ. zu speichernden Signalen in das Speicherelement sowie an ilen Leitungsweg der Scnleuseawecks Herausleitung von Signalen .aas dem i

ist; eine TSanl«inri©lh.ifciamg iröxgesenen» die wahrend eines '6 ehreibvorganges des Speiemers das ;Spei©ne.rel«men1; ansijBperfc;, so daß Sber dessen Eingang sin Signal vom der EingaxLgs-Leseleitung eingegeben werden kann, während Ibeim iese-'woaigang die lähleiaarishtbiing daf Ir sorgt, daiß die 331ders*ands Biteuerung des l.eitangsweges der Schleuse der Steuerung des Speicherelemeiits unterstem; wird.

Eine ma die Eingangs-Leseleiifcuns ;angeschal*ete Lese-TreüberBChaltung empfängt das vom Speicherelement herÄUSgelesene oignal hzm» sendet das in das Speicherelement einzu-Signal, beides 'S3>er die

Eine Steuersignalquelle beschickt wahrend des Xe se Vorgangs ' die li©,se^treiberselial*iimg init; einem Signal einer gegelbeneii Bolairitfeäi;^ TOmrenü sie lo&Lw. Sclirelliiimrgang seleM;!^ entweder ein Signal der gegebenen Bolarifcaifc öder ein Signal der enfcgegemgesetzifen !Polarität lieierit*

Gemäß einer Ausf ührungsform des «riind*aigsgema&en Baten-

BAD ORIGINAL

£093 5.2/'"

Speichers enthält die Lese-Treiberschaltung zwei Transistoren entgegengesetzten Leitungstyps. Jeder dieser Transistoren, die bipolar sein können, hat eine erste .Elektrode (z.B. Emitter) und eine zweite Elektrode (z.B. Kollektor), welche die beiden Enden eines Utromweges bilden, sowie eine Steuerelektrode (z.B. Basis)ί Bei beiden Transistoren sind die erste Elektrode an die Eingangs-Leseleitung und die Steuerelektrode an die Steuersignalquelle angeschlossen· Die Schaltung enthält ferner ein Impedanzelement (z.B. einen Widerstand), dessen eines Ende an die zweite Elektrode des ersten Transistors angeschaltet ist. Die zweite Elektrode des zweiten Transistors und das andere .made des Impedanzelements sind an Punkte geeigneter, zueinander gegensinniger Betriebsspannungen angeschlossen.

Bei dieser Anordnung bilden während des ochreibvbrganges die Stromwege der beiden Transistoren bei Anwesenheit von Steuersignalen der gegebenen und der entgegengesetzten Polarität einen niederohmigen Weg für die rasche Entladung bzw. die rasche Aufladung der Eingangs-Leseleitung. Während des Lesevorganges bildet der erste Transistor bei Anwesenheit eines Steuersignals der gegebenen Polarität ebenfalls einen niederohmigen Weg für den von der Speicherelementschleuse über die Eingangs-Leseleitung empfangenen Strom, den er zugleich verstärkt.

BAD ORKIlN AL

009852/1983

In den beigefügten Zeichmangen zeigen:

Figur 1 das Blockschaltbild eines Datenspeichers; und Figur 2 das Schaltschema einer Speicherzeile des* Speichers und einer Lese-Treiberschaltung für diese Speicherzelle*

In der Anordnung nach Figur 1 sind die Speicherelemente 12 des Speichers 10, von denen nur einige wenige gezeigt sind, matrizenförmig In Zeilen und hierzu rechtwinkligen Spalten angeordnet. Es sei beispielsweise angenommen, daß der Speicher wortorganisiert ist, indem jede Speicherelementzeile ein anderes Informationswort speichert und die zu einer Spalte gehörigen Speicherelemente jeweils die Ziffern oder Bits gleichen Stellenwertes in dem betreffenden Wort speichern* Jede Zeile hat zwei Zeilenleitungen, und zwar eine für die Eingabe von Schreibbefehlssignalen und die andere für die Eingabe von Lesebefehlssignalen· Sämtliche Schreibleitungen W^, ^W2*"*^Wx sind mit ihren Eingangs enden an einen Entschlüsselet 16 an- j geschlossen, der Eingangesignale von einer geeigneten Signalquelle (nicht gezeigt) empfängt und während eines Schreibvorganges lediglich die gewählte Schreibleitung ansteuert. Die Leeeleitungen R^, Rg.,.R_x sind an einen Entschlüsseier angeschlossen, der bei Empfang von entsprechenden Eingangssignalen während eines Lesevorganges lediglich die gewählte Leseleitung ansteuert« Obwohl zwei getrennte Entsohlüsseler

009852/1983

- 6 - _: ■"■.;■

16 und 18 gezeigt sind, kann man für die Ansteuerung.der Schreib- und Leseleitungen des Speichere auch einen einzigen JEntsehlüsseler mit entsprechender Ausgangslogik verwenden·

Die in eine Zeile des Speichers einzuschreibende Information wird von einer Dateneingangsquelle 20 über Bitleitungen D,.... D, von denen jeweils eine für jede Spalte von Speicherelementen vorgesehen ist, geliefert. Die in der Dateneingangsquelle 20 gespeicherten Daten werden in eine gegebene Zeile von Speicherelementen 12 eingeschrieben, wenn die Schreibleitung für die betreffende Zeile erregt wird.

Um die Anzahl von Zeilen- und Spaltenleitungen im Speicher möglichst gering zu. halten, ist es wünschenswert, die Bitleitungen D^,... D„ sowohl zum Einschreiben als auch zum Herauslesen zu verwenden. Wie noch beschrieben werden wird, kann die in einer Zeile des Speichers gespeicherte Information selektiv und zerstörungsfrei an den Bitleitungen herausgelesen werden, wenn die Leseleitung für die betreffende Zeile erregt ist. Die Schaltungen, welche die Verwendung der Bitleitungen für sowohl das Einschreiben als auch das Herauslesen möglich machen, sind in den Blöcken 22^...22_ß enthalten.

Sämtliche Speicherelemente des Speichers 10 sind gleichartig, beispielsweise in Form von Flipflops mit isolierten f Feldeffekttransistoren ausgebildet. Das Flipflop für die

0098 52/1983 BAD original

Speicherzelle am Schnittpunkt der Zeile X und der Spalte 1 ist im gestrichelten Block 30 in Figur 2 gezeigt, und die Treiber-Leseschaltung 22^ für die dazugehörige Spalte von Flipflops ist im unteren Teil von Figur 2 gezeigt·

Das gezeigte Flipflop ist bekannt und wird daher nur kurz beschrieben. Es enthält einen ersten Zweig mit einem isolierten Feldeffekttransistor 32 vom η-Typ und einem isolierten Feldeffekttransistor 34 vom p-Typ, deren stromführende Kanäle, d.h. Quellen-Abflußstrecken, in Reihe zwischen den Schaltungsnullpunkt und den positiven Pol einer Spannungsquelle 36 von 7- Volt, deren negativer Pal geerdet ist, geschaltet sind» Ein zweiter Zweig mit einem Transistor

40 vom η-Typ und einem Transistor/vom p-Typist mit den Kanälen dieser beiden Transistoren in Reihe zwischen den Schaltungsnullpunkt und die Spannungsquelle 36 geschaltet.

Die Rückkopplung vom Ausgang des ersten zum Eingang des zweiten Zweiges erfolgt über eine Direktverbindung vom Ausgangspunkt 44 zu den Steuerelektroden der Transistoren 40 und 42. Die Bückkopplung vom Ausgang des zweiten zum Eingang des ersten Zweiges erfolgt über den Kanal eines normalerweise geöffneten Transistors 50 vom p-Typ, der zwischen den Ausgangspunkt 46 und die Steuerelektroden der Transistoren 32 und 34 geschaltet ist. Das Einschreiben von Information in

BAD ORIGINAL 009852/1983

das FXipflop erfolgt über die Bitleitung C₁ und die Quellen-Abflußstrecke eines !Transistors 56 vom η-Typ. Bio Steuerelektroden der !Transistoren 50 und 56 sind an die Schreibleitung X angeschlossen· Im normalen Betrieb wird die Spannung der Schreibleitung X durch den Ausgang einer Signalquelle 54-, die durch einen Abschnitt des Entschlüsselers 16 nach Figur gebildet werden kann, auf null gehalten. Es ist also im stationären Zustand der !Transistor 50 unter Vervollständigung des Rückkopplungsnetzwerkes des Flipflops in den geöffneten oder leitenden Zustand gespannt, während der !Transistor 56 in den gesperrten oder nichtleitenden Zustand gespannt ist, so daß der Eingang des Flipflops effektiv von der Bitleitung D^ entkoppelt ist·

Im einen stabilen Zustand des Flipflops sind die Transistoren 32 und 42 geöffnet und die Transistoren 40 und 34 gesperrt, Dies kann als der "gesetzte" Zustand, in dem das Flip-flop eine binäre ¹¹L" speichert, aufgefaßt werden. Wenn das Flipflop zurückgesetzt ist, sind die Leitungszustände umgekehrt, so daß also eine binäre "0" gespeichert wird«

Um bei gemeinsamer Bitleitung den Dateneingang vom Leseausgang zu isolieren, 1st am einen Ausgang des Flipflops eine Koinzidenzschaltung 66 vorgesehen. Allgemein ist diese Koinzidenzschaltung als Tor- oder Schleusenschaltung so aus-

009852/1983

gelegt, daß sie einen Leitungsweg zwischen dem positiven Pol der Spannungsquelle 36 und der gemeinsamen Bit-Leseleitung D^ bildet. Die Koinzidenzschaltung 66 besteht aus zwei isolierten Feldeffekttransistoren 68, 70 vom η-Typ, die mit ihren Kanälen in Reihe geschaltet sind. Die Steuerelektrode 72 des Transistors 68 ist direkt an die Ausgangsklemme 46 des Flipflops angeschaltet, während die Steuerelektrode 74 des Transistors 70 an die Leseleitung X, die außer während des Herauslesens des Wortes X auf Nullpotential gehalten wird, angeschlossen ist. Die Schreibleitung X und die Leseleitung X sind sämtlichen Speicherelementen der betreffenden Zeile gemeinsam, während die gemeinsame Bit-Leseleitung D^ sämtlichen Speicherelementen der betreffenden Spalte gemeinsam ist«

Im unteren ieil von Figur 2 ist eine Lese—Treiberschaltung für eine Spalte von Speicherelementen gezeigt. Diese Schaltung enthält einen pnp-Transietor 80 und einen npn-Transistor 82, die mit ihren Emittern 84 und 86 gemeinsam an die Bitleitung D^ angeschlossen sind. Der Kollektor 88 des Transistors 82 1st an den positiven Pol einer Spannungequelle 90 von V£ Volt, deren negativer Pol geerdet ist, angeschlossen. Der Transistor 80 ist mit seinem Kollektor 94 über ein Impedanzelement 96, dargestellt als ein Widerstand, an den negativen Pol einer Spannungequelle 98 von Vi Volt, deren positiver Pol geerdet ist, angeschlossen, Die Basen100 und 102

009852/1983

der beiden Transistoren sind gemeinsam an die ungeerdete Klemme einer Eingangsquelle 106 angeschlossen, die durch einen der Abschnitte der Dateneingangsquelle 20 nach Figur 1 gebildet werden kann. Am Kollektor 94 des Transistors 80 ist eine Ausgangsklemme 110 vorgesehen*

Die Eingangsquelle 106 liefert digitale Signale oder Pegel, die entweder einen ersten Spannungswert von ungefähr Nullpotential oder einen zweiten Spannungswert von +V^ Volt annehmen können. Hat die Eingangsspannung den Wert null, so ist der Transistor 80 geöffnet und der Transistor 82 gesperrt« Wenn die Eingangespannung ungefähr +V^ Volt beträgt, ist der Transistor 82 geöffnet und der Transistor 80 gesperrt»

Bekanntlich weist die Eingangs- oder Ausgangsleitung eines Speichers eine Kapazität auf, deren Wert von der Anzahl der an die betreffende Leitung angekoppelten Speicherelemente sowie von anderen Paktoren abhängt· Der gestrichelt gezeichnete Kondensator 120 repräsentiert die gesamte kapazitive Belastung der gemeinsamen Bit-Leseleitung D^. Um eine hohe Arbeitsgeschwindigkeit zu erzielen, muß dafür gesorgt werden, daß diese Kapazität 120 sehr sohneil aufgeladen bzw. entladen wird. Es ist daher wünschenswert, die Treiberschaltung so auszubilden, daß sie der Kapazität 120 einen niedrigen Widerstand bietet. Ferner ist es im Interesse einer hohen

009852/1983

Arbeitsgeschwindigkeit wünschenswert, als Lesesignal statt einer Spannung einen Strom zu verwenden« d.h. mit Stromlesung statt mit Spannungslesung zu arbeiten. Verwendete man nämlich als Lesesignal eine Spannung, so müßte die Kapazität 120 im allgemeinen über einen hochohmigen Stromkreis aufgeladen oder entladen werden. Eine solche Anordnung würde wegen der Lade·* bzw. Entladezeit der Kapazität eine langsame Arbeitsgeschwindigkeit mit sich bringen.· Arbeitet man dagegen mit Stromlesung, so läßt sich eine hohe Arbeitsgeschwindigkeit erzielen, da in diesem Falle - anders als bei Spannungslesung - die Kapazität nicht aufgeladen oder entladen werden muß.

Es soll JetEt die Arbeitsweise der Schaltung nach Figur betrachtet werden. Die Schreibleitung X und die Leseleitung X werden durch die'Signalquellen 54- bzw. ?6 normalerweise beide auf Nullpotential gehalten» Die Transistoren 56 und 70 sind in diesem Fall gesperrt, so daß der Eingang und der Ausgang des Flipflops effektiv von der Bitleitung D₁ entkoppelt sind. Wenn in das Flipflop JO eine binäre "0" eingeschrieben werden soll, beschickt die Signalquelle 54- die Sehreibleitung X mit einer Spannung von +V^ Volt, während die Eingangsquelle 106 die Basen der Transistoren 80 und 82 mit Nullpotential beschickt. Die Transistoren 50 und 82 werden dann gesperrt, während die Transietoren 56 und 80 geöffnet werden.

0 0 9852/1983

Der Transietor 80 arbeitet als Emitterfolger und bewirkt eine Spannungsaussteuerung der Bitleitung D^ mit niedrigem Ausgangswideret and, so daß sich eine etwaige Ladung der Ka* pazität 120 sehr rasch entladen kann. Wenn man den geringen Emitter-Basie-Spannungsabfall im Transistor 80 vernachlässigt, wird eine Spannung von ungefähr Nullpotential über den Transistor 56 in das Flipflop eingekoppelt, wodurch der Transistor 34 geöffnet und der Transistor 32 gesperrt wird. Die Spannung am Ausgangspunkt 44 steigt dann auf W^ an, wodurch der Transistor 40 geöffnet und der Transistor 42 gesperrt wird. Dies entspricht dem zurückgesetzten Zustand des Flipflops. Bei Beendigung des positiven Pegels in der Schreibleitung X, wird der Transistor 50 unter Vervollständigung des Rückkopplungsnetzwerkes geöffnet und der Transistor 56 gesperrt, so daß das Flipflop hernach nicht mehr auf die Spannung in der Bitleitung D^ anspricht.

Wenn in das Flipflop 30 eine binäre "L" eingeschrieben werden soll, beschickt die Signalquelle 54 die Schreibleitung X mit einer Spannung von +V^ Volt, während die Eingangsquelle 106 die Basen der Transistoren 80 und 82 mit einer Eingangsspannung von ungefähr +V^ Volt beliefert, wodurch der Transistor 80 gesperrt und der Transistor 82 geöffnet wird. Der Transistor 82 arbeitet jetzt als Emitterfolger mit niedrigem Ausgangswiderstand für die sehr rasche Aufladung der Kapa-

009852/1983

zitat 120. Eine über den Transistor 56 eingekoppelte Spannung von ungefähr +V* Volt öffnet den Transistor 32 und sperrt den Transistor 34· im Flipflop. Die Ausgangsspannung am Ausgangspunkt 44 beträgt jetzt annähernd null, so daß der Transistor 42 geöffnet und der Transistor 40 gesperrt wird. Das Flipflop befindet sich jetzt im gesetzten Zustand. Am Ende des Schreibintervalle fällt die Spannung in der Schreibleitung X auf null ab, wodurch der Transistor 50 geöffnet und der Transistor 56 gesperrt wird.

Wenn der Ausgang des Flipflops abgelesen werden soll, beschickt die Signalquelle 76 die Leseleitung X mit einer Spannung von +V,. Volt, während die Eingangsquelle 106 dl· Basen der Transistoren 80 und 82 mit Nullpotential beschickt. Die Spannung der Schreibleitung X beträgt zu diesem Zeitpunkt null, so daß der Zustand des Flipflops, gleichgültig welche Spannung die Bitleitung D führt, nicht verändert werden kann.

Die Transistoren 70 und 80 sind zu diesem Zeitpunkt geöffnet. Wenn das Flipflop eine binäre "L" speichert, beträgt die Spannung am Ausgangspunkt 46 +V^ Volt und ist der Transistor 68 ebenfalle geöffnet. Es besteht dann ein ununterbrochener Stromweg zwischen dem positiven Pol der Spannungsquelle 36 und dem Emitter des Transistors 80. Der Transistor 80 arbeitet während des Lesevorgangs in Basisschaltung. Ein

009852/1983

Strom fließt aus der Spannungsqualle 36 durch die transistoren 68 und 70 und anschließend durch den Transistor 80 und dessen Kollektorwiderstand 96 zur Spannungsguelle 98. Da die Spannung am Emitter 84 hauptsächlich durch die Spannung an der Basis 102 dieses Transistors bestimmt wird, hängt die Spannung an der Leitungskapazität 120 von der Spannung an der Basis 102 statt von der Ausgangsspannung des Flipflops ab, so daß also keine Aufladung oder Entladung der Kapazität entsprechend dem Ausgangszustand des Flipflops erforderlich ist. Der den Kollektorwiderstand 96 durchfließende Lesestrom ruft an diesem Widerstand einen entsprechenden Spannungsabfall hervor, der an der Ausgangsklemme 110 wahrgenommen werden kann. ^u

Während des Lesevorgangs werden sämtliche Schreibleitungen des Speichers auf Nullpotential gehalten, so daß keine neue Information in irgendeines der Flipflops eingeschrieben werden kann. Lediglich eine Leseleitung ist erregt, so daß nur die Transistoren 70 für das gewählte Wort geöffnet sind. Es wird daher lediglich die in den Flipflops für das gewählte Wort gespeicherte Information herausgelesen. Diese Herauslesung erfolgt zerstörungsfrei, da während dieser Zeit die Flipflops keine Eingänge erhalten.

Es wurde gefunden, daß eine Lese-Treiberschaltung der im unteren Teil von Figur 2 gezeigten Art eine kapazitive

52/1913

Last von Ί50 pi¹ in weniger als 5 Nanosekunden aufladen oder entladen kann, was einen sehr schnellen iiese-Schreib-Zyklus für einen aus Flipflops mit isolierten Feldeffekttransistoren aufgebauten Speicher ergibt.

0 09 852/1983

Claims (1)

1. ir;-... ■■ ■-■':-

   Patentansprüche

   1. Datenspeicher mit einem Speicherelement mit einem Eingang und einer Ausgangsschleuse mit einem selektiv zwischen niederohmigem und hochohmigem Zustand steuerbaren Leitungsweg, einer an den Eingang des Flipflops angeschalteten Eingangs-Leseleitung zur Eingabe eines im Speicherelement zu speichernden Signals und zur Heraueleitung eines Signals aus dem Speicherelement über den Leitungsweg der Ausgangsschleuse, einer Wähleinrichtung, die während eines Schreibvorgangs des Speichers den Eingang des Speicherelements in Bereitschaft setzt, ein Signal von der Eingangs-Leseleitung in das Speicherelement einzulassen, und die während eines Lesevorgangs den Widerstand des Leitungswegs der Auogangsschleuse der Steuerung des Speicherelements unterstellt, einer an die Eingangs-Leseleitung angeschalteten Lese-Treiberschaltung und einer Steuersignalquelle, die während eines Lesevorgangs die Lese-Treiberschaltung mit einem Signal einer gegebenen Polarität beliefert und während eines Schreibvorgangs selektiv ein Signal der gegebenen Polarität oder ein Signal der entgegengesetzten Polarität liefert, dadurch gekennzeichnet, daß die Lese-Treiberschaltung (22^) zwei Transistoren (80, 82) entgegengesetzten Leitungstyps mit Jeweile einer ersten und

   009832/1983 ORIGINAL !N8PECTEO

   einer zweiten Elektrode (84, 94; 86, 88)» welche die Enden eines ütromweges "bilden, sowie' einer Steuerelektrode (102, 100) enthält, wobei die erste Elektrode (84, 82) der beiden Transistoren an die Einganga-Leseleitung (D^) und die Steuerelektrode der beiden Transistoren an die Steuersignalquelle (106) angeschlossen sind, wobei ferner ein Impedanzelement (96) mit seinem einen Ende an die zweite Elektrode des ersten Transistors angeschlossen und die zweite Elektrode des zweiten Transistors und das andere Ende des Impedanzelements mit Funkten (90, 98) geeigneter, zueinander gegensinniger Betriebsspannungen verbunden sind, wobei außerdem die Stromwege der beiden Transistoren bei Anwesenheit von Steuersignalen der gegebenen und der entgegengesetzten Polarität während eines Schreibvorgangs einen niederohmigen Weg fur die rasche Entladung bzw. Aufladung der Eingangs-Leseleitung bilden und wobei schließlich während eines Lesevorgangs des Speichers der erste Transistor bei Anwesenheit eines Steuersignals der gegebenen Polarität einen niederohmigen Weg für den von der Eingangs-Leseleitung und der Ausgangsschleuse des Speicherelements empfangenen Strom bietet und zugleich diesen Strom verstärkt.

   2. Datenspeicher nachAnspruch 1, dadurch g e kennzeichnet , daß das Impedanzelement der Lese-

   Treiberschaltung ein Widerstand (96) ist, dessen Anschluß an die zweite Elektrode des ersten Transistors einen Ausgangspunkt (110) für die Lese-Treiberschaltung bildet.

   5. Datenspeicher nach Anspruch 2, d a d u rc h g ekennzeichnet , daß während eines Lese Vorgangs des Speichers der erste Transistor (80) in Basisschaltung arbeitet und Stromsignale von der Ausgangoschleuse des Speicherelements über die Eingangs-Leseleitung empfängt und verstärkt und daß während eines Schreibvorgangs des Speichers der erste Transistor (80) oder der zweite Transistor (82) als Emitterfolger arbeitet»

   009852/1983