DE2152706C3 - Monolithischer integrierter Halbleiterspeicher für binäre Daten - Google Patents

Monolithischer integrierter Halbleiterspeicher für binäre Daten

Info

Publication number
DE2152706C3
DE2152706C3 DE2152706A DE2152706A DE2152706C3 DE 2152706 C3 DE2152706 C3 DE 2152706C3 DE 2152706 A DE2152706 A DE 2152706A DE 2152706 A DE2152706 A DE 2152706A DE 2152706 C3 DE2152706 C3 DE 2152706C3
Authority
DE
Germany
Prior art keywords
transistor
emitter
base
transistors
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2152706A
Other languages
English (en)
Other versions
DE2152706B2 (de
DE2152706A1 (de
Inventor
Andrew Robert Sunnyvale Calif. Berding (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2152706A1 publication Critical patent/DE2152706A1/de
Publication of DE2152706B2 publication Critical patent/DE2152706B2/de
Application granted granted Critical
Publication of DE2152706C3 publication Critical patent/DE2152706C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

30
Die Erfindung betrifft einen monolithischen integrierten Halbleiterspeicher für binäre Daten mit Speicherzellen, die ein Paar kreuzgekoppelte Doppelemittertransistoren enthalten, und mit den Spalten der Speichermatrix zugeordneten Leseverstärkern.
Durch das USA.-Patent 3 423 737 ist beispielsweise eine Speicherzelle bekanntgeworden, welche ein Paar kreuzgekoppelte Transistoren enthält. Weiter ist durch das USA.-Patent 2 964 652 dir sogenannte »Stromschalter« bekanntgeworden, eine Schaltung mit mindestens zwei emittergekoppelten Transistoren an gemeinsamer Kcnstantstromquelle. Der Stromfluß wird praktisch insgesamt von demjenigen Transistor übernommen, dessen Steuerelektrode einen höheren Spannungspegel aufweist. Dieser emittergekoppelte Stromschalter zeichnet sich durch kurze Umschaltzeiten aus.
Die bekannten Speicheranordnungen aus Multiemittertransistoren weisen den Nachteil auf, daß die erreichbaren Zugriffszeiten auf Grund der erforderlichen Ansteuerkreise keine optimalen Werte erreichen.
Es ist daher die Aufgabe der Erfindung, einen Halbleiterspeicher der eingangs genannten Art zu schaffen, der ähnlich kurze Zugriffszeiten erlaubt, wie es die Schaltzeiten des für logische Verknüpfungsschaltungen bekannten Stromschalters sind.
Weiterhin ist es im Hinblick auf die angestrebte Integrierbarkeit Aufgabe der Erfindung, einen Halbleiterspeicher möglichst geringen Energiebedarfes anzugeben.
Diese Aufgabe wird dadurch gelöst, daß die Leseverstärker pro Spalte zwei Teilverstärker enthalten, die je mit einer Bitleitung verbunden sind, daß je ein Emitter der Doppelemitter des Transistorpaares einer jeden Speicherzelle über einen Widerstand zeitweise an eine Stromquelle angeschlossen ist, und daß die anderen Emitter der Doppelemitter der Transistorpaare der Speicherzellen jeder Spalte dtr Matrix gruppenweise an die Emitter der in den genannten Teilverstärkern enthaltenen Transistoren angeschlossen sind, derart, daß die Transistoren der Speicherzellen mit den Transistoren der Teilverstärker emittergekoppelte Stromschalter bilden.
Damit ergibt sich der Vorteil, daß die Zugriffszeit des erfindungsgemäßen Halbleiterspeichers im wesentlichen lediglich durch die bekannt optimale Schaltzeit eines Stromschalters bestimmt wird. Gleichzeitig läßt sich der erfindungsgemäße Halbleiterspeicher leicht integrieren und weist niedrigen Energiebedarf auf.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 ein Schaltbild von Speicherzellen und von Leseverstärkern, die nach dem Prinzip des emittergekoppelten Stroraschallers arbeiten und sowohl zum Auslesen als auch zum Hinlesen binärer Daten verwendet v/erden,
F i g. 2 ein Schaltbild der Zeilenansteuerung,
F i g. 3 ein Schaltbild der Spaltenansteuerung,
F i g. 4 ein Schaltbild der Dateneingabe und der Lese-Schreibschaltung.
In Fig. 1 sind vier Speicherzellen 11, 12, 13 und 14 als Beispiel für eine Speichermatrix aus zwei Zeilen und zwei Spalten dargestellt. Selbstverständlich kann jede beliebige Anzahl von Speicherzellen verwendet werden, und die Darstellung zeigt nur vier Zellen der Einfacheit halber.
Die Speicherzelle 11 in der ersten Zeile und der ersten Spalte enthält einen linken Transistor 78 mit Doppelemitter, welche mit EiL und ESR bezeichnet sind, und einen rechten Transistor 79 mit den Doppelemittern E 9L und E 9R. Über eine Leitung vom Kollektor des Transistors 7 8 zur Basis des Transistors 79 und eine Leitung vom Kollektor des Transistors 79 zur Basis des Transistors 78 sind die beiden Transistoren kreuzgekoppelt. Die Lastwiderstände R 6 und R 7 sind an die entsprechenden Kollektoren angeschlossen, und die inneren Emitter mit den Bezeichnungen E8/? und E9L sind gemeinsam mit dem Emitterwiderstand R 8 verbunden. So wird eine bistabile Schaltung gebildet, durch welche der Strom in der Weise fließt, daß immer e"iner der Transistoren 78 oder 79 im leitenden Zustand ist, während der andere nicht leitet. Der jeweils eingeschaltete Transistor wird außerhalb seines Sättigungsbereiches betrieben. Die anderen drei Speicherzellen sind in Fig. 1 mit 12, 13 und 14 bezeichnet und in gleicher Weise aufgebaut wie die oben beschriebene Speicherzelle 11. Die Speicherzelle 12 enthält die Transistoren 710, 711, die Speicherzelle 13, die Transistoren 715, 716 und die Speicherzelle 14, die Transistoren 717 und 718. In der Speicherzelle 12 befinden sich die Widerstände R 9, R10 und Λ11, in der Speicherzelle 13 die Widerstände R16 und Λ 17 sowie R18 und in der Speicherzelle 14 die Widerstände R19, R 20 und R 21.
Die den Emittern abgewandten Enden der Widerstände R 8 und R Il sind miteinander verbunden und dann an eine — 4V-Stromquelle gemeinsam über den Widerstand R 48 angeschlossen. Der Vorteil dieser Anordnung gegenüber dem direkten Anschluß eines
jeden Emitterwiderstandes an eine Spannungsquelle besteht darin, daß die Emitterwiderstä>ide mit einem relativ geringen Widerstandswert ausgelegt werden können, der einen beträchtlich kleineren Halbleiterbereich in einer integrierten Struktur erfordert. Die Widerstände R18, R 21 und Λ22 sind in ähnlicher •Weise für die Speicherzellen 13 und 14 vorgesehen. Wenn der Transistor 79 in der Speicherzelle 11 leitet, befinden sich sein Kollektor und somit die Basis des Transistors 78 auf ihrem unteren Spannungs- oder Signalpegel, und damit wird der Transistor 78 ausgeschaltet gehalten. Da der Transistor 78 nichtleitend ist, tritt an dem Widerstand R 6 auch kein Spannungsabfall auf. Daher befindet sich der Kollektor des Transistors 7 8 auf seinem oberen Pegel und somit auch die Basis des Transr.tors 79, wodurch der Transistor 79 eingeschaltet gehalten wird. Die Werte der Speisespannungen und Widerstände sind so gewählt, daß im leitenden Zustand des Transistors 79 der Spannungsabfall über seinem Kollektorwiderstand R 7 kleiner als 650 mV ist, so daß die Basis-Kollektor-Vorspannung in rückwärtiger Richtung nicht ausreicht, um den Transistor 79 zu sättigen.
Jede der vier Speicherzellen 11, 12, 13 und 14 kann für eine Lese- oder Schreiboperation durch eine unten beschriebene Schaltung zur Zeilen- und Spaltenansteuerung angewählt werden. Wenn z. B. die Speicherzelle 12 gewählt werden soll, dann muß die Zeilenansteuerung die erste Zeile wählen und die Spaltenansteuerung die zweite Spalte, weil der Schnittpunkt dieser beiden Koordinaten diese Speicherzelle der Matrix definiert. Der Rest der in F i g. 1 gezeigten Schaltung, die aus Leseverstärker und Da-' " ; besteht, wird nach der genaueschalter mit dem Widerstand «5 als gemeinsamen Emitterwiderstand, wobei die Bas.s des Transistors 76 an eine feste Bezugsspannungsquelle VB,t gelegt ist. Daher bewirkt der niedrige Pegel an der Bas.s des
Transistors 75 die Übernahme nahezu des; ge samten Stromflusses durch den Transistor 76 und die Ab schaltung des Transistors 75. Dementsprechend fuhrt der Widerstand A4 praktisch keinen oder nur einen sehr kleinen Strom, und die Basis des Transistors 77
wird deshalb auf ihrem oberen Pegel Behalten. Der Transistor 77 ist in Emitterfolgescha und daher ist der Emitter des Transistors 77, der c'rie Leitung 15 angeschlossen ist,
oberen Pegel, was zur Ansteue-
der Speichermatrix führt und
Halbsektion der Speicherzellen 11 und .-.
Der Transistor 72 ist abgeschaltet, weil der Transistor 71 leitend ist, und daher fließt nur ein zu vernachlässigender Strom durch den Widerstand RT
a„ Die Basis des'Transistors 73 befindet sich deshalb auf ihrem oberen Pegel. Der Transistor 73 ist m Eniltier-Folgeschaltung mit dem
*5 oberen Pegel an der Basis des T
Transistoren 712 und 713 bilden einen emittergekoppelten Stromschalter mit dem Widerstand Λ 14 als gemeinsamen Emitterwiderstand, wobei die Basis des Transistors 713 an eine Bezugsspannungsquelte
VHli angeschlossen ist. Daher führt der obere Pegel an der Basis des Transistors 712 dazu, daß dieser Transistor nahezu den gesamten Strom leitet und der Transistor 713 im nichtli
wird. Der Widerstand R
widerstand Für den
ansteuerung und der Lese-ZSchreib-Decodierschaltung beschrieben.
Zeilenansteuerung
40
Die in F i g. 2 gezeigte Schaltung für die Zeilenansleuerung empfängt ihr Eingangssignal an der Basis von Transistor 71. Die Transistoren 7 1 und 72 bilden einen emittergekoppelten Stromschalter, bei welchem der Widerstand R 3 als gemeinsamer Emitterwiderstand dient. Die Basis des Transistors 72 ist an eine feste Bezugspannung VHH gelegt.
Wenn die Basis des Transistors 71 »oben«, d.h. auf einem Niveau oberhalb dieser Bezugspannung ist, dann führt dieser Transistor praktisch den gesamten von der Stromquelle gelieferten Strom, und der Transistor 72 ist abgeschaltet. Wenn die Basis des Transistors 71 sinngemäß »unten« ist, führt der Transistor 72 den Strom, und der Transistor 71 ist dann abgeschaltet.
Zuerst wird angenommen, daß ein hoher Signalpegel an der Basis des Transistors 71 anliegt. Das führt zu einem Stromfluß durch den Widerstand R 1, den Transistor 71 und den Widerstand R 3. Infolge des Spannungsabfalls bewirkt der Stromfluß durch den Widerstand R 1 eine relativ niedrige Spannung als Eingangssignal an der Basis des Transistors Der Transistor 74 ist mit dem Widerstand R13 als Lastwiderstand in Emitterfolgeschaltung angelegt. Daher bewirkt ein niedriger Pegel an der Basis des Transistors 74 auch einen niedrigen Pegel an der Basis des Transistors 75. Die Transistoren 75 und 76 bilden wiederum einen emittergekoppelten Stiom-
nieuenuc ououi auui uu.~.. ..
Das führt zu einem niedrigen Pegel an der Basis des Transistors 7 14, der in Emitter-Folgeschaltung geschaltet ist. Ein niedriger Pegel an seiner Basis führt zu einem niedrigen Pegel an seinem Emitter, der an die Leitung 16 angeschlossen ist. Dieser niedrige Pegel zeigt an, daß die zweite Zeile der Speichermatrix nicht angesteuert ist, und dementsprechend sind auch die Zellen 13 und 14 nicht in Halbselektion gewählt.
Wenn jetzt angenommen wird, daß an der Basis des Transistors 71 ein niedriger Signalpegel anliegt, dann ist der Transistor 71 ausgeschaltet, und der Transistor 72 führt praktisch den ganzen Strom. An Stelle der ersten Zeile wird daher jetzt die zweite Zeile angesteuert. Ein niedriger Pegel an der Basis des Transistors 71 führt zu einem hohen Pegel an der Basis des Transistors 74. Ein hoher Pegel an der Basis des Transistors 75 resultiert in einem niedrigen Pegel an der Basis des Transistors 7'7 und somit auch an seinem Emitter, der an die Leitung 15 angeschlossen ist. Der niedrige Signalpegel an der Basis des Transistors 71 macht den Transistor 72 leitend und liefert dementsprechend einen niedrigen Signalpegel an die Basis von 73 und von 712, was zu einem Signalpegel an der Basis des Transistors 714 führt und dementsprechend auch am Emitter des Transistors 714, der an die Leitung 16 angeschlossen ist.
Spaltenansteuerung
Das Eingangssignal für die in F i g. 3 gezeigte Schaltung zur Spaltenansteuerung wird an die Basis
des Transistors 719 angelegt. Wenn das Spaltenwahl-Eingangssignal auf seinem oberen Pegel liegt, wird die erste Spalte angesteuert. Wenn es auf seinem unteren Pegel liegt, wird die zweite Spalte der Speichermatrix angesteuert. Die Spaltenwahl-Ausgangssignale auf den Leitungen 17 und 18 bleiben jedoch gesperrt, falls nicht ein unterer Signalpegel als Eingangssignal für die Ebenenansteuerung an dem Plättchenwahleingang anliegt, der mit der Basis des Transistors Γ23 verbunden ist.
Zuerst wird die Einrichtung beschrieben, durch welche die Ebenenansteuerung des ausgewählten Halbleiterplättchens der integrierten Speicherschaltung das Spaltenwahl-Ausgangssignal sperren kann. Die Transistoren 7'23 und 7'24 bilden einen emittergekoppelten Stromschalter mit dem Widerstand R 35 als gemeinsamen Emilterwiderstand, wobei die Basis von 724 an eine feste Bczugsspannungsquelle V,,n angeschlossen ist. Widerstand R 34 ist der Kollektor-Lastwidcrstand für den Transistor 7" 24. Wenn der Plättchenwahleingang und dementsprechend die Basis des Transistors 7^23 auf ihrem oberen Signalpegel stehen, führt praktisch der Transistor 7 23 den gesamten Strom und der Transistor 7" 24 ist abgeschaltet. Daher fließt nur sehr wenig Strom durch den Widerstand/?34, und die Basis des Transistors 725 steht auf ihrem oberen Signalpegel. Der Transistor 725 ist in Hmitter-Folgcschaltimg geschaltet, und der Widerstand R 47 bzw. R 36 bildet den Emilterwiderstand für den Emitter £25/. bzw. den Emitter E25R. Daher befinden sich diese beiden Emitter jetzt auf ihrem oberen Pegel. Da die Emitter KlSL und £25« direkt mit den gemeinsamen Wahl-Ausgangsleitungcn 17 und 18 verbunden sind, befinden sich die beiden Leitungen auf ihrem oberen Signalpegcl, ungeachtet eines Signals vom SpaHenwahldngang. Eine gewählte Spalte wird nämlich durch ein niedriges Signal auf einer der beiden Leitungen 17 bzw. 18 angezeigt, und daher wurde durch die Ebenenansteuerung das Spaltenwahl-Ausgangssignal gesperrt.
Wenn der Plätlchcnwahleingang an der Basis des Transistors 723 auf seinem unteren Pegel steht, führt der Transistor 724 den Strom, und der Transistor 723 wird abgeschaltet, was zu einem niedrigen Signalpegel an der Basis des Transistors 725 führt. Der niedrige Signalpegcl an der Basis des Transistors 7 25 trennt efTektiν die Emitter E 25 L und R 25 R von den Leitungen 17 und 18, so daß diese nun durch die Spaltenwahlschaltung gesteuert werden können.
Bei der in F i g. 3 gezeigten Schaltung zur Spalten- 5" ansteuerung sind die Transistoren 719 und 720 als emittcrgckoppcltcr Stromschalter geschaltet, und der Widerstand Ii 33 ist der gemeinsame Emitterwiderstand, und die Basis des Transistors 720 ist an eine Bezugsspannungsquelle V„r, angeschlossen. Die Widerstände R 31 und /f 32 sind die Kollcktor-Lastwiderstände für die Transistoren 719 bzw. 720. Wenn der Spaltcnwahleingang an der Basis des Transistors 719 auf seinem oberen Pegel steht, leitet der Transistor 719, und der Transistor 720 ist abgeschaltct. Dementsprechend befindet sich die Basis des Transistors 7" 21, die an den Kollektor des Transistors 7 19 angeschlossen ist, auf ihrem unteren Pegel und die an den Kollektor des Transistors 7'20 angeschlossene Basis des Transistors 7 22 auf ihrem oberen Ss l'efjfl. Beide Ί nmsistnrtn I 21 und 7'22 sind in l"mitkiloliicschiilluni.' ;mi'ck-gl. und ιΐίιΐκτ isl der l'niil-Ut <ks 1 r;msi lors / 21. ik'i ;m <lk· Leitung 17 angeschlossen ist, auf seinem unteren Pegel und der Emitter des Transistors 722, der an die Leitung 18 angeschlossen ist, auf seinem oberen Pegel. Entsprecherad wird die durch die Leitung 17 angezeigte erste Spalte der Speichermatrix angesteuert und die durch die Leitung 18 angezeigte zweite Spalte nicht selektiert. Es wird natürlich angenommen, daß diese Spaltenansteuerung nicht gerade durch die Ebenenansteuerung gesperrt wird.
Um die zweite Spalte und nicht die erste Spalte zu wählen, muß das Spaltenwahl-Eingangssignal aVi der Basis des Transistors 719 auf seinem unteren Pegel sein. Dieser niedrige Signalpegel an der Basis des Transistors 719 bewirkt einen hohen Signalpegel an der Basis des Transistors 721 und einen niedrigen Pegel an der Basis des Transistors 722. Dementsprechend führt die an den Emitter des Transistors 721 angeschlossene Leitung 17 ein hohes Signal und die an den Emitter des Transistors 722 angeschlossene Leitung 18 ein niedriges. Das niedrige Signal auf der Leitung 18 besagt, daß die zweite Spalte der Speichermatrix jetzt angesteuert ist.
Lese- und Schreib-Decodierschaltungen
Ein Eingangssignal, mit welchem bestimmt wird, ob eine Lese- oder eine Schreiboperation auszuführen ist, wird parallel an die Basen der in F i g. 4 gezeigten Transistoren 7'42 und 747 angelegt. Das Daten-EinSignal wird an die Basis des Transistors 743 angelegt und ist nur wirksam, wenn das Lese-/Schreibsignal auf Schreibbetrieb deutet. Die Leitung 21 wird auf ihren unteren Signalpegel durch ein Schrcibsignal und auf ihren oberen Signalpegel durch ein Lesesignal gesetzt. Die Leitungen 19 und 20 werden durch das Daten-Ein-Signal auf eine Schreiboperation (eine Leitung auf einen oberen Signalpegel und eine auf einen unteren Signalpegel) nur gesetzt, wenn das Lese-Schreib-Signal auf Schreibbetrieb steht.
Wenn eine Schreiboperation auszuführen ist, befindet sich das Lesc-Schreib-Signal (F i g. 4) auf seinem unteren Pegel. Die Transistoren 747 und 748 sind als emittergekoppelter Stromschalter mit dem Widerstand R 42 als gemeinsamen Emitterwiderstand angeordnet, und die Basis des Transistors 748 ist an eine Bezugsspannungsquelle VnH angeschlossen. Da das Schrcibsignal einen niedrigen Signalpcge'l an die Basis des Transistors 747 anlegt, wird dieser abgeschaltet und der Transistor 748 leitet. Der KoUektorstrom für den Transistor 748 fließt über die Widerstände R Ab und /?45, den Transistor 748 und den Widerstand R 42. Dementsprechend wirken die Widerslände R 46 und R 45 als Kollektor-Lastwiderstand für den Transistor 748 und somit befindet sich die an den Kollektor des Transistors 748 angeschlossene Basis des Transistors 749 auf ihrem niedrigen Signalpegel. Der Transistor 749 ist in Emitter-Folgeschaltung mit dem Widerstand R 43 als Emitter-Widerstand angelegt. Daher führt die an den Emitter Widerstand R 43 angeschlossene Leitung 21 ein Si gnal mit niedrigem Pegel. Die Information auf de Leitung 21 wird an den Leseverstärker (Fig. 1 übertragen, um diesen auf eine Schreiboperation ein zustellen.
Das an den Transistor 747 (Fi g. 4) angelegt Schrcibsignal wird gleichzeitig auch an die Basis dc Transistors 742 angelegt. Die Transistoren 742. 74 und 7'44 sind emittergekoppelt an <lcr gleiche Stromquelle und somil als Stromschalter angeordne
wobei der Widerstand R 39 als gemeinsamer Emitter- Augang auf der ^JJ^Jj^J1 den Spannungen Widerstand, dient und die Basis des Jr-sT^ ^^,^ der Speicherzellen liegt Diese
Ä 5 ^^κί^^
bereitet die Speicherung einer binaIf" .^κ Xo Ä46gelielert. Der Transistor 750, der den Em.tter-(hoher Pegel auf der Uitung 19 und niedngerPege^ A g benutzt( Uegt in einer Ruckkopp-
über seinen Ko
5 -
^!HnS noch das Vorliegen eines Schreib- Leseverstärker
signals für die Basis der Transistoren Γ 42 und 7 47 j . dn Leseverstärker für jede Spalte
angenommen wird, soll jetzt das Antagen e nes η &hermatrix vorgesehen. Die Leseverstärker
Daten-Ein-Signals für die Bas.s von ^43 ^"^ 20 sind n P ach dem Prinzip des Stromschalters aufgebaut,
rigem Pegel betrachtet werden D.ese Beengung Das Spaitenwahlsignal steuert den gewünschten
führt zum Abschalten der Trans.storen™ und Γ43 υ P . a und das Schreibsignal sowie das
und zur Übernahme praktisch des gesamten btromes l. üb die Verstärkerschaltung
Sh d Transistor ^*· Demenüp^jenu be- U gna. w^ Transistoren ^ ^ TM und die
dTtor 7 42 J
durch den Transistor 7'«■ ^n?SSto« T42 übertraf.. Die Transistoren 726 bis 731 und die findet sich die an den Kollektorde»Transistor 7 42 J de Λ 27 und Ä28 bilden emen Leseverstarangeschlossene Basis des Transistors ™S «rtatirem »5 dje erste Dje Transistoren 732 bis oberen Signalpegel und d.e an den KoUektor des ^ widerstände ^29 und «30 bilden einen Transistors 744 angeschlossene Bas« deTranastors er für dje zweite Spalte Der Widerstand T46 auf ihrem unteren Pegel. D.e Transistowj » der KoUektor_Lastwiderstand, der den Tran- und 746 sind in Em.tter-Folg«hatae^ sislOren 729 und 735 gemeinsam ist und die Daten Widerständen «40 bzw. Λ 41 als ensprechen den 3 LeseOperation stehen auf der Leitung 22 Emitterwiderständen angelegt. Daher ^ ^ jn Verfü die an die Kollektoren d.eser Tranden Emitter des Transistors 74» »ngescWo se^ ^9 ^ ^ angeschlossen t. Leitung 19 ein Signal m.t hohem Pegel und d,e a Anschlicßcnd wird die Arbeitsweise des Leseden Emitter des Transistors 746 anges^ossene für die crste SpaUc der Spe„;hermatnx
Leitung 20 ein Signal mit ^*1^ ^ ^i ^ 35 im einzelnen beschrieben. Die Emitter der Trans.-
zum Einschreiben e.ner binaren Null in den Spe c*e ^ ^27 und γ2& md hnksliegenden
entsprechend obiger Defin.t.on, und d«Signal jm £gL ^ f;isL der Transistoren T8 und
den leitungen 19 und 20 w.rd an den ^sev^starker ^^ ^ ^^ ^^ cm,Ue koppeUen
und dann an die entsprechende Spc ch^"e ^n 40 Stromschalters mit dem Widerstand Ä 27 als geme.n-
irauen. Wenn das Date^lMn-S.gnal auf sememoteren Eraitterwiderstand verbunden. D.e Basis des
Pegel steht, leitet der Trans.stor 743 und der-I^ an Transislors Γ28 ist an eine einstellbare stab.l.s.erte
sistor 744 wird abgeschaltet, *» '" «^! ™^f ,; Bezugsspannungsquelle über die Leitung 21 a^
Signalpegel an der Bas.s des Trans ?*°^Γ« "^ schlotSCn. Die Emitter der Transistoren 729
einem hohen Signalpegel an der Basics Tranksto.r^ und dje ^^ EmiUer E9Rund El6R
1 46 resultiert. Dementsprechend fuhrt d'^™8 » 45 dcr lransistorcn 19 und 716 sind zum Aufbau eines
ein niedriges Signal und d.e Leitung 20 ein hojes. Stromschalters mit dem Widerstand R 28 als geme.n-
Für eine Leseopcration muß das.^=}™. _ samen Emitterwiderstand verbunden. Die Basis des
Signal auf seinem oberen S.gnalpegel stehen Intol e Transistors T29 ist an eine einstellbare stabilisierte
dessen sind auch die Spannungen an den Baser^ üe ß nlingsquenc über die Leitung 21 ange-
Transistoren 742 und 7 47 auf 1^m oberen lege! 5 ^ ^ an die Basen dcr Transistoren 7
und beide Transistoren smd ™ gJjSt 2^n und j* -geschlossene Leitung Π führt das SPaKen
und beide Transistoren J^ ^39 angeschlossene Leitung 17 führt das Spalten
Der Widerstand /? 37 .st die ^^^„de sich wahlsignal, und die erste Spalte wird gewählt, wenn
leitenden Transistor 742 ""^^'^^^Γ^ηΐίren die Leitung 17 auf ihrem unteren Signalpegel steht die Basis des Trans.stors 745 au ihrem unteren β ^n die ^ „ au|
fl *f\^to*eU^ ^
Peger-d demzufolge. ^^ΙΐϊΑί^- Tem" oberen Siegel steht.
Widerstand R 38 wirkt J^^.f^?1™ ^ Span- Im praktischen Betrieb wird nur eine Zeile ange-
stand für den Transistor 7 47 und_ we|^n ae^P steuert und für diese Erläuterung wird angenommen
nungsabfalles befindet sich die Bas« to »™»«£r hU ^ jndem man einei
~"und folglich ^ *e JtJS1J^A S 60 hohen Signalpegel auf die Leitung 15 und einet _ D-„»i w,P »,« dem obigen crsicmiicn, wer niedri ρ , auf die Leitung i6 gab.
auf ihren unteren Pegel gebracht. Da der Transistor . Schreiboperation
i it d ^"^"^^^^d S
auf ihren unteren Peg g p
Γ47 leitet, ist der ^"^"^^^^effekUv vom Nach der Beschreibung der Schaltungen und de
somit die Basis des Transistors 749 eltektiv vom Verbindung mit der Speicherzelle
Kolk-ktor des Transistors 7 48 g^cnnt. Π» e^ an 65 Ar ^ ^ ^ ^ jn dtac ^
sistoren 749 und 750undI du. ™gh»^ WJ.utr b.hrieben Die Leitung 21 von der cinMellbarc
Kolk-ktor des Transi g^ ^ ^ ^ ^ ^ jn dtac ^
sistoren 749 und 750_undI du. ™gh»^ WJ.utr bcsc.hrieben. Die Leitung 21 von der cinMellbarc
&5Ä ii 6 t Γ i U ß f ih
und «46 bilden jetzt einen nw-iiiiu-ui. ^^ .v.,«..^- ~~. -· -■""■>
mSrcibcr der an seinem stabilisierten Bczugsspannunpsqucllc muß auf ihr«
unteren Pegel stehen, um die Leseverstärker für eine Schreiboperation einzustellen. Um eine binäre Eins in die Speicherzelle 11 einzuschreiben, muß der linke Emitter £8L der Speicherzelle Il veranlaßt werden, einen Strom zu leiten. Dementsprechend führt die zur Basis des Transistors 726 gelegte Leitung 19 ein niedriges Signal und die Leitung 20 zur Basis des Transistors 731 ein hohes Signal, um eine binäre Eins in die Speicherzelle zu schreiben. Diese Bedin-
pegCl UHU UlC UIiUIi6 ^.
und daher fließt der Strom im Transistor 78 durch den Emitter E 8 L und zwingt so den Kollektor des Transistors 78 auf einen niedrigen Pegel und die Basis des Transistors 79, die ja an den Kollektor des Transistors 78 direkt gekoppelt ist, ebenfalls auf den niedrigen Pegel. Der Transistor 79 wird infolgedessen abgeschaltet. Der Transistor 78 ist jetzt im leitenden Zustand und zeigt so die Speicherung einer binären Eins in der Speicherzelle 11 an.
25
TellCU oma 111 uvi >_»pw.v..~
Um eine binäre Null in die Speicherzelle 11 einzuschreiben, muß die Leitung 19 ein Signal mit einem hohen Pegel und die Leitung 20 ein solches mit einem niedrigen Pegel führen. Diese Bedingung veranlaßt die Leitung 23 zur Führung eines hohen Signals und die Leitung 24 zur Führung eines niedrigen Signals. Der Transistor 79 leitet daher durch den Emitter E9R und zwingt den Transistor 79 in den leitenden Zustand. Dieser wiederum zwingt durch die Kreuzkopplung den Transistor 78 zum Abschalten und zeigt somit an, daß jetzt eine binäre Null in der Zelle gespeichert ist.
ist die Basis des Transistors 739 ebenfalls auf einen niedrigen Signalpegel geschaltet, was zum Leitendwerden des Transistors 740 und zum Abschalten des Transistors 739 führt. Entsprechend befindet sich die an den Kollektor des Transistors 739 angeschlossene Basis des Transistors 741 auf ihrem oberen Signalpegel, und da der Transistor 741 in gemeinsamer Kollektoranordnung geschaltet ist, befindet sich die an den Emitter von 741 angeschlossene - 10 Datenausgabeleitung auf ihrem oberen Pegel. Der obere Pegel auf dir Datenausgabeleitung bezeichnet eine in der Speicherzelle 11 gespeicherte binäre Eins. Wenn eine binäre Null in der Speicherzellen gespeichert ist, dann ist der Transistor 78 nichtleitend und der Transistor 79 leitend und die Basis des Transistors 79 befindet sich dann auf ihrem oberen Signalpegel. Dieser Pegel veranlaßt einen Stromfluß durch den Emitter £9/? und einen hohen Signalpegel auf der Leitung 24. Dadurch wird der Transistor 729 abgeschaltet, und die Leitung 22
Transistor 729 abgeschaltet, g
führt ein Signal mit hohem Pegel. Die Basis des Transistors 739 befindet sich ebenfalls auf ihrem oberen Pegel, und die Basis und der Emitter des
Leseoperation
ou Ii ii M,irH
Die Spe.cherzelle »J^
indem man ein hohes Signd auf d
und ein ni^ng« Signal auf_die Jj
Leitungen 19 und 20 werden beide auf £
gen Signalpegel gesetzt und.die einste^are «umim
Spannungen an den Kollektoren der Speicherzelle
Wenn in der Spei cherzeH* 11 gespeichert ist · «tder Transisto [ ^^ ,st abgeschaltet. Daher befindet sich die ^ Transistors 78 auf einem hohen^F^geI und d^e Bas s des Transistors 79 auf einem niedngen ^ «as's
S 3ΠΓ?Ϊ d 728 5T Si^e undiaher leitung ebenfalls auf dem niedrigen Signalpegel steht und dadurch anzeigt, daß eine binäre Null in der Speicherzelle 11 gespeichert ist.
Im Schreibbetrieb befindet sich die einstellbare stabilisierte Bezugsspannungsquelle für die Leitung 21, welche an die Basen der Transistoren 728 und 729 angeschlossen ist, auf ihrem unteren Pegel, und der Transistor 729 leitet deshalb im Schreibbetneb nie. Dementsprechend befindet sich die Leitung 22 auf ihrem oberen Pegel, was wie ein gelesenes Nuilsignal aussieht. Die Datenausgabeleitung befindet sich somit immer auf ihrem unteren Pegel, wenn eine Schreiboperation abläuft.
Obwohl hier die Arbeitsweise nur eines Lese-Verstärkers erläutert wurde, arbeiten die anderen
Leseverstärker in gleicher Weise, und der Lese- oder
Schreibbetrieb mit irgendeiner anderen Speicherzelle läßt sich aus den Schaltbildern leicht ermitteln.
Aus der obigen Beschreibung geht die intensive Ausnutzung des Prinzips der emittergekoppeiten Stromschalter hervor. Insbesondere enthält jeder Leseverstärker mindestens eine solche Schaltung, die zum Lesen und Schreiben der binären Daten in die
bzw. aus den Speicherzellen benutzt wird. Der > ~ > * ... , 1
, Transistors£ vor,der,^^ ™-hff 5o ernktergekoppelte s\romschalter arbeitet sehr schnell
• ο c · c -tt FST nie Basis des Tran- und durch seine Verwendung in den Leseverstärkern
meßt Strom im Emitter £8L. Die_ Basis des_i ran ^ ^ ^ integrierte Speicheranordnung m.
extrem schnellen Lese- und Schreibzyklen geschaffen Beispielsweise wird eine solche Stromschalter 55 anordnung gebildet aus der linken Hälfte der Tran
und&die'Lehung2Vauf einen niedrigen. sistoren 726, 727 und 728 der Leseverstärker
- ' "- die
tlieiit airom im cmuici tut,. ·-"- ~
sistors 729 ist die positivste der Basen der Transistoren 79, 729, 730 und 731, und daher leitet der
ÄS Ξ
linken fe einer jeden Speicherzelle in der fü
SrTransistor n* dem
Emitterwiderstand verbunden, ^ ^^^
D^TraStoien 739 und ?40 sfnK Dl^Tr.a"!IS™'tf Z0^6 als eemein-
ΓκοΐΙΐ orSderstand für den Transistor „,ordnet Dk Basis des Transistors 739 ist an den Butt des Transistors 733 angeschlossen und daher 729, 730 und 731 desselben Leseverstärkers zi sammen mit den Emittern E 9 R, £16 K der rechte Hälfte einer jeden Zelle in dieser Spalte. Zur Au: führung einer Schreiboperation wird über einen diesi Stromschalter Strom von einer Sehe der angesteue ten Speicherzelle gezogen, während der ande Stromschalter keinen Strom von der Gegenseite d
gewählten Zelle zieht. Man erreicht durch diese Stromschaltertechnik eine außerordentlich kurze Schreibzeit von weniger als zwei Nanosekunden.
Derselbe Stromschalter wird auch zum zerstörungsfreien Lesen der Information in der Zelle benutzt. Für eine Leseoperation muß nur die Bezugsspannung • auf der Leitung 21 für die Stiomschalter im Leseverstärker auf einen Wert in der Mitte zwischen den Kollektorspannungen der Speicherzelle erhöht wcr-
den, und die zum Leseverstärker führenden Schreib leitungen 19 und 20 müssen abgeschaltet werder Eine Leseoperation erfolgt dann in einer Zyklusze unterhalb einer Nanosekunde. Diese beiden außei ordentlichen Verbesserungen eines monolithische binären Datenspeichers ergeben sich durch die Ve: wendung des emittergekoppelten Stromschalte Verstärkers sowohl zum Lesen als auch zum Schre ben der binären Daten einer Speicherzelle.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Monolithischer integrierter Halbleiterspeicher für binäre Daten, mit Speicherzellen, die ein Paar kreuzgekoppelte Doppelemittertransistoren enthalten, und mit den Spalten der Speichermatrix zugeordneten Leseverstärkern, dadurch gekennzeichnet, daß die Leseverstärker pro Spalte zwei Teil verstärker (Ä27, 726, 727, Γ 28 ίο und /?28, 729, 730, 731) enthalten, die je mit einer Bitleitung (23, 24) verbunden sind, daß je ein Emitter(£8K, E9L) der Doppelemitter des Transistorpaares (78, 79) einer jeden Speicherzelle (11) über einen Widerstand (RS) zeilenweise an eine Stromquelle (R 48, — 4 V) angeschlossen ist und daß die anderen Emitter (£8 L, ElSL bzw. E9R, E16R) der Doppelemitter der Transistorpaare (78, 79 und 715. 716) der Speicherzellen (11 und 13) jeder Spalte der Ma- ao trix gruppenweise (23 bzw. 24) an die Emitter der in den genannten Teilverstärkern enthaltenen Transistoren (726, 727, 728 bzw. 729, 730, 731) angeschlossen sind, derart, daß die Transistoren (78, 79 und 7Ί5, 716) der Speicherzellen (11 und 13) mit den Transistoren der Teilverstärker (7 26, 727, 728 bzw. 729, 730, 731) emittergekoppelte Stromschalter bilden.
DE2152706A 1970-10-30 1971-10-22 Monolithischer integrierter Halbleiterspeicher für binäre Daten Expired DE2152706C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8553670A 1970-10-30 1970-10-30

Publications (3)

Publication Number Publication Date
DE2152706A1 DE2152706A1 (de) 1972-05-18
DE2152706B2 DE2152706B2 (de) 1973-04-12
DE2152706C3 true DE2152706C3 (de) 1973-10-31

Family

ID=22192263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2152706A Expired DE2152706C3 (de) 1970-10-30 1971-10-22 Monolithischer integrierter Halbleiterspeicher für binäre Daten

Country Status (10)

Country Link
US (1) US3725878A (de)
JP (1) JPS5246462B1 (de)
AU (1) AU3425671A (de)
BE (1) BE774701A (de)
CA (1) CA983167A (de)
CH (1) CH529420A (de)
DE (1) DE2152706C3 (de)
FR (1) FR2112364B1 (de)
GB (1) GB1348327A (de)
NL (1) NL7114913A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916394A (en) * 1974-12-09 1975-10-28 Honeywell Inf Systems High-speed random access memory
JPS5375828A (en) * 1976-12-17 1978-07-05 Hitachi Ltd Semiconductor circuit
JPS5478166U (de) * 1977-11-12 1979-06-02
FR2443118A1 (fr) * 1978-11-30 1980-06-27 Ibm France Dispositif pour l'alimentation des memoires monolithiques
US4311925A (en) * 1979-09-17 1982-01-19 International Business Machines Corporation Current switch emitter follower latch having output signals with reduced noise
US4272811A (en) * 1979-10-15 1981-06-09 Advanced Micro Devices, Inc. Write and read control circuit for semiconductor memories
JPS6028076B2 (ja) * 1980-12-25 1985-07-02 富士通株式会社 半導体メモリの書込み回路
JPH0655940U (ja) * 1993-01-14 1994-08-02 三島工業株式会社 スノーボブスレー

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell
US3492661A (en) * 1965-12-17 1970-01-27 Ibm Monolithic associative memory cell
US3636377A (en) * 1970-07-21 1972-01-18 Semi Conductor Electronic Memo Bipolar semiconductor random access memory

Also Published As

Publication number Publication date
US3725878A (en) 1973-04-03
JPS5246462B1 (de) 1977-11-25
DE2152706B2 (de) 1973-04-12
BE774701A (fr) 1972-02-14
CA983167A (en) 1976-02-03
GB1348327A (en) 1974-03-13
FR2112364B1 (de) 1974-05-31
CH529420A (de) 1972-10-15
NL7114913A (de) 1972-05-03
FR2112364A1 (de) 1972-06-16
DE2152706A1 (de) 1972-05-18
AU3425671A (en) 1973-04-12

Similar Documents

Publication Publication Date Title
DE2303409C2 (de) Monolithisch integrierbare Speicheranordnung
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE69322237T2 (de) Leseverstärker für einen integrierten Speicher
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE2458848C2 (de) Speicheranordnung
EP0012796B1 (de) Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information
DE3032620A1 (de) Bipolare speicherschaltung
DE10032271C2 (de) MRAM-Anordnung
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2925925C2 (de) Informationsspeicher
DE102019133640A1 (de) Bitzelle, die eine bit-schreib-maskierungsfunktion unterstützt
DE69322599T2 (de) Takttreiber für Leseverstärker
DE2152706C3 (de) Monolithischer integrierter Halbleiterspeicher für binäre Daten
DE2646653A1 (de) Leseverstaerker fuer statische speichereinrichtung
DE2306866C2 (de) Dreidimensional adressierter Speicher
EP0020995B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher
DE1449806C3 (de) Matrixspeicher
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
DE2456708A1 (de) Assoziativspeicheranordnung
DE2031038B2 (de)
DE2129166A1 (de) Halbleiterspeicher
DE2008065A1 (de) Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren
DE3787046T2 (de) RAM-Speicher mit Komplementärtransistor-Schalterspeicherzellen.
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee