DE4117882C2

DE4117882C2 -

Info

Publication number: DE4117882C2
Application number: DE4117882A
Authority: DE
Inventors: Yoshiji Yamatokoriyama Nara Jp Ohta
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-05-31
Filing date: 1991-05-31
Publication date: 1993-02-18
Also published as: JPH0438696A; DE4117882A1; JP2607733B2; US5134317A

Description

Die Erfindung betrifft eine Boosterschaltung für einen Halbleiterspeicher, nach dem Oberbegriff des Patentanspruchs 1, beispielsweise für einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM).

Ein DRAM mit hoher Speicherdichte ist so ausgelegt, daß bestimmte Arten von Signalen wie beispielsweise ein Wortleitungs-Treibersignal und dergleichen einen Spannungspegel aufweisen, der über dem Pegel der Quellenspannung liegt, damit die Betriebstoleranz und andere Eigenschaften verbessert werden. Ein solcher über dem Quellenspannungspegel liegender Spannungspegel wird mit Hilfe einer in dem DRAM-Baustein vorgesehenen Boosterschaltung erzeugt. Fig. 5 zeigt ein Beispiel einer herkömmlichen Boosterschaltung; die in US 46 77 313 A beschrieben wird.

Die Funktionsweise der Boosterschaltung gemäß Fig. 5 soll unter Bezugnahme auf Fig. 6 erläutert werden. Während der Vorladungsperiode liegt das Vorladungssignal Φ_p auf H((a) in Fig. 6), und MOS-Transistoren 28, 29, 30 und 36 sind durchgeschaltet, so daß ein Ausgangssignal Φ_out sowie Knotenpunkte B und D auf Massepegel liegen ((e) und (f) in Fig. 6). Der Knotenpunkt C wird auf einen hohen Spannungspegel (V_cc) vorgeladen, und MOS- Transistoren 22 und 25 sind gesperrt. Ein Booster-MOS-Kondensator 31 wird während der Vorladungsperiode über einen mit der Quellenspannung V_cc verbundenen MOS-Transistor 21 vorgeladen. Die Vorladungsspannung des Booster-MOS-Kondensators 31, d. h., der Spannungspegel am Knotenpunkt A, ist gleich V_cc-V_th (V_th ist die Schwellenspannung des MOS-Transistors 21), wie die Kurve (d) in Fig. 6 zeigt.

Der Vorladungsperiode folgt eine aktive Periode, während der das Vorladungssignal Φ_p auf Massepegel abfällt und ein Eingangssignal Φ_in mit dem Quellenspannungspegel V_cc eingegeben wird ((b) in Fig. 6). Dies führt zur Aufladung eines MOS-Kondensators 32 über einen MOS-Transistor 23. Die Verzögerungszeit einer Verzögerungsschaltung 20 ist so gewählt, daß der MOS-Kondensator 32 ausreichend aufgeladen wird. In Fig. 6 ist zu erkennen, daß, wenn das Eingangssignal Φ_in auf L liegt, das Ausgangssignal der Verzögerungsschaltung 20 auf H liegt und umgekehrt. Das Potential am Knotenpunkt C wird durch die Verzögerungswirkung der Verzögerungsschaltung 20 auf einem hohen Pegel (Vcc) gehalten, bis der MOS-Kondensator 32 in einem ausreichenden Ausmaß aufgeladen ist, so daß das Ausgangssignal Φ_out und der Knotenpunkt D auf einem niedrigen Spannungspegel liegen. Die Gate- Klemme eines MOS-Transistors 35 wird durch einen MOS-Kondensator 38 auf einen über der Quellenspannung V_cc liegenden Spannungspegel angehoben, so daß ein Strom über den MOS-Transistor 35 zu dem Knotenpunkt fließt und so der obenerwähnte Spannungsabfall ausgeglichen wird. Hierdurch wird der MOS-Kondensator 32 (31) ausreichend aufgeladen. Wenn die Verzögerungszeit der Verzögerungsschaltung 20 abgelaufen ist, fällt die Spannung am Knotenpunkt C ab, und der MOS-Kondensator 38 wird über den MOS-Transistor 37 entladen, so daß das Potential am Knotenpunkt E abfällt und der MOS-Transistor 35 gesperrt wird.

Nach dem Ablauf der Verzögerungszeit der Verzögerungsschaltung 20 (d. h., wenn der MOS-Kondensator 32 hinreichend aufgeladen ist) werden die MOS- Transistoren 24 und 26 gesperrt, und das Potential am Knotenpunkt D beginnt, bis zu dem Quellenspannungspegel V_cc anzusteigen. Im lastfreien Zustand wird daher das Potential am Knotenpunkt A, der kapazitiv mit dem Knotenpunkt D gekoppelt ist, mit dem Anstieg des Potentials am Knotenpunkt D von V_cc auf 2V_cc angehoben, so daß der Spannungspegel des Ausgangssignals Φ_out über den MOS-Transistor 22 überhöht wird. Der MOS-Kondensator 32 überhöht das Potential an der Gate-Klemme des MOS-Transistors 22 (Knotenpunkt B) auf einen höheren Pegel. Im Ergebnis wird so daß Ausgangsssignal Φ_out mit einem über dem Quellenspannungspegel V_cc liegenden Pegel erzeugt. Der Pegel des Ausgangssignals Φ_out kann sogar den Wert 2V_cc erreichen, wenn die Last für das Ausgangssignal Φ_out gleich 0 ist. Da die oben beschriebene Operationsfolge sehr rasch abläuft, sobald das Potential am Knotenpunkt D zu steigen beginnt, wirkt die in Fig. 5 gezeigte Schaltung als eine relativ schnelle Boosterschaltung.

Bei der Schaltung gemäß Fig. 5 ist jedoch das Potential am Knotenpunkt A während der Vorladungsperiode kleiner als der Quellenspannungspegel V_cc, und es wird erst nach dem Anstieg des Eingangssignals Φ_in durch den MOS- Transistor 35 auf den Quellenspannungspegel V_cc angehoben. Dies hat den Nachteil, daß zum vollständigen Aufladen des MOS-Kondensators 31 eine relativ lange Zeit benötigt wird, so daß die für den Spannungsüberhöhungsvorgang benötigte Gesamtzeit verlängert wird.

Der Erfindung liegt die Aufgabe zugrunde, eine schneller arbeitende Boosterschaltung der eingangs genannten Art zu schaffen.

Diese Aufgabe wird erfindungsgemäß mit den in Anspruch 1 angegebenen Merkmalen gelöst.

Bei der Boosterschaltung wird die Sekundärseite eines Steuerkondensators mit Hilfe eines nach dem Einschalten der Spannung ausgeführten Blindzyklus und dergleichen vor der Vorladungsperiode auf nahezu den Quellenspannungspegel aufgeladen. Anschließend, während der Vorladungsperiode, lädt die Steuerschaltung den Steuerkondensator auf, so daß das Potential auf seiner Primärseite auf einen Wert über dem Quellenspannungspegel ansteigt. Im Ergebnis wird das Potential an der Steuerklemme der ersten Schaltmittel, die zwischen Spannungsquelle und die Primärseite des Booster-Kondensators geschaltet sind, auf einen Pegel über dem Quellenspannungspegel angehoben, so daß diese Schaltmittel eingeschaltet werden und den Booster-Kondensator aufladen. Da zu diesem Zeitpunkt die Sekundärseite des Booster-Kondensators über die dritten Schaltmittel geerdet ist, wird die Primärseite des Booster-Kondensators auf Quellenspannungspegel gehalten.

Bei Beginn der aktiven Periode werden die dritten Schaltmittel abgeschaltet, und die zweiten Schaltmittel zwischen der Spannungsquelle und der Sekundärseite des Booster-Kondensators werden eingeschaltet. Hierdurch steigt das Potential auf der Sekundärseite des Booster-Kondensators auf den Quellenspannungspegel. Die Steuerschaltung bewirkt die Erdung der Steuerklemme der ersten Schaltmittel, so daß diese gesperrt werden und das Potential auf der Primärseite des Booster-Kondensators auf einen Pegel über dem Quellenspannungspegel angehoben wird. Das Signal mit dem über dem Quellenspannungspegel liegenden Spannungspegel wird über die vierten Schaltmittel an der Ausgangsklemme abgegeben.

Da bei dieser Lösung das Potential des Booster-Kondensators während der Vorladungsperiode auf den gleichen Pegel wie die Quellenspannung erhöht wird, ergibt sich eine Verkürzung der für die Spannungsüberhöhung benötigten Zeit während der aktiven Periode.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung angegeben.

Bevorzugt werden der Booster-Kondensator und der Steuerkondensator durch MOS-Kondensatoren und die ersten bis fünften Schaltmittel durch MOS-Transistoren gebildet, und die Steuerklemme ist die Gate-Klemme des MOS-Transistors.

Wenn bei der oben beschriebenen Anordnung die Spannungsversorgung für den Halbleiterspeicher eingeschaltet wird, so ist der Steuerkondensator noch nicht aufgeladen. Wenn die Boosterschaltung in einem Halbleiterspeicher eingesetzt wird, bei dem kein Blindzyklus ausgeführt wird, ist es deshalb bei der ersten Vorladungsperiode nach dem Einschalten der Spannungsversorgung nicht möglich, das Potential des Booster-Kondensators auf das gleiche Niveau wie die Quellenspannung anzuheben.

Wenn die erfindungsgemäße Boosterschaltung in einem solchen Halbleiterbaustein verwendet wird, so ist sie zusätzlich mit Initialisierungsmitteln versehen, die den Steuerkondensator aufladen, wenn die Boosterschaltungsversorgung für den Halbleiterspeicher eingeschaltet wird.

Vorzugsweise umfassen die Initialisierungsmittel ein ODER-Gatter an dessen Eingang ein Reset-Signal zugeführt wird.

Bei diesem Ausführungsbeispiel ist die Steuerschaltung mit Initialisierungmitteln zur Anfangseinstellung des Ladungszustands des Steuerkondensators in Abhängigkeit von einem Initialisierungssignal versehen, so daß der Ladezustand des Steuerkondensators voreingestellt werden kann, indem das Initialisierungssignal vor dem Eintritt in die Vorladungsperiode an die Steuerschaltung übermittelt wird. Hierdurch wird erreicht, daß das Potential des Booster- Kondensators während der Vorladungsperiode ständig auf den Quellenspannungspegel erhöht ist. Selbst bei der ersten Vorladung nach dem Einschalten der Spannungsversorgung wird deshalb das Potential des Booster- Kondensators während der ersten Vorladungsperiode zuverlässig auf den Quellenspannungspegel erhöht.

Durch die Erfindung werden somit die folgenden Vorteile erreicht.

(1) Es wird eine sehr schnell arbeitende Boosterschaltung für einen Halbleiterspeicher geschaffen.

(2) Die für den Spannungsüberhöhungsvorgang benötigte Zeit wird verkürzt.

(3) Das Potential des Booster-Kondensators (Knotenpunkt A) kann während der Vorladungsperiode auf den Quellenspannungspegel V_cc erhöht werden.

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert.

Es zeigt:

Fig. 1 eine Schaltskizze einer Boosterschaltung;

Fig. 2 ein Zeitdiagramm zur Erläuterung der Wirkungsweise der Boosterschaltung nach Fig. 1;

Fig. 3 eine Schaltskizze einer Boosterschaltung gemäß einem weiteren Ausführungsbeispiel;

Fig. 4 eine Schaltskizze von Teilen einer Schaltung gemäß einem weiteren Ausführungsbeispiel;

Fig. 5 eine Schaltskizze einer herkömmlichen Boosterschaltung; und

Fig. 6 ein Zeitdiagramm zur Erläuterung der Arbeitsweise der herkömmlichen Boosterschaltung gemäß Fig. 5.

Die in Fig. 1 gezeigte Boosterschaltung wird bei einem DRAM eingesetzt und weist den gleichen Schaltungsaufbau wie die bereits anhand von Fig. 5 erläuterte Schaltung auf, mit der Ausnahme, daß der MOS-Transistor 37 fehlt und daß eine Steuerschaltung 11 vorgesehen ist.

Die Teile der Schaltung in Fig. 1, die mit der Schaltung nach Fig. 5 übereinstimmen, sind von einer gestrichelten Linie eingeschlossen und sollen nachfolgend als Booster-Teil 10 bezeichnet werden. Die Steuerschaltung 11 enthält Verzögerungsschaltungen 40 und 41, Inverter 42 und 43, MOS-Transistoren 46, 47, und 49 und einen MOS-Kondensator 48. Die beiden Verzögerungsschaltungen 40 und 41, der Inverter 43 und der MOS-Kondensator 48 sind in Reihe geschaltet. Der Inverter 42 und der MOS-Transistor 49 sind ebenfalls in Reihe geschaltet. Der MOS-Transistor 47 ist zwischen die GATE- Klemme des Transistors 49 und den Verbindungspunkt der beiden Verzögerungsschaltungen 40 und 41 geschaltet. Die GATE-Klemme des MOS-Transistors 47 liegt auf der Quellenspannung V_cc. Die Eingänge der Verzögerungsschaltung 40 und des Inverters 42 und die GATE-Klemme des MOS-Transistors 46 sind mit der Eingangsklemme der Boosterschaltung verbunden, an der das Eingangssignal Φ_in anliegt. Der MOS-Transistor 49 und die Primärseite des MOS-Kondensators 48 sind mit der GATE-Klemme des MOS-Transistors 35 (Knotenpunkt E) verbunden. In einem DRAM, wird allgemein nach dem Einschalten der Spannungsversorgung ein Blindzyklus oder Leerzyklus ausgeführt, bei dem ein Impulssignal auf eine RAS-Klemme des DRAM gegeben wird. Während dieses Blindzyklus wird der Spannungspegel an der Eingangsklemme ebenfalls erhöht, und somit wird der MOS-Kondensator 48 vorab auf einen Spannungspegel aufgeladen, der im wesentlichen mit dem Quellenspannungspegel V_cc übereinstimmt.

Die Wirkungsweise der Boosterschaltung nach Fig. 1 soll anhand von Fig. 2 erläutert werden. Beim Beginn der Vorladungsperiode werden das Eingangssignal Φ_in und das Vorladungssignal Φ_p auf L bzw. H gesetzt ((b) und (a) in Fig. 2).

Am Ausgang des Inverters 42 liegt dann das Signal H an, und der MOS-Transistor 46 wird gesperrt, mit der Folge, daß das Potential am Knotenpunkt E auf den Quellenspannungspegel V_cc ansteigt. Nach der Verzögerungszeit der Verzögerungsschaltung 20 steigt das Potential am Knotenpunkt C auf den Quellenspannungspegel V_cc an ((c) in Fig. 2), und der MOS-Transistor 26 wird durchgeschaltet, so daß das Potential am Knotenpunkt D auf den Massepegel verringert wird. Nach der Verzögerungszeit der Verzögerungsschaltung 40 wird das GATE-Potential des MOS-Transistors 49 durch den MOS-Transistor 47 verringert, und der MOS-Transistor 49 wird gesperrt. Infolgedessen wird das Potential am Knotenpunkt E durch den MOS-Kondensator 48 auf einen über dem Quellenspannungspegel V_cc liegenden Pegel überhöht ((g) in Fig. 2), so daß der MOS-Transistor 35 durchgeschaltet und der MOS-Kondensator 31 aufgeladen wird. Da die Sekundärseite (Knotenpunkt D) des MOS-Kondensators 38 geerdet ist, wird das Potential auf der Primärseite (Knotenpunkt A) des MOS-Kondensators 31 gleich dem Quellenspannungspegel V_cc ((e) in Fig. 2).

Beim Eintritt in die aktive Periode werden das Vorladungssignal Φ_p und das Eingangssignal Φ_in auf L bzw. H zurückgesetzt, wie durch die Kurven (a) und (b) illustriert wird. Der MOS-Transistor 46 wird daraufhin durchgeschaltet und verringert das Potential am Knotenpunkt E auf Massepotential, so daß der MOS-Transistor 35 gesperrt wird. Das Potential am Knotenpunkt A wird in der gleichen Weise, wie bereits im Zusammenhang mit Fig. 5 beschrieben wurde, auf einen Spannungswert über dem Quellenspannungspegel V_cc überhöht. Das obenerwähnte Sperren des MOS-Transistors 35 verhindert einen Rückstrom vom Knotenpunkt A durch den MOS-Transistor 35. Bei diesem Ausführungsbeispiel wird während der Vorladungsperiode die Spannung am Knotenpunkt A auf einen mit dem Quellenspannungspegel V_cc übereinstimmenden Wert erhöht. Folglich wird die für die Spannungsüberhöhung benötigte Gesamtzeit bei dieser Boosterschaltung deutlich verringert.

Fig. 3 zeigt ein weiteres Ausführungsbeispiel einer Boosterschaltung. Bei der Schaltung gemäß Fig. 1 wird das Potential am Knotenpunkt E in einem Blindzyklus vor der ersten Vorladungsperiode erhöht. Die Boosterschaltung gemäß Fig. 3 wird bei einem DRAM eingesetzt, bei dem kein Blindzyklus ausgeführt wird, und weist den gleichen Schaltungsaufbau wie das zuvor beschriebene Ausführungsbeispiel auf, mit der Ausnahme, daß ein ODER-Gatter 44 mit zwei Eingängen vorgesehen ist. In einem DRAM wird allgemein ein Reset-Signal Φ_reset erzeugt. Das Reset-Signal Φ_reset ist ein impulsartiges Signal, dessen Pegel auf den Quellenspannungspegel V_cc ansteigt, wenn die Spannungsversorgung des DRAM eingeschaltet wird, und nach Ablauf einer bestimmten Zeit wieder auf den Massepegel zurückkehrt. Einer der Eingänge des ODER-Gatters 44 ist mit der Eingangsklemme der Boosterschaltung verbunden, und das Reset-Signal Φ_reset wird dem anderen Eingang des ODER- Gatters 44 zugeführt. Der Ausgang des ODER-Gatters 44 ist mit der Verzögerungsschaltung 40, dem Inverter 42 und der GATE-Elektrode des MOS-Transistors 46 verbunden.

Wie oben beschrieben wurde, wird der Pegel des Reset-Signals Φ_reset beim Einschalten der Spannungsversorgung des DRAM auf den Quellenspannungspegel V_cc erhöht. Durch diesen Anstieg des Reset-Signals Φ_reset wird der MOS-Kondensator 48 aufgeladen. Bei diesem Ausführungsbeispiel kann daher auch in der ersten Vorladungsperiode das Potential am Knotenpunkt E zuverlässig auf einen Wert über dem Quellenspannungspegel V_cc erhöht werden.

Die schaltungstechnische Realisierung des Booster-Teils 10 ist nicht auf das in Fig. 1 gezeigte Ausführungsbeispiel beschränkt. Vielmehr kann eine beliebige Schaltung gewählt werden, bei der ein Booster-Kondensator aufgeladen wird. Fig. 4 zeigt ein weiteres Beispiel des Booster-Teils 10, bei dem das Ausgangssignal Φ_out von der Source-Elektrode eines MOS-Transistors 33 abgeleitet wird.

Claims

1. Boosterschaltung für einen Halbleiterspeicher mit:

- einem Booster-Kondensator (31),
- ersten Schaltmitteln (35) zwischen einer Spannungsquelle (V_cc) und der Primärseite (A) des Booster-Kondensators (31),
- zweiten Schaltmitteln (25) zwischen der Spannungsquelle und der Sekundärseite (D) des Booster-Kondensators,
- dritten Schaltmitteln (26, 28) zwischen Masse und der Sekundärseite des Booster-Kondensators und
- vierten Schaltmitteln (22) zwischen einem Ausgang (Φ_out) und der Primärseite des Booster-Kondensators und
- einer Ausgangsklemme zur Ausgabe des Potentials auf der Primärseite des Booster-Kondensators,

gekennzeichnet durch

- eine Steuerschaltung (11),
- die einen mit der Steuerklemme der ersten Schaltmittel (35) verbundenen Ausgang (E),
- einen Steuerkondensator (48), dessen Primärseite mit dem Ausgang (E) der Steuerschaltung verbunden ist, und
- fünfte Schaltmittel (46) aufweist, die zwischen Masse und den Ausgang (E) der Steuerschaltung geschaltet sind,
- wobei der Steuerkondensator (48) während einer Vorladungsperiode des Speichers aufgeladen wird, so daß ein über dem Spannungspegel (V_cc) der Spannungsquelle liegendes Potential an den Ausgang (E) der Steuerschaltung angelegt wird,
- und wobei die fünften Schaltmittel (46) während einer aktiven Periode des Speichers eingeschaltet werden, um die ersten Schaltmittel (35) zu sperren.

2. Boosterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Booster-Kondensator (31) und der Steuerkondensator (48) MOS-Kondensatoren sind.

3. Boosterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ersten bis fünften Schaltmittel jeweils durch MOS-Transistoren gebildet werden.

4. Boosterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerklemme die GATE-Elektrode des MOS-Transistors (35) ist.

5. Boosterschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Steuerschaltung (11) außerdem Initialisierungsmittel (44) zum Aufladen des Steuerkondensators (48) beim Einschalten der Spannungsversorgung für den Halbleiterspeicher aufweist.

6. Boosterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Initialisierungsmittel ein ODER-Gatter aufweisen, an dessen Eingang ein Reset- Signal (Φ_reset) anliegt.