DE2630797C2 - Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, an den den Bitleitungen eines MOS-Speichers zugeordnete Flip-Flops aus MOS-Transistoren angeschlossen sind - Google Patents

Description

Die Erfindung bezieht sich auf einen Funktionsgene-

rator zur Erzeugung einer Spannung an einem Knoten, der von den Quellenelektroden der Schalttransistoren von aus jeweils zwei rückgekoppelten Zweigen aus jeweils einem Lasttransistor und einem Sciialttransistor bestehenden Flip-Flops aus MOS-Transistoren zur Verstärkung von von einem MOS-Speicher gelieferten Lesesignalen gebildet ist, wobei jedes Flip-Flop mit den Verbindungspunkten der Last- und Schalttransistoren mit jeweils einem Teilabschnitt einer Bitleitung des MOS-Speichers verbunden ist und wobei die dem Knoten zugeführte Spannung so verläuft, daß der Knoten beim Zyklusbeginn des Lesevorgangs aufgeladen und zum Bewerten der Lesesignale auf den Bitleitungen so entladen wird, daß die Flip-Flops in eine durch das Lesesignal auf den Bitleitungen bedingte Lage kippen.

Zum Bewerten der Lesesiguale von dynamischen MOS-Speichern ist es bekannt, jede Bitleitung in zwei Teilabschnitte zu unterteilen und zwischen die beiden Teilabschnitte eine als Flip-Flop ausgeführte Lesever- Stärkerschaltung anzuordnen (siehe z. B. IEEE Journal of Solid-State Circuits, Vol. SC 7, Nr. 5, Oktober 1972, Seiten 336 bis 340). Eine solche Leseverstärkerschaltung ist nach der Art eines getasteten Flip-Flops aufgebaut. Wesentliche Eigenschaften dieser Leseverstärkerschal tung bestehen in der Symmetrie, der geringen Abhängigkeit von Parameterschwankungen und der automatischen Regeneration der gespeicherten Signale. Solche Leseverstärkerschaltungen werden insbesondere in MOS'Speichern verwendet, bei denen die einzelnen Speicherzellen aus Eintransistorspeicherzellen bestehen.

Die weitere Entwicklung der Technologie bei MOS-Speichern hat es mit sich gebracht, daß die Speicherdichte pro Speicherbaustein immer mehr erhöht worden ist. Dies führt zu kleineren Lesesignalen und stärker schwankenden Bauelemente-Parametern. Zur Bewertung von Lesesignalen aus solchen MOS-Speichern ist eine Verstärkerschaltung besser geeignet, wie sie z. B. in IEEE Journal of Solid-State Circuits Vol.

hi SC 8, Nr. 5, Oktober 1973, Seiten 310 bis 318 und IEEE Journal of Solid-State Circuits, Vol. 9, Nr. 2, April 1974, Seiten 49 bis 5<>, beschrieben ist. Bei dieser Leseverstärkerschaltung dienen die Lasttransistoren des Flip-

Flops nur sw Vorladung der Teilabschnitte der Bitleitungen an den Verbindungspunkten zwischen Lasttransistor und Schalttransistor, Während des Bewertungsvorgangs eines Lesesignals bleiben die Lasttransistoren gesperrt. Hat sich auf den Teilabschnitten einer Öitleitung nach dem Auslesen einer Information aus einer Speicherzelle eine Signalspannung eingestellt, dann wird anschließend an dem Verbindungspunkt zwischenden Quellenelektroden der Schalttransistoren die Spannung langsam abgesenkt Dadurch wird erreicht, daß nur einer der Schalttransistoren, nämlich der, an dessen Senkenelektrode das Lesesignal anliegt, leitend gesteuert wird. Die Verstärkung des Flip-Flops ist bei dieser Betriebsweise sehr groß, Schwankungen der Geometrie der Transistoren und der Kapazitäten der Bitleitung sind nahezu ohne Einfluß.

Nachteilig an dieser Leseverstärkerschaltung ist die relativ lange Bewertungszeit Es sind darum Versuche unternommen worden, die Spannung an dem Verbindungspunkt der Quellenelektroden der Schalttransistoren entsprechend einer optimal verlaufenden Kurve abzusenken. Die Kurve ist dabei so berechnet, daß einer der Schalttransistoren genau an der Sperrgrenze liegt oder alternativ in einem schwachleitenden Zustand, in dem der Strom konstant ist arbeitet Ein Beispiel eines Funktionsgenerators, der eine Spannung für den Verbindungspunkt der Quellenelektroden der Schalttransistoren entsprechend dem gewünschten Kurvenverlauf erzeugt ist bereits vorgeschlagen worden. Durch diese Maßnahme wird die sich ergebende Bewertungszeit verkürzt

Jedoch ist die Bewertungszeit immer noch verhältnismäßig lang. Dies ist besonders dann der Fall, wenn zur Platzersparnis mehrere Leseverstärkerschaltungen eines Speicherbausteins gemeinsam mit einer Schaltungsanordnung verbunden sind, durch die die Spannung an dem Verbindungspunkt der Quellenelektroden der Schalttransistoren, dem Knoten, eingestellt wird. Die relativ großen Schwellspannungsschwankungen der Schalttransistoren nicht benachbarter Flip-Flops erfordern dann eine wesentliche Verlängerung der Bewertungszeit

Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Funktionsgenerator zur Erzeugung der Spannung an dem Knoten, an dem eine Vielzahl von Flip-Flops zur Bewertung der Lesesignale angeschlossen ist, anzugeben, der so arbeitel, daß die Vielzahl der an den Knoten angeschlossenen Flip-Flops die Bewertungszeit von Lesesignalen nicht beeinflußt Diese Aufgabe wird dadurch gelöst, daß eine Vorentladeschaltung vorgesehen ist, die im Zeitbereich zwischen der Aufladung und der Entladung des Knotens diesen so vorentiädt, daß die Schalttransistoren der an den Knoten angeschlossenen Flip-Flops leitend gesteuert sind und sich die Teilabschnitte der Bitleitungen auf die um die Schwellspannung der Schalttransistoren der Flip-Flops geänderte Spannung am Knoten einstellen.

Durch diese Vorentladung des Knotens wird also erreicht, daß die Teilabschnitte der Bitleitungen sich auf eine Spannung einstellen, in der bereits die Schwellspannung der Schalttransistoren der Flip-Flops berücksichtigt ist. jede Änderung der Spannung am Knoten während des Bewertungsganges wirkt sich damit auf alle Flip-Flops in gleicher Weise aus, verschiedene Schwellspannungen der Schalttransistoren der Flip-Flops haben keinen Einfluß mehr.

Die Vorentladeschaltune kann aus zwei Transistoren

bestehen, die parallel geschaltet sind und die von TaktsignaJen angesteuert werden, Dabei können die beiden Transistoren so dimensioniert sein und die Taktsignale rotlieh so festgelegt sein, daß die Entladung des Knotens ober die beiden Transistoren nur in einem solchen Maße erfolgt, daß sich alle Teilabschnitte der Bitleitungen trotz verschiedener Schwellspannungen der Schalttransjstoren individuell auf die durch die Schwellspannungen bedingte Änderung der Knotenspannung einstellen können.

An Hand eines Ausführungsbeispiels, das in den Figuren dargestellt ist wird die Erfindung weiier erläutert Es zeigt Fig. 1 eine Leseverstärkerschaltung mit Flip-Flop und Funktionsgenerator,

F i g, 2 eine Ausführung des Funktionsgenerators mit der Vorentladeschaltung,

Fig.3 eine Schaltungsanordnung zur Erzeugung der Taktsignale für die Vorentladeschaltung und

Fig.4 ein Signaldiagramm, aus der sich die Wirkungsweise der Leseverstärkerschaltung nach Fig. 1 ergibt

Fig.5 ein Signaldiagramm der der Voreniladeschaltung zugeführten Taktsignale.

Die Leseverstärkerschaltung nach F i g. 1 besteht aus einem Flip-Flop FFund einem Funktionsgenerator FG, der die Vrventladeschaltung beinhaltet

Das Flip-Flop FF besteht aus jeweils zwei Zweigen aus einem Lasttransistor TL und einem Schalttransistor TS. Der eine Zweig enthält den Lasttransistor TL1 und den Schaittransistor TSi. Der zweite Zweig den Lasttransistor TL 2 und den Schalttransistor TS2. Am Verbindungspunkt zwischen Schalttransistor TS und Lasttransistor TL ist jeweils ein Teilabschnitt einer Bitleitung B angeschlossen. Am Verbindungspunkt ρ 1 zwischen dem Lasttransistor TL1 und dem Schaittransistor TSl liegt demgemäß der Teilabschnitt BL der Bitleitung, während an dem Verbindungspunkt ρ 2 zwischen dem Lasttransistor TL 2 und dem Schalttransi stör TS2 der Teilabschnitt BR der Bitleitung ^ge schlossen ist Weiterhin sind die Verbindungspunkte ρ 1 und ρ 2 über einen Transistor 70, Symmetriertransistor genannt verbunden. Der Verbindungspunkt der Quellenelektroden der Schalttransistoren TSi und TS2 wird Knoten K genannt Die Lasttransistoren TL1 und TL 2 werden mit Hilfe eines Taktsignals 52, der Symmetriertransistor TO mit Hilfe eines Taktsignals 53 angesteuert An den Lasttransistoren TLl und TL 2 liegt weiterhin eine feste Spannung VDD.

An dem Knoten K ist nicht nur ein Flip-Flop FF angeschlossen, sondern eine Vielzahl von Flip-Flops, die alle entsprechend dem Flip-Flop FF der Fig. 1 aufgebaut sind. Diese Flip-Flops unterscheiden sich aber in den Eigenschaften, die die Schalttransistoren TS haben. Es ist nämlich nicht möglich, die Schalttransistoren TS der Flip-Flops so zu realisieren, daß alle die gleiche Schwellspannung haben. Der Funktionsgenerator FG₁ der an dem Knoten K angeschlossen ist, ist darum so aufgebaut daß die von ihm an den Knoten K

Mi abgegebene Spannung die Flip-Flops FF so beeinflußt, daß die verschiedenen Schwellspannungen der Schalttransistoren TS verschiedener Flip-Flops den Bewertungsvorgang nicht beeinflussen. In Verbindung mit F i g. 4 wird nun erläutert, wie der

ι,ϊ Einfluß der verschiedenen Schwellspannungen der Schalttransistoren vermieden werden kann. Dabei wird davon ausgegangen, daß als Transistoren /i-Kanal-Transistoren verwendet werden. Demgemäß

sind die in F i g. 4 angegebenen Spannungen positive Spannungen.

Bevor ein an den Bitleitungsabschnitten BL und BR anliegendes Lesesignal ausgewertet werden kann, muß die Leseverstärkerschaltung vorgeladen werden. Dazu wird der Symmetriertransistor TO leitend gesteuert, es wird ihm ein Signal 53 zugeführt. Ebenfalls können die Lasttransistoren TL1 und TL 2 durch Anlegen eines Taktsignals 52 in den leitenden Zustand gebracht werden. Am Knoten K liegt dann die Spannung U3 an, die in diesem Falle noch niedrig ist. Bei diesen Gegebenheiten laden sich die Bitleitungsabschnitte BL und BR auf die Spannung UDD-UTauf. Dabei ist LTTdie Schwellspannung der Lasttransistoren TL 1 bzw. TL 2. Es ist auch möglich, die Bitleitungsabschnitte ÖL und BR über nicht dargestellte Transistoren aufzuladen, etwa dadurch, daß an diese Transistoren ein Signal 50 (F i g. 4, erste Zeile) angelegt wird. Dabei ist es ebenfalls möglich, die Bitleitungsabschnitte BR und BL auf eine andere Spannung, z.B. UDD-2 UTaufzuladen. Da die Aufladung der Bitleitungsabschnitte BR und BL entweder über gesonderte Transistoren oder/und über die Lasttransistoren TL erfolgen kann, ist in F i g. 4 das Signal 52 während des Vorladens der Bitleitungsabschnitte nur gestrichelt eingezeichnet. In dieser Phase sind die Schalttransistoren TS\ und Γ52 ebenfalls im leitenden Zustand. Es lädt sich auch der Knoten K auf, und zwar etwa auf die Spannung

U 3 = UDD -UT- (UT + OUT_mlx) ■ AUT_m„

ist die größte auftretende Schwellspannungsdifferenz aller Schalltransistoren TS, die an den Knoten K angeschlossen sind. Die Vorladephase dauert von der Zeit ί 1 bis f 2. Während dieser Zeit wird der Knoten K aufgeladen.

Am Ende der Vorladephase, also zum Zeitpunkt f 2, wird das Signal 50 zur Vorladung bzw. 52 abgeschaltet. Das bedeutet, daß die Lasttransistoren TL 1 und TL 2 in den Sperrzustand übergehen.

An die Vorladung schließt sich der Zeitbereich für die Lesevorbereitung an. Dieser setzt sich zusammen aus den Zeitbereichen ί 2 bis ί 3 und f 3 bis 14.

Im Zeitbereich f 2 bis f3 liegt an dem Symmetriertransistor TO noch das Taktsignal 53 an. Dieser ist also noch leitend gesteuert, und die Bitleitungsabschnitte BL und BR sind noch miteinander verbunden. Nun wird durch den Funktionsgenerator FG, und zwar mit Hilfe einer Vorentladeschaltung, die Spannung am Knoten K gemäß dem Kurvenverlauf in F i g. 4 abgesenkt. Da die Schalttransistoren TSi und Γ52 im leitenden Zustand sind, gelangt die Spannung am Knoten K über die Schalttransistoren iu den Bitleitungsabschnitten BL und BR, An diesen Bitleitungsabschnitten BL und BR stellt sich nun eine Spannung ein, die gleich der Spannung i/3 am Knoten plus UTm_n ist, wobei UT_n^, die jeweils kleinere Schwellspannung der Schalttransistoren 751 und TS 2 ist Somit bilden sich an den Bitleitungsabschnitten BR und BL Spannungen, die von der Schwellspannung der Schalttransistoren 75 abhängen. Bei einer Vielzahl von an den Knoten angeschlossenen Flip-Flops mit Schalttransistoren unterschiedlicher Schwellspannung werden sich entsprechend der unterschiedlichen Schwellspannungen der Schalttransistoren an den Bitleitungsabschnitten BR und BL verschiedener Bitleitungen verschiedene Spannungen einstellen. Je größer dabei die Schwellspannung eines Schalttransistors ist, umso positiver wird die Spannung an den entsprechenden Bitleitungsabschnitten einer Bitleitung sein. Damit ist gewährleistet, daß jede Veränderung der Spannung am Knoten K sich gleichermaßen auf alle Flip-Flops auswirkt. Das heißt, der Zeitpunkt des Kippens der Flip-Flops ist für alle Flip-Flops gleich und ist nicht mehr abhängig von den verschiedenen Schwellspannungen der einzelnen Schalttransistoren. Durch die Vorentladeschaltung wird die Spannung am Knoten K um einen Betrag geändert, der von den Schwellspannungen der Schalttransistoren abhängt, er

m wird zweckmäßigerweise bei ca. 1 Volt liegen.

Im Zeitbereich von /3 bis /4 wird das Taktsignal 53 abgeschaltet und der Symmetriertransistor TO gesperrt. Damit werden die Bitleitungsabschnitte BR und BL aufgetrennt. Die Absenkung des Taktsignals 53 hat

ι ■> außerdem zur Folge, daß die Spannung der Bitleitungsabschnitte BR und BL durch die parasitären Kapazitäten des Symmetriertransistors TlO abgesenkt wird. Dadurch sind die Schalttransistoren T5nach der Zeit f 4 mit Sicherheit gesperrt.

Nach dem Zeitpunkt 14 beginnt der Ausiesevorgang aus einer Speicherzelle. Dabei wird im Zeitbereich 7"4 bis /5 eine Information aus einer Speicherzelle ausgelesen, und entsprechend stellt sich auf den beiden Bitleitungshälften eine Spannungsdifferenz ein, das Lesesignal Usig. Dies ist durch zwei Pfeile in F i g. 4 im Zeitbereich ί 4 bis f5 bei den Spannungen UBL bzw. UBR in den Bitleitungsabschnitten ÖL bzw. BR gezeigt. Es ist zu sehen, daß sich auf den Bitleitungsabschnitten BR und BL eine Spannungsdifferenz einstellt. Die Schalttransistoren Γ51 und Γ52 des Flip-Flops sind weiterhin gesperrt.

Mit der Zeit /5 beginnt der äewertungsvorgang. Dazu wird mit dem Signal 51 der Teil des Funktionsgenerators FG eingeschaltet, der den Knoten K wieder entlädt. Die Entladung erfolgt dabei entsprechend der Kurve, die für die Spannung U3 in F i g. 4 angegeben ist. Zunächst wird also die Spannung am Knoten K sehr schnell abgesenkt. Die schnelle Absenkung der Spannung t/3 am Knoten K bedingt

«ο nun, daß derjenige Schalttransistor im Flip-Flop FF leitend gesteuert wird, an dessen Senkenelektrode die durch das Auslesen der Information bedingte Spannungsänderung anliegt. Wenn angenommen wird, daß eine Speicherzelle ausgelesen wird, die an dem Bitleitungsabschnitt BL anliegt, dann wird der Schalttransistor TS1 leitend gesteuert Somit kann ein Strom durch diesen Schalttransistor fließen (der Strom /12 bzw. /22 durch den Schalttransistor Γ51 bzw. Γ52 ist ebenfalls in F i g. 4 dargestellt).

Während der Zeit f6 bis f 7 wird die Spannung i/3 am Knoten K nur sehr langsam abgesenkt sie bleibt nahezu konstant. Dieser Vorgang beschleunigt sich erst allmählich und erfolgt in dem Ausführungsbeispiel in einer solchen Weise, daß auch der bisher gesperrte Schalttransistor wieder leitend wird Im angegebenen Beispiel also der Schalttransistor 752. Dies ergibt sich aus dem Verlauf der Spannungen UBL und UBR bzw. der Ströme /12 und /22 in Fig.4. Der Verlauf der Absenkung der Spannung t/3 am Knoten Kist aber nun so gestaltet, daß trotz Differenzen der Geometrie der Schalttransistor und der Kapazitäten der Bitleitungsabschnitte, also unter ungünstigsten Bedingungen, das Flip-Flop wieder seinen Kippunkt erreicht, also der Schalttransistor TS 2 im Beispiel wieder gesperrt wird.

6'· Dieser Zustand ist zur Zeit (8 gegeben. Entsprechend nimmt der Strom durch den Schalttransistor 752 wieder ab. Die Spannungsdifferenz auf dem Bitleitungsabschnitt wächst dagegen schnell an.

Zum Zeitpunkt /9 wird das Taktsignal S 2 an die Lasttransistoren TL I, TI. 2 angelegt. Diese werden leitend gesteuert. Die Folge ist, daß sich die Bitleitungsabschnitte BR und BL auf die 0- bzw. I -Pegel einstellen. Die Entladung des Knotens K wird dagegen weiter beschleunigt. Der Knoten ist bis zum Zeitpunkt /10 entladen. Auf dem Bitleitungsabschnitt, z. B. BR, auf dem die Spar"HJngsänderung durch die Informationsauslesung vor'ag, hat sich ein Pegel eingestellt, der dazu verwendet werden kann, die ausgelesene Speicherzelle zu regenerieren.

Zum Zeitpunkt MO wird das Taktsignal 51 abgeschaltet und damit der Funktionsgenerator FG vom Flip-Flop FFgetrennt. Zum Zeitpunkt (11 ist der Lese- und Regeneriervorgang beendet.

Die Funktion der Leseverstärkerschaltung ist mit einem Kurvenverlauf der Entladung beschrieben worden, der sehr vorteilhaft ist. Selbstverständlich kann die Entladung des Knotens K auch in einer anderen Weise, z. B. in der Art erfolgen, wie sie in den oben angegebenen Literaturstellen beschrieben ist. Durch die Entladung des Knotens wird nämlich die Vorentladung des Knotens K im Zeitbereich (2 bis (3 nicht berührt. Weiterhin ist der Betrieb der Leseverstärkerschaltung an Hand eines Flip-Flops beschrieben worden. Es ist bereits gesagt worden, daß an dem Knoten K eine Vielzahl von Flip-FlopsFF angeschlossen sein können, die alle entsprechend dem Flip-Flop FF der Fig. I aufgebaut sein können. Diese Flip-Flops werden dann genauso betrieben wie es für das Flip-Flop FF der F i g. I p^rläutert worden ist.

Eine Ausführung des Funktionsgenerators FG ergibt sich aus F i g. 2. Der Funktionsgenerator besteht dabei aus der Vorentladeschaltung VR, die im Zeitbereich (2 bis (3 tätig ist, und der Entladeschaltung ES, die im Zeitbereich (5 bis (10 wirksam ist. Bei der Entladeschaltung ES handelt es sich dabei um eine Schaltungsanordnung, die bereits im Rahmen des eingangs genannten älteren Vorschlags ausführlich erläutert worden ist. Auf sie wird darum nur ganz kurz eingegangen.

Die Vorentladeschaltung VR ist aus zwei Transistoren TR1 und TR 2 aufgebaut. Sie sind parallel zueinander geschaltet und liegen mit ihren gesteuerten Strecken zwischen dem Knoten K und einem festen Potential VSS. An den Steuereingang des Transistors TR1 wird ein erstes Taktsignal 510, an den Steuereingang des Transistors TS 2 ein zweites Taktsignal SIl angelegt Diese Taktsignale 510 und 511 treten in dem Zeitbereich f 2 bis (3 auf. Dabei wird der Transistor TR 2 durch das Taktsignal S11 sehr kurz leitend gesteuert, um zu Beginn der Vorentladung den Entladevorgang zu beschleunigen. Das Taktsignal 510, das gleichzeitig mit dem Taktsignal 511 angelegt wird, dauert langer an und bedingt eine weitere Entlädung des Knotens K. Da jedoch die Transistoren TR1 und TR 2 verschieden dimensioniert sind, ist der Einfluß auf die Entladung des Knotens K verschieden. Der Transistor TR1 ist dabei kleiner als der Transistor 77? 2. Das heißt, das Verhältnis W zn L (Breite zu Länge des Kanals) ist z. B. für den Transistor 77? 2 = 200, für den Transistor 77? 1 = 40 gewählt Es ist somit ersichtlich, daß durch die Wahl des Verhältnisses W: L der Transistoren 77? 1 und 77? 2 bzw. durch die Zeitdauer der Taktsignale 510 und 511 das Ausmaß der Vorentladung des Knotens K in gewünschter Weise beeinflußt werden kann. Das Taktsignal 511 kann z. B. 20 - 30 ns, das Taktsignal 510 40—50 ns anliegen.

Die Entladeschaltung £"5 besteht aus einer Schaltungsanordnung, mit deren Hilfe der Knoten K im Zeitbereich (5 bis (6 sehr schnell entladen wird und aus einer Schaltungsanordnung, die die übrige Entladung des Knotens K übernimmt. Die Schnellentladung erfolgt mit Hilfe der Transistoren 77? 6, TR 7 und der Kapazität C. An den Steuereingang des Transistors TR 6 wird ein Signal CEangelegt, d. h„ es liegt ein Signal an, wenn der Baustein nicht ausgewählt ist, also dem Baustein das Bausteinauswahlsignal CEnicht zugeführt wird. Solange das Signal CE anliegt, ist der Transistor TR 6 leitend, und die Verbindungsstelle p5 kann sich auf die Spannung des Knotens K aufladen. Zu Beginn des Bewertungsvorganges wird mit dem Taktsignal 51 der Transistor TS 7 leitend gesteuert, dagegen der Transistor TS gesperrt. Dadurch kann sich die Kapazität C sehr schnell entladen und entsprechend schnell ändert sich die Spannung am Knoten K.

Die weitere Entladung des Knotens K erfolgt mit Hilfe der Ifansistoren TRi, TR 4, TR 5 und der Verzögerungsschaltungen VZl und VZ2. Das Taktsignal 51 wird dem Transistor TR 3 direkt zugeführt und bringt diesen in den leitenden Zustand. Somit kann sich der Knoten K über den Transistor TR 3 entladen. Nach Ablauf einer Verzögerungszeit, die durch die Verzögerungsschaltung VZ1 bestimmt wird, wird auch der Transistor TR 4 leitend gesteuert. Dies bedingt eine Beschleunigung des Entladevorgangs des Knotens K. Nach dem Ablauf einer weiteren Verzögerungszeit, bedingt durch die Verzögerungsschaltung VZ 2, wird schließlich auch der Transistor TA 5 leitend gesteuert. Da somit alle drei Transistoren TR3, TR 4 und TR 5 leitend sind, erfolgt die Entladung des Knotens K im Bereich (9 bis (10 verhältnismäßig schnell. Durch die Dimensionierung der Transistoren 77? 3, TR 4 und TR 5 bzw. der Verzögerungszeiten der Verzögerungsschaltungen VZl und VZ2 kann die Kurvenform der Entladungskurve festgelegt werden.

Fig.3 zeigt schließlich noch eine Schaltungsanordnung, mit deren Hilfe die Taktsignale 510 und 511 erzeugt werden. Diese Schaltungsanordnung besteht aus einer Diode D1 und Transistoren TR10 bis TR 19. Die Taktsignale 511 und 510 werden ausgelöst durch das Bausteinauswahlsignal CE Die Schaltungsanordnung arbeitet dabei so, daß die Taktsignale 510 und 511 dem Bausteinauswahlsignal CE zunächst folgen, um dann aber einen kleineren Amplitudenwert anzunehmen als den des Bausteinauswahlsignals CE Solange das Bausteinauswahlsignal CE nicht anliegt, dagegen CE anliegt, ist der Transistor 77? 13 leitend gesteuert und der Verbindungspunkt ρ 10 kann sich aufladen. Die Folge ist, daß die Transistoren 77? 11 und TR15 leitend gesteuert sind. Dagegen sind die Transistoren 77? 18 und 77? 12 gesperrt Da aber an den Transistoren 77? 19 und 77?11 das Bausteinauswahlsignal CE noch nicht anliegt, also das Potential an diesen Punkten Null ist, ist auch das Potential der Signale S10 und 511 NuIL Wird nun das Bausteinauswahlsignal CE angelegt, dann folgen zunächst die Taktsignale 511 und 510 unmittelbar dem Bausteinauswahlsignal CK Da aber durch das Bausteinauswahlsignal gleichzeitig der Transistor 77? 10 leitend gesteuert wird, entlädt sich der Verbindungspunkt ρ 10. Die Folge ist, daß nach einer gewissen Zeit der Transistor 77? 15 gesperrt wird, dagegen der Transistor TR14 leitend gesteuert wird, zumal ja auch der Transistor 77? 16 in den leitenden Zustand gelangt Damit wird der Transistor 77? 18 leitend, dagegen der Transistor 77? 19 gesperrt Das

Taktsignal S11 geht somit wieder zu seinem Ausgangswert zurück. Der Transistor TR M dagegen bleibt leitend. Durch ihn wird jedoch die Amplitude des Taktsignals 510 begrenzt. Erst wenn das Signal S3, also zum Zeitpunkt f3, an den Transistor TR 12 angelegt wird, wird dieser geöffnet, und das Taktsignal 510 kehrt zu seinem Ausgangrstand zurück.

Die Verhältnisse des Bausteinauswahlsignals CE und der Taktsignale S lO und 511 zueinander ergibt sich aus Fig. 5. Hier ist gezeigt, daß die Taktsignale SIO und 511 zunächst im Bausteinauswahlsignal CEunmittelbar folgen, jedoch nach einer durch die Dimensionierung

10

der Schaltungsanordnung bedingten Zeit dem Anstieg des Bausteinauswahlsignals CE nicht mehr mitmachen. Es ist weiterhin gezeigt, daß das Taktsignal S11 früher verschwindet als das Taktsignal S 10.

Der Vorteil des erfindungsgemäßen Funktionsgenerators besteht darin, daß mit Hilfe der Vorentladeschaltung der Knoten K vor der eigentlichen Entladung während der Bewertungszeit eines Lesesignals vorentladen wird und damit der Einfluß der verschiedenen Schwellspannungen der Schalttransistoren der Flip-Flops auf die Bewertungszeit beseitigt wird.

Hierzu 2 Blatt Zeichnungen

Claims (5)

1. Patentansprüche;

   J, Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, der von den Quellenlälektroden der Scnalttransistoren von aus jeweils zwei rückgekoppelten Zweigen aus jeweils einem Lasttransistor und einem Schalttransistor bestehenden Flip-FJops aus MOS-Transistoren zur Verstärkung von von einem MOS-Speicher gelieferten ILesesignalen gebildet ist, wobei jedes Flip-Flop mit den Verbindungspunkten der Last- und Schalttransistoren mit jeweils einem Teilabschnitt einer IBitleitung des MOS-Speichers verbunden ist und wobei die dem Knoten zugeführte Spannung so verläuft, daß der Knoten bei Zyklusbeginn des Lesevorgangs aufgeladen und zum Bewerten der Lesesignale auf den Bitleitungen so entladen wird, daß die Flip-Flops in eine durch das Lesesignal auf den Bitleitungen bedingte Lage kippen, dadurch gekennzeichnet, daß eine Vorentladeschaltung (VR) vorgesehen ist, die im Zeitbereich (t 2 bis f 3) zwischen der Aufladung und der Entladung des Knotens diesen so vorentlädt, daß die Schalttransistoren (TS) der an den Knoten angeschlossenen Flip-Flops leitend gesteuert sind und sich die Teilabschnitte der Bitleitungen auf die um die Schwellspannung der Schalttransistoren der Flip-Hops geänderte Spannung am Knoten einstellen.
2. 2. Funktionsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Vorentladeschaltung (VR) aus einem von einem ersten Taktsignal (SiO) angesteuerten ersten Transistor (TR 1) und aus einem zum ersten Transistor pcrallelgeschalteten von einem zweiten Taktsignal (SlI) angesteuerten zweiten Transistor (TR 2) besieht u«.d daß durch die Dimensionierung der beiden Transistoren (TR 1, 777 2) und die Form der Taktsignale (S 10, 511) die Vorentladung des Knotens (/y beeinflußbar ist
3. 3. Funktionsgenerator nach Anspruch 2, dadurch gekennzeichnet, daß das erste und das zweite Taktsignal (SlO, 511) aus dem Bausteinauswahlsignal (CE) so abgeleitet sind, daß sie zunächst der Vorderflanke des Bausteinauswahlsignals folgen, dann jedoch auf eine Amplitude begrenzt sind, die kleiner als die Amplitude des Bausteinauswahlsignals ist
4. 4. Funktionsgenerator nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Transistor (TR 2) größer dimensioniert ist als der erste Transistor (TRi) und daß das zweite Taktsignal (511) von kürzerer Zeitdauer ist als das erste Taktsignal (510).
5. 5. Funktionsgenerator nach Anspruch 4, dadurch gekennzeichnet, daß eine Schaltungsanordnung zur Urzeugung des ersten und zweiten Taktsignals für die Vorentladeschaltung aus einer Kippschaltung mit einem ersten Zweig aus einem Schalttransistor (TR 14) und einem von dem negierten Bausteinauswahlsignal (CE) angesteuerten Lasttransistor (TR 13) und mit einem mit dem ersten Zweig rückgekoppelten zweiten Zweig aus einem Schalttransistor (TR 15) und einem von dem Bausteinauswahlsignal (CE) angesteuerten Lasttransistor (TR 16), aus einer an den ersten Ausgang (p 10) der Kippschaltung angeschalteten ersten Serienschaltung aus einem von dem Bausteinauswahlsignal (CE) angesteuerten Transistor (TR 10) und einer Diode (Di), aus einer zweiten Serienschaltung mit einem

   ersten, mit seinem Steuereingang mit dem ersten Ausgang der Kippschaltung verbundenen, mit einer Elektrode der gesteuerten Strecke mit dem Bausteinauswahlsignal (CE) versorgten Transistor (TR ti) und mit einem zweiten, von dem einen Taktsignal (53) angesteuerten Transistor (TRM), aus einer dritten Serienschaltung mit einem ersten mit seinem Steuereingang mit dem ersten Ausgang der Kippschaltung verbundenen, mit einer Elektrode der gesteuerten Strecke mit dem Bausteinaus^vahlsignal (CE) versorgten Transistor (TR 19) und mit einem zweiten mit seinem Steuereingang an dem zweiten Ausgang der Kippschaltung angeschlossenen Transistor (TRiS) besteht, wobei an dem Verbindungspunkt der Transistoren (TR ti, TR12) der zweiten Serienschaltung das erste Taktsignal (510) und an dem Verbindungspunkt (TR 18, 77? 19) der dritten Serienschaltung das zweite Taktsignal abnehmbar ist