DE2401122C2 - Verfahren zum Betrieb eines integrierten Speicherbausteins und Speicherbaustein dafür - Google Patents

Description

20

Die Erfindung geht aus von einem Verfahren zum Betrieb eines integrierten Speicherbausteins nach dem Oberbegriff des Patentanspruches 1.

Ein solches Verfahren ist bereits durch Intel, MCS-4 Micro Computer Set, Users Manual, März 1972, Seite 25, Fig. 7 bekannt. Der dort beschriebene Baustein weist drei Taktimpulsanschlüsse auf und enthält einen taktgesteuerten, zur Speicherplatzadressen-Decodierung dienenden Decodierer. Es handelt sich dort um einen dynamischen ROM- oder RAM-Speicherbausteln, der gem. Fig. 2 seine Adresse bzw. Befehl nach einem ersten Impuls einer Taktimpulsreihe (ca. 500 kHz) ab der Vorderfianke eines Synchronisiertaktimpulses empfängt. Das daraufhin gelesene, in der Registereinheit gespeicherte Datenbinärzeichen wird gemäß Fig. 2 zu den Datenausgängen des Bausteins weitergeleilet, sobald mehrere weitere Impulse dieser Taktimpulsreihe (ca. 500 kHz) etvya in der Mitte der Dauer des den Adressierrhythmus steuernden Synchronisiertaktimpulses (100 kHz) SYNC, zugeführt wurden. Die drei verschiedenen TakUmpulsa.rten SYNC, Phase 1, Phase 2 werden jeweils eigenen Anschlüssen zugeführt. Dieser Baustein arbeitet somit mit drei verschiedenen Taktimpulsen.

Da es sich hier jeweils um einen dynamisch betriebenen Speicher handelt, vgl. S. 21, Abs. 1, Ist die Störempfindlichkeit des Bausteins im Vergleich zu einem statischen Speicher hinsichtlich Störspannungsspitzen erhöht, so weiche auf den Regenerler-Taktlmpulsleitungen Induziert werden. Die Taktsteuerung des Decodlerers bietet zwar eine gewisse Sicherheit gegen Störungen durch Laufzelttoleranzen der Eingangssignale, Indem nur die j:u einem bestimmten Zeltpunkt anliegenden Eingangssignale verarbeitet werden. Bei der Erfindung soll aber auch die Sicherheit gegen Störungen durch Laufzeittoleranzen der Ausgangssignale erhöht werden, wobei nur eine einzige statt drei verschiedene Taktimpulsreihen In ausgedehnten Systemen mit unterschiedlichen langen Verdrahtungsleltungen für den Entwickler solcher Systeme möglichst einfach zu handhaben sein soll, was spilter noch genauer erläutert wird.

Dieses bekannte Verfahren hat also bereits die folgenden, auch bei der Erfindung gegebenen Eigenschaften: - Der Speicherbaustein kann eine Vielzahl binärer Datenbinärzeichen speichern, die wahlweise einzeln eingeschrieben und gelesen werden können, und

- wegen der Steuerung durch Taktimpulse ist bereits eine gewisse Sicherheit gegen Störungen, die durch Laufzeiten der zugeführten Signale, Insbesondere durch Laufzeiten der Bits der Speicherplatzadresse, auf den jeweils mehr oder weniger langen Leitungen außerhalb des Bausteines entstehen, erreichbar.
Durch die Erfindung wird dieses bekannte Verfahren

so weiterentwickelt, und dies ist die ihr zugrundeliegende Aufgabe - daß die folgenden Vorteile erreicht werden:

- Man benötigt nur noch eine einzige Taktimpulsfolge und damit nur noch einen einzigen Taktlmpulsanschluß am Speicherbaustein,

- man kann wahlweise jeweils bezüglich ein und desselben Speicherplatzes während ein und desselben ersten Taktimpulses, je nach Anlegen eines Lese- und/oder Schreibbefehls, entweder - wie bekannt -

- ein erstes, bisher gespeichertes Datenbinärzeichen verzögert über den Datenausgangsanschluß nach außen abgeben (lesen), oder

- ein zweites Datenbinärzeichen In denselben Speicherplatz einschreiben, oder auc> - ergänzend zum Bekannten -

- das erste Datenbinärzeichen verzögert nach außen abgeben und noch während desselben ersten Taktimpulses das zweite Datenbinärzeichen in denselben Speicherplatz einschreiben, oder

- weder ein Datenbinärzeichen abgeben, noch eines einschreiben,

- die Sicherheit gegen Störungen durch Luftzeittoleranzen sind weiter erhöht, indem das nach dem Ende des ersten Taktimpulses nach außen abgegebene erste Datenbinärzeichen (z. B. bei Zurückleitung dieses Zeichens an den Dateneingangsanschluß desselben Speicherbausteines oder bei Zuleitung dieses ersten Datenbinärzeichens zu dem Dateneingangsanschluß eines weiteren Speicherbausteines) verzögert, nämlich früherstens ab der Rückflanke dieses ersten Taktimpulses, am Datenausgangsanschluß des Speicherbausteins bis nach dem Beginn des nächsten, zweiten Taktimpulses abgegeben wird, so daß das abgegebene erste Datenbinärzeichen

- jel Zurückleitung an den Dateneingangsanschluß desselben Speicherbausteins unabhängig von Leitungslängen nicht mehr während des ersten Taktimpulses, sondern erst während des nächsten zweiten Taktimpulses eingeschrieben wird - und zwar in jenen Speicherplatz als zweites Datenbinärzeichen eingeschrieben wird, dessen Adresse erst während des zweiten Taktimpulses anliegt; dadurch eignet sich die Erfindung insbesondere für dezentraliserte schnelle Nebenspeicher in einem elektronisch gesteuerten Fernsprechvermittlungssystem, vor allem zur Zeltkanalumsetzung In einem Zeitmultipl'x-Fernsprechvermlttlungssystem;

- bei Zuleitung zu einem weiteren derartigen Speicherbaustein (Serlenvchaltung der beiden Speicherbausteine hinsichtlich der Weitergabe der Datenbinärzeichen) unabhängig von Leitungslängen erst beim zweiten Taktimpuls In diesen weiteren Speicherbaustein eingeschrieben wird; und

- durch d|e in spezieller Welse verzögerte Abgabe des gelesenen Datenbinärzelchens haben unterschiedliche Längen der außerhalb des Spelcherbaujtelns angebrachten Verdrahtungsleltungen praktisch keine Bedeutung mehr für den Entwickler von ausgedehnten, kompliziert veidrahteten Systemen, wie z. B. Fernsprech-Vermlttlungssystemen, weil für die Beurteilung der Wirkung solcher Speicherbausteine die Lei-

tungslängentoleranzen nun weltestgehend vernachlässigbar sind; dementsprechend kann also durch das erfindungsgemäße Verfahren die Störsicherheit und damit die Handhabung eines wie Im Oberbegriff des Hauptanspruches angegebenen Integrierten Speicherbausteines so verbessert werden, daß er ohne übermäßige Sorgfalt und ohne besondere Spezlalkenntnlsse über das Einschwingverhalten von Netzwerken auch vom Entwickler ausgedehnter Systeme angewendet werden kann; insbesondere sind nun die bei der Entwicklung und Herstellung des Systems einzuhaltenden Verdrahtungsregeln und Zeltnedingungen bei Anwendung des erfindungsgemäßen Verfahrens einfach; dementsprechend wird die Entwicklung und Herstellung solcher Systeme und Ihrer Speicher, z. B. elektronisch gesteuerter Fernsprechvermittlungssysteme, durch diese Vereinfachung erleichtert, wobei nicht nur die die Signale und den Taktimpuls dem Speicherbaustein zuführenden Leitungen, sondern vor allem auch die Leitungen, die die aus dem Speicherbaustein gelesen Signale zu anderen Schaltungen des Netzwerkes weiterleiten, untereinander unterschiedlich lang sein dürfen; dieser Datenverkehr im ausgedehnten Netzwerk ist auch mit nur einem einzigen Systemgrundtakt möglich, der identisch mit der dem Speicherbaustein /ugeführten Taktimpulsfolge ist.
Diese Vorteile der Erfindung werden auch durch die sonstigen bekannten Speicher noch nicht erreicht. So ist bei Jem in der DT-AS 12 04 269 angegebenen Speicher keine ausreichende Vorsorge hinsichtlich des EInschwingens bzw. der Laufzeiten auf den Leitungen zum Bauslein hin und vom Baustein weg bei Taktung mittels einer einzigen Taktimpulsreihe mit nn einzelnen jeweils unterschiedlichen Laufzeiten getroffen. Entsprechendes ist auch nicht in der DT-AS 12 70 613 angegeben. Auch der in der DT-OS 17 74 524 beschriebene Speicher enthält wie der bei I: tel-MCS-4 beschriebene Speicher keine Registereinheit am Speicherausgang, welche das gelesene Signal, gesteuert von der Rückflanke des gleichen Taktimpulses, weiterleitet.

Aus der DE-AS 20 00 607. Insbesondere Sp. l.Z. 51 bis Sp 3. Z. Il sind Gegenmaßnahmen zur Behandlung von durch Laufzeittoleranzen von Verdrahtungen bereits bekannt. Auch die ältere Anmeldung P 2 237 579.7-31. vgl. die nachveröffentlichte DE-AS 22 37 579. insbesondere Sp. 2. 7. 36 bis 63 und vor allem Sp. 4. Z. 20 bis Sp. 5. Z 21. befaßt sich mit solchen Störungen. Es handelt sich dort nämlich um Störungen durch unterschiedliche Laufzeiten bzw. Einschwingzeiten auf den teils sehr kurzen, teils sehr langen Leitungen eines ausgedehnten Netzwerkes, wie es z. B. bei einer Fernsprechvermittlung der Fall ist. Ein kleiner, mittels einer einzigen Taktimpulsreihe getakteter Baustein in einm solchen ausgedehnten Netzwerk muß zuverlässig mit anderen Schaltungen im Netzwerk zusammenarbeiten, unabhängig von den jeweiligen Laufzeiten der Signale und auch der Laufzeiten der Taktimpulse. Wegen der Ausgedehntheit des Netzwerkes wird nämlich auch die Taktimpulsvorderflanke zu ganz unterschiedlichen Zeitpunkten bei den verschiedenen Schaltungen des Netzwerkes wirksam, abgesehen von den zusätzlichen Unterschieden der Laufzeiten der Informationssignale. Als Gegenmaßnahme wird in den beiden genannten Schriften empfohlen, bei den Kippschaltungen darstellenden Schaltungen solcher Netzwerke die Information ungefähr mit der eintreffenden Takiimpuisvorderilanke, aber nur dann, zu speichern unci erst ungefähr ab der eintreffenden Taktimpulsrückflanke am Kippschaltungsausgang wieder z. B. für die Dauer einer Taktperlode abzugeben. Während des Takt-Impulses hat also eine Änderung der zugeführten Information keinen Einfluß mehr auf das nach der Taktlmpulsrückflanke abgegebene Signal. Durch diese Gegenmaßnahme können diese Kippschaltungen mit hoher Taktfrequenz trotz der unterschiedlichen Laufzeiten der Taktimpulse und der Signale betrieben werden.

In der DT-PS 20 00 607. Sp. 2. Z. 30 bis 52 Ist bereits als weitere Gegenmaßnahme gegen solche Laufzelt- bzw. Einschwingstörungen die sorgfältige Berücksichtigung dsr zur Synchronisation der Eingangssignale und Ausgnngsslgnale In dem gesamten System notwendigen Lauf/eltbedingungcn angegeben, was wegen der endlichen Laufzeit der verschiedenen Signale In den verschleiß denen Gattern und Leitungen zu oft recht engen Toleranzen bei Verdrahtungen und zeitlichen Abläufen führt, besonders wenn es sich um sehr ausgedehnte. Leitungen verschiedenstei Länge aufweisende Netzwerke handelt Insbesondere liegt ein solcher Fall vor bei dezentraler Vorverarbeitung von Daten mit kleinen Nebenspeichern in räumlich ausgedehnten, elektronisch gesteuerten Fernsprechvermittlungssystemen, w;is oft alleine schon wegen der dort besonders krassen Unterschiede der zu berücksichtigenden Leitungslängen der verschiedenen Leitung sehr lästig Ist.

Die Erfindung geht, wie schon angegeben, von dem im Oberbegriff des Hauptanspruches angegebenen Integrierten Spp'cherbaustein aus. Die Aufgabe der Erfindung wird durch die Im Kennzeichen des Hauptanspruches JO angegebene Maßnahme gelöst.

Wie später nocht detailliert erläutert wird, wird beim Lesen und Beschreiben eines Speicherplatzes während eines einzigen Taktimpulses zwar intern Im Speicherbaustein zuerst der Speicherplatzinhalt gelesen und anschließend z. B. während der Rückflanke des gleichen Taktimpulse der gleiche Speicherplatz beschrieben extern betrachtet wird jedoch der einzuschreibende Speicherplatzinhait bzw. zumindest dessen Adresse vom Speicherbaustein in etwa bei der Taktlnipulsvorderflanke übernommen und der gelesene Speicherplatzinhalt erst In etwa ab Taktimupulsrückflanke an das externe Netzwerk abgegeben; es wird also das von der Einschreibung betroffene Signal, extern betrachtet, vor der Abgabe des gelesenen Signals vom Speicherbaustein übernommen. Die in den LInteransprüchen angegebenen weiteren Maßnahmen gestatten weitere Vorteile zu erreichen. Insbesondere gestattet nämlich die Maßnahme gemäß Patentanspruch

2, die Toleranz des Zeitpunktes, an dem die jeweilige so Speicherplatzadresse in den Speicherbaustein eingebbar ist, besonders klein zu halten und damit Störungen dieser Adresse und Verformungen des Taktimpulses, die außerhalb dieser kurzzeitigen Eingabe auftreten, zu eliminieren,

3, Einschwingeffekte des Dekoders unschädlich zu machen,

4, gut definierbare, auf dem Speicherbaustein verzögerte Impulse als interne Steuerimpulse zum Betrieb der Bestandteile des Speicherbausteins auf einfache Weise zu erzeugen,

5, am Datenausgangsanschluß weder niederohmig das Potential von einer binären Null noch niederohmigen das Potential von einer binären Eins abzugeben,

6, in realtiv einfacher Weise das Einschreiben in den Speicherplatz einzuleiten,

7, dem Taktimpuls überlagerte Kurvenform-Slörungen, die den Betrieb des Speicherbausteines gefährden, zu vermindern,

24 Ol 122

8, in relativ einfacher Weise die elngangsseltlge Taktung des Dekoders, bevorzugt Im ersten Zeltabschnitt des Taktimpulses, zu erreichen,

9. In relativ einfacher Weise zusätzlich eine Taktung des anliegenden einzuschreibenden zweiten Datenblnärzelchens, bevorzugt Im ersten Zeltabschnitt des Taktimpulses, zu erreichen,

10, in re'atlv einfacher Weise zusätzlich eine Taktung des anliegenden Schreibbefehls, bevorzugt Im ersten Zeltabschnitt des Taktimpulses, zu erreichen,

11, Individuell Im betreffenden Spelcherbat'Meln kein Lesen und kein Schreiben einzuleiten, obwohl ein Taktimpuls, eine Speicherplalzadresse und ein zweites Datenblnärzelchen, die alle z. B. nur für einen anderen Baustein bestimmt sind, zugeleitet wird,

12, in relativ einfacher Welse zusätzlich eine Taktung des anliegenden Enable-Slgnals, bevorzugt Im ersten Zeltabschnitt des Taktimpulses, zu erreichen.

13, In relativ einfacher Welse die Weiterleitung des vorsorglich gelesenen, bis dahin In der Registereinheit nur zwischengespeicherten-ersten Datenblnärzelchens an den Datenausgangsanschluß des Speicherbausteins wahlweise zugelassen und zu unterdrücken

14, das gelesene, am Datenausgangsanschluß abgegebene erste Datenblnärzeichen während des nächsten, zweiten Taklimpulses als zweites Datenbinärzeichen wieder einzuschreiben, und zwar unter einer ganz beliebigen, während des zweiten Taktimpulses anliegenden Speicherplatzadresse wieder einzuschreiben, und

15, mit dem nach Patentanspruch 14 geschalteten Speicherbaustein zeltkanalgerecht in besonders einfacher Welse die digitalisierten Nachrichten in einem Zeitmultiplexsystem, z. B. Zeitmultiplex-Fernsprechvermlttlungssystem, zwischen den verschiedenen Zeltkanälen neu umzuverteilen.

Die Erfindung und Weiterbildungen davon werden anhand des in der Fig. 8 gezeigten Ausführungsbeispiels näher erläutert. Die zusätzlichen Flg. 1 bis 7 zeigen verschiedene, vereinfachte Darstellungssymbole, die in der Fi g. S verwendet wurden und die zur Vereinfachung dieser Mg. 8 und damit zur Verbesserung der Übersichtlichkeit dieser Figur dienen sollen. Fig. 9 zeigt ein zur Fig. 8 gehörendes Zeitdiagramm.

In Fig. 1 sind ein Beispiel eines p-Kanal-FET und dessen vereinfachtes Symbol gezeigt. Entsprechend sind in Fig. 2 eine Beispiel und das vereinfachte Symbol eines /i-Kanal-FET gezeigt.

In Fig. 3 sind ein mit komplementären FETs, also in C-MOS-Technik hergestelltes Beispiel und ein Symbol eines Inverters gezeigt.

Das in Fig.4 gezeigte Transfergatterbeispiel sei im Ruhestand gesperrt; es stellt also einen dort ebenfalls gezeigten Arbeitskontakt dar. Ein Arbeitskontakt entspricht dem dort zusätzlich gezeigten Arbeltskontaktsymbol.

Das in Fi g. 5 gezeigten Transfergatterbeispiel sei im Ruhezustand leitend; es stellt also einen dort ebenfalls gezeigten Ruhekontakt dar. Im entsprechenden Symbol des Ruhekontaktes deutet übrigens das eingetragene »m« daraufhin, daß er durch einen Steuerimpuls m gesteuert wird, vgl. dazu auch die entsprechende Eintragung in Fig. 4.

In Fig. 6 sind ein Flip-Flop-Beispiel, das insbesondere eine hochohmlge Ruckkoppiungsschleife aufweist, und ein Flip-Flop-Symbol gezeigt, vgl. die eingetragenen Anschluß- und Zustandsbezeichnungen.

In Flg. 7 sind ein Beispiel und das Symbol eines Drei-Zustandsgatters gezeigt, dessen Ausgang also entweder hochohmlg schwebend, nlederohmlg positiv (bzw. HIGH) oder nlederohmlg negativ (bzw. LOW) ist; das hler In C-MOS-Technik ausgeführte Beispiel schaltet übrigens seinen Ausgang besonders schnell.

In Flg. 8 Ist ein Ausführungsbeispiel des Speicherbausteins mit Hilfe dieser Symbole gezeigt. Der Speicherbaustein enthält einen Speicher SP, hler Im Beispiel eine

ίο zweidimensional Matrix mit 16 χ 16 = 256 Binärspeicherplätzen, die z. B. durch 256 Flip-Flops gebildet sein können. Zur Ermögllchung der leichten Handhabung ties Speicherbausteins bei der Anwendung weist er einen iriktgesteuerten Dekodierer DK auf, dessen Taktcingiini:

TE mittelbar mit dem Taktimpulsanschluß CL des Speicherbausteins verbunden Ist. Der Dekodierer dient zur Speicherplatzadressendekodierung, weswegen seine Eingänge mit den Speicherplatzadresse-Anschlüssen .(0 bis Al und seine Ausgänge über sechzehn Zellenleitungen X und 16 Spaltenleitungen Y mit dem Speicher SP verbunden sind. Der Dekodierer wählt also anhand der angelegten Speicherplatzadresse einen der zwelhundertsechsundfünfzlg Binärspeicherplätze aus.

Dadurch, daß der Speicherbaustein den taktgesteuerten Dekodierer zur Speicherplatzadressendekodierung aufweist, wird erreicht, daß mit Hilfe des Taktimpulses zu dem dementsprechend definierten Zeitpunkt die Dekodierung und Ansteuerung des betreffenden Binärspeicherplatzes zuverlässig erfolgen kann, ohne schwierige.

enge Verdrahtungsregeln und Zeitbedingungen für die äußere Verdrahtung des Speicherbausteins einzuhalten. Würden nämlich diese dort einzuhaltenden Bedingungen bei den bekannten Speicherbausteinen ungenügend beachtet und also zusätzlich kein taktgesteuerter Dekodlerer auf dem Speicherbaustein vorhanden sein, dann würde die Gefahr bestehen, daß nicht nur ein einziger Blnärspelcherplatz, sondern mehrere In nicht eindeutiger Welse angesteuert werden. Die Verdrahtungsregeln beim erfindungsgemäßen Speicherbaustein beschränken sich also Im wesentlichen darauf, daß bei Beginn des Taktimpulses el, vgl. das Zeltdiagramm in Flg. 9. die Speicherplatzadresse und das über den Anschluß D zu speichernde Datenblnärzeichen bereits anliegen sollen, wobei aus dem Speicher SP gelesene Daten am Datenausgangsanschluß Q des Speicherbausteins und zwar unabhängig vom Taktimpuls auftreten, also ebenfalls zu leicht definierbaren Zelten. Der erfindungsgemäße Speicherbaustein ist also für den Anwender, wie als Aufgabe der Erfindung erstrebt, besonders leicht zu handhaben.

Bei dem gezeigten Ausführungsbeispiel sind die Sptlcherpldtzadresse-Anschlüsse AO bis Al jeweils individuell mit Eingangs-Flip-Flops KA über - von den vom Taktimpuls el abhängigen Steuerimpulsen α geteuerte - Ruhekontakte verbunden. Durch eine erste Phase des Taktimpulses, bei diesem Ausführungsbeispiel durch die Taktimpulsvorderflanke, werden diese Ruhekontakte in den nichtleitenden Zustand gesteuert, vgl. die hier vernachlässigbare zeitliche Verzögerung zwischen den Vcrderflanken der Taktimpulse el und den Vorderflanken der Steuerimpulse α gemäß dem der Fi g. 9 beigefügten Zeitdiagramm. Hierdurch werden die Eingangs-Flip-Flops KA bei Beginn des Taktimpulses mindestens während der Taktimpulsdauer von den Speicherplatzadresse-An-Schlüssen Ad bis Al getrennt. Die Elngangs-Fllp-Flops KA speichern also während des Taktimpulses die bei der Trennung an den Speicherplatzadresse-Anschlüssen anliegende Speicherplatzadresse. Diese gespeicherte

24 Ol 122

ίο

Adresse wird beim gezeigten Ausführungsbeispiel an die Adresseneingänge des Dekodierers DK zumindeste während der Dauer des Taktimpulses weltergeleltet, - vgl. die Dauer des Steuerimpulses α gemäß dem Zeltdiagramm In Flg. 9, dessen Rückflanke durch ein aus mehreren Invertern bestehendes Verzögerungselement VE gegenüber der Taktlmpulsrückflanke etwas verzögert Ist. Der Dekodierr^r kar.r. r.!so durch Störungen auf den äußeren Verdrahtungen zu den Spelcherplatzadresse-Anschlüssen nicht gestört werden, solange diese Störungen vor oder nach der Trennung der Elngangs-Fllp-Flops von den zugeordneten Anschlüssen AO bis Al auftreten. Die Elngangs-Fllp-Flops machen also den Spelcherbaustetn unempfindlich gegen diese Störungen. Daneben verhindern sie noch weitere Störungen, die bei der Montage, bei Bruch In den äußeren Verdrahtungen und bei Prüfung unter Spannung auftreten, vgl. die ältere Anmeldung P 23 48 423.

Man kann auch, statt Elngangs-Fllp-Flops anzubringen, die Gatter der Eingangsstufe des Dekodierers DK selbst mit dem Taktimpuls el, evtl. in Form des verzögerten Steuerimpulses a, steuern, um nur die während des Taktimpulses el anliegende Spelcherplatzadresse zu dekodieren. Man vermeldet damit zwar nicht Störungen der Dekodierung, die durch die auf der äußeren Verdrahtung während des Taktimpulses auftretenden Störungen ausgelöst werden.

Man vermeldet aber Immerhin Störungen der Dekodierung, die durch die auf der äußeren Verdrahtung vor dem Taktimpuls auftretenden Störungen ausgelöst werden. Das einzuspeichernde Datenblnärzelchen sollte aber erst nach dem Abklingen der Einschwingvorgänge des Dekodierers Im Speicher SP eingespeichert werden.

Bei dem In Flg. 8 gezeigten Ausführungsbeispiel Ist die Ausgangsstufe AS des Dekodleres DK mit dem Takteingang TE verbunden, der über eine Reihe von Verzögerungselementen VE vom Taktimpulsanschluß CL her versorgt wird, wodurch diese Ausgangsstufe des Dekodierers durch die - hier leicht verzögerten - Steuer-Impulse fd gesteuert wld, vgl. das zugehörige Zeltdiagramm in Fig. 9. Die Taktsteuerung des Dekodierers wirkt hier also auf die Ausgangsstufe AS. Dadurch wird erreichbar, daß die dekodierte Spelcherplatzadresse störungsarm an die Zeilenleitungen X und Spaltenleitungen Y weitergeleitet wird, Indem Einschwingstörungen, die bei Beginn der Dekodierung auftreten, nicht an den Speicher SP weitergeleitet werden. Diese Vermeidung der Weiterleitung der Einschwingstörung wird bei dem gezeigten Ausführungsbeispiel dadurch verbessert, daß die eine Flanke des Impulses fd leicht verzögert gegen den Impuls α ist, so daß diese Weiterleitung erst einige Zelt nach der Trennung der Elngangs-Flip-Flops KA von den Speicherplatzadresse-Anschlüssen AO bis Al erfolgt. Diese Verzögerung wird durch das Verzögcrungselement VE erreicht, das zwischen dem Taktlripulsanschluß CL und dem Takteingang TE des Dekodierers eingefügt Ist.

Man kann den Dekodierer durch den Dauerzustand des Taktimpulses el steuern, also durch das sog. Dach des Taktimpulses. Dadurch 1st der Aufwand gering, aber es können sich während dieses Dauerzustandes auftretende Störungen der Taktsteuerung dann voll auswirken. Daher ist es oft ratsam, daß der Dekodierer nur von einer kurzzeitigen Phase des Taktimpulses, z. B. von seiner Vorderflanke, gesteuert wird, evtl. unter Zuhilfenahme einer zusätzlichen Verzögerung, wodurch der Dekodierer verzögert von dieser Phase des Taktimpulses gesteuert wird. Dadurch können sich Störungen des zugefehrten Takt-Impulses während seines Dauerzustandes nicht entsprechend auswirken. Ähnlich günstig wirkt sich eine Regeneration der Tiktlmpulsform durch Einfügung eines Fllp-Flops zwischen dem Taktimpulsanschluß des Speicherbausteins nnd den den Taktimpuls weiterleitenden Leitungen aus, vg. den regenerierten Taktimpuls / in den Fig. 8 und 9.

Durch Anordnung der Binärspeicherplätze In einer Matrix mit mehr als zwei Dimensionen kann die Zahl der Stufen Im Dekodierer zwischen diesen Eingängen und Ausgängen reduziert werden, wodurch die Einschwingzelt des Dekodlerens vermindert und dadurch die Arbeitsgeschwindigkeit des Speicherbausteins erhöht werden kann.
Man kann am Datenausgang des Speichers eine Reglsterelnheit, z. B. ein speicherndes Flip-Flop oder eine Master-Slave-Klppschaltung, anbringen. Dadurch werden flüchtige gelesene Daten mindestens bis zum Auftreten des nächsten Taktimpulses dort gespeichert und kOnnen entsprechend lange am Datenausgangsanschluß Q des Speicherbausteins abgegeben werden. Insbesondere wenn diese Einheit durch eine Master-Slave-Klppschaltung gebildet wird, Ist erreichbar, daß dieses gelesene Datenbinärzelchen erst nach Abschluß des Lesevorganges an den Datenausgangsanschluß Q des Spelcherbaustelns weltergeleltet wird, und zwar erst ab der diese Kippschaltung steuernden Rückflanke.

Leitet man nämlich erst zu diesem relativ späten Zeltpunkt das gelesene Datenblnärzelchen über diesen Anschluß an die äußere Verdrahtung des Spelcherbausteins welter, dann kann dieses Zeichen erst mit dem nächsten, zweiten Taktimpuls von anderen Bestandteilen des äußeren Systems weiterverarbeitet werden, wie es an sich erwünscht Ist - statt In störender Weise schon während des ersten Taktimpulses weiterverarbeitet zu werden. Je größer das äußere System Ist, um so wichtiger 1st die verzögerte Abgabe des gelesenen Datenbinärzelchens, da die Verdrahtungstoleranzen bzw. Laufzeitbedingungen dann um so schwerer einzuhalten sind. Der In Fig. 8 gezeigte Speicherbaustein speichert also mit Hilfe seiner Eingangs-Flip-Flops KA bei Taktimpulsbeginn die zu verarbeitende Speicherplatzadresse, - er speichert übrigens auch in ähnlicher Weise mit Hilfe des d_.-n Dateneingangsanschluß D individuell zugeordneten Elngangs-Flip-Flop KD bei Taktimpulsbeginn das einzuschreibende Datenbinärzeichen, - aber erst nach dem Taktimpulsende gibt er das während des Taktimpulses aus dem Speicher SP - hler in nicht löschender Weise - gelesene Datenbinärzeichen über seine Ausgangs-Master-Slave-Kippschaltung MQISQ an seinen Datenausgangsanschluß Q ab.

Der Speicherbaustein hat also Insofern ähnliche Eigenschaften wie die In der eingangs genannten älteren Anmeldung beschriebenen Master-Slave-Klppschaltung. Ob in den Speicher SP Daten eingeschrieben oder ob dort Daten ausgelesen werden - geschrieben oder gelesen an dem Speicherplatz, der durch die an die Anschlüsse AQ bis Al angelegte Spefcherplatzadresse bestimmt wird -, hängt davon ab, ob man dem in Fl g. 8 gezeigten Speicherbaustein einen Schreibbefehl oder einen Lesebefehl zuleitet. Daneben kann man In für sich bekannter Weise einen Enable-Anschluß anbringen, über den der Speicherbaustein aktiviert oder außer Betrieb gesetzt werden kann - der in Flg. 8 gezeigte Speicherbaustein hat einen solchen Enable-Anschluß EN, dem sogar ähnlich wie den Anschlüssen AO bis Al ein eigenes Eingangs-Flip-Flop KEN zugeordnet ist, das nach Beginn des Taktimpulses el mittels des Taktimpulses bzw. Steuerimpulses i von seinem Anschluß EN getrennt wird, um, unbeeinflußt von Änderungen des an den Anschluß EN

24 Ol 122

wähienci des Taktimpulses el bzw. / anliegenden Enablesignals, dieses Enableslgnals zu speichern.

Der In Fi g. 8 gezeigte Speicherbaustein weist dabei die Besonderhell auf, daß er sowohl einen Schreibbefehlanjchluß W als auch einen Lesebefehlanschluß R aufweist, denen getrennte Signale zugeleitet werden könnet".. Hierdurch kann, falls auch ein Enableslgnal den Baustein grundsätzlich aktiviert hat, an dem vom Dekodierer jeweils angesteuerten Speicherplatz entweder erstens nur in den Speicherplatz das dem Anschluß D zugeführte Binärzeichen eingeschrieben, oder zweitens nur aus dem Speicherplatz das bisher gespeicherte Binärzeichen gelesen und an den Datenausgangsanschluß Q abgegeben, oder drittens mit dem gleichen Taktimpuls c7/das dem Anschluß D zugeführte Binärzeichen eingeschrieben als auch das bisher Im Speicherplatz gespeicherte Binärzeichen gelesen und abgegeben, oder viertens weder ein Einschreiben noch ein Lesen befohlen werden.

Um den unter drittens beschriebenen Befehl zum Einschreiben und Lesen am gleichen, vom Dekodierer angesteuerten Speicherplatz durchführen zu können, sind bei dem gezeigten Speicherbaustein besondere Maßnahmen getroffen: Das bisher in dem von dem Dekoder DK angesteuerten Speicherplatz gespeicherte Binärzeichen wird sofort bei Beginn des/rf-Steuerlmpulses von Masterteil MQ der Reigisterelnheit übernommen und ab Ende des Taktimpuls bzw. /-Impulses dort *) Im Slavetell SQ der Registereinheit gespeichert. Diese Zwischenspeicherung in der Registereinheit erfolgt dabei stets unabhängig davon, ob ein Lesebefehl oder Schreibbefehl an den Anschlüssen R oder W anliegt oder nicht anliegt. Der Masterteil MQ wird am Ende des Taktimpulses bzw. /-Impulses von Speicher SP getrennt, vgl. Flg. 8. Das Einschreiben des In Elngangs-Fllp-Flop KD zwischengespeicherten Datenbinärzeichens in den vom Dekodierer angesteuerten Speicherplatz erfolgt jedoch erst mit Hilfe des./W-Impulses, vgl. Fi g. 9, der mit Hilfe eines Gatters nach dem Ende des Taktimpulses el erzeugt wird und der das Einschreiben in den Speicherplatz endgültig auslost. Dieses Einschreiben erfolgt also erst dann, wenn der Masterteil MQ der Registereinheit schon wieder vom Speicher SP getrennt ist.

Das Einschreiben in den Speicherplatz erfolgt daher nur. wenn ein Schreibbefehl am Anschluß W anliegt, der bei der Taktimpulsrückflanke den das Einschreiben auslösenden /W-Impuls auslöst.

Der Masterteil MQ und der Slaveteil SQ der Registereinheii lesen und speichern also das gelesene Datenbinärzelchen in der beschriebenen Welse, und zwar unabhängig davon, ob ein Lesebefehl oder auch Schreibbefehl vorliegt oder nicht. Liegt jedoch ein Lesebefehl unter gleichzeitiger Aktivierung des Bausteins am Enable-Anschluß EN vor, dann erzeugt der Lesebefehl am Ausgang der Lese-Master-Slave-Kippschaltung MRISR den Zustand n, welcher den Ausgang des Registerelnheit-Slavetells SQ zu dem Datenausgangsanschluß Q des Bausteins durchschaltet. Obwohl also unabhängig vom Anliegen eines Lesebefehls ab dem Ende des Taktimpulses bzw. /-Impulses im Registerelnheit-Slavetell SQ das bei Beginn des Taktimpulses aus dem Speicherplatz gelesene Datenblnärzeichen vorhanden Ist, wird nur bei Anliegen eines Lesebefehls der Ausgang dieses Slaveteils SQ an den Datenausgangsanschluß Q des Bausteins durchgeschaltet und das Zeichen nach außen abgegeben.

·) gespeichert und aber den Slaveteil SQ der Registereinheit weitergegeben, sowie während des nächsten Taktimpuls« Liegt nur ein Schreibbefehl vor, aber kein Lesebefehl, so wird in entsprechender Welse ebenfalls durch den fw-Impuls nach dem Ende des Taktimpulses das Im Eingangs-Flln-Flop KD zwivrhcntiespeicherte Datenbinärzelchen In 'Jen vom Dekodierer angesteuerten Speicherplatz eingesv nrteben.

Liegt nur ein Lesebefehl, aber kein Schrelboefehl vor, so wird in entsprechender Welse zwar kein ./W-Impuls erzeugt und damit nichts in dem angesteuterten Speicherplatz eingeschrieben. Es wird jedoch das aus dem angesteuerten Speicherplatz kurz nach Beginn des Taktimpulses bzw. /fZ-Impulses gelesene Datenblnärzeichen, das inzwischen Im Slaveteil SQ der Registereinheit emp-, fangen wir Ie, mit Hilfe des »-Zustandes nach dem Ende des Taktimpulses el bzw. / über den Datcnausgungsansch¹ H Q des Bausteins abgegeben.

Liegt wederein Lesebefehl noch ein Schreibbefehl vor. wird weder ein /W-Impuls erzeugt, also nichts in ilen Speicher SP elngschrleben, noch wird ein «-Zustand rr7fi\igt. also nichts von Slaveteil SO der Reglsterelnheit über den Datenausgangsanschluß Q abgegeben.

Wesentlich ist also, daß einerseits das Lesen des Speicherplatzinhaltes durch die Registereinheit zu einer ersten Taktimpulsphase, nämlich z. B. bei der Taktimpulsvorderflanke bzw. bei der leicht verzögerten Id-Impulsvorderflanke, erfolgt. - wenn auch hier die Durchschaltung des Slaveteils SQ an den Anschluß Q erst nach dem Ende des Taktimpulses erfolgt -, daß jedoch andererseits das Einschreiben In den gleichen Speicherplatz erst zu einer zweiten Taktimpulsphase. 7. B. ah Taktimpulsrückflanke bzw. ab Aiv-Im puls, erfolgt, wobei die zweite Taktimpulshase nach der ersten Taktimpulsphase auftreten soll. Dadurch wird verhindert, daß das mit dem gleichen Taktimpuls erfolgende Einschreiben den Speicherplatzinhalt löscht, bevor dieser gelesen und in der Registereinheit zwischengespeichert Ist.

Sowohl der Schreibbefehlanschluß H' als .inch der Lesebefehlanschluß R kann mit einem Individuen zugeordneten Eingangs-Flip-Flop KW bzw. KR ausgestattet werden, die ähnlich wie die Eingangs-Fllp-Flops KA der Anschlüsse AO bis .47 aufgebaut sind und In ähnlicher Weise arbeiten, um auch Störungen der vor und nach der Trennung dieser Eingangs-Flip-Flops KW, KR von den Anschlüssen H-', R an dem Baustein anliegenden Schreibbefehle und Lesebefehle unschädlich zu machen, vgl Fig.8.

Zwischen dem Slaveteil SQ der Registereinheit und dem Datenausgangsanschluß Q des Speicherhausteins kann ein Drei-Zustandsgatter z. B. nach Art des In

so Fig. 7 gezeigten Beispiels aufgebaut, eingefügt sein Dadurch wird am Datenausgangsanschluß Q das aus dem Speicher SP geiesene Datenbinärzeichen unabhängig von seinen Zuständen, also jeweils sowohl im H- ais auch im L-Zustand, niederohmig abgegeben. Soll der Ausgang Q jedoch kein Datenbinärzeichen abgeben, dann wird der Drei-Zustands-Ausgang des Drei-Zustands-Gatters TQ in seinen hochohmigen Zustand gesteuert, so daß dann das Potential des Datenausgangsanschlusses Q Iloatet. Der niederohmige Zustand bleibt also am Anschluß Q ab

6C Ende des Taktimpulses bis zum Ende des nächsten Taktimpulses erhalten, da hier das Drei-Zustands-Gatter eingangsseitig bei Zuleitung des n-Zustandes, vgl. Fig. 7, stets das vom Slaveteil SQ abgegebene Datenbinärzeichen empfängt und gleichzeitig dieses Zeichen niederohmig an den Anschluß Q weiterleitet, und zwar während der ganzen Dauer des Empfanges dieses Zeichens.

Beim gezeigten Speicherbaustein kann der Datenausgangsanschluß Q direkt oder Ober ein Zwischenglied,

ζ. B. Schalter, mit dem DatenelngangsanschluB D verbunden werden. Bei leitender Verbindung zwischen diesen Anschlössen Q-D kann das bei einem ersten Taktimpuls aus einem ersten, beliebigen angesteuerten Speicherplatz gelesene Datenblnärzeichen beim nächsten, zweiten Taktimpuls an einem beliebigen anderen, zweiten, frei wählbaren Speicherplatz des gleichen Speicherbausteins wieder eingeschrieben «erden. Das gleichzeitig mit dem zweiten Taktimpuls aus dem zweiten Speicherplatz gelesene, bisher dort gespeicherte Datenbinärzeichen kann mit dem nächsten, dritten Taktimpulse wieder an einem beliebigen anderen, frei wählbaren, dritten Speicherplatz eingeschrieben werden; der dritte Speicherplatz kann auch identisch mit dem ersten Speicherplatz sein. Zur Wahl des Speicherplatzes muß mit dem Taktimpuls nur jeweils die entsprechende Speicherplatzadresse an die Anschlüsse Λ0 bis Al gelegt werden. Bei einem solchen Betrieb wird also der Inhalt zweier beliebig wählbarer Speicherplätze während zweier Taklimpulse miteinander ausgetauscht, oder es wird der Inhalt von Speicherplätzen auf andere, frei wählbare Speicherplätze desselben Speicherbausicins in direkter Weise verschoben. Von einem Schieberegister unterscheldt sich diese so betriebene Weiterbildung durch die direkte Weise der Inhaltsverschiebung, da bei einem Schieberegister der Inhalt mit jedem nächsten Taktimpuls nur zur nächsten Stufe, aber nicht direkt zu jeder beliebigen anderen Stufe verschoben werden kann- Um diesen Betrieb des In Fig. 8 gezeigten Speicherbausteins zu ermöglichen, genügt bereits eine direkte Verbindung zwischen den Anschlüssen 0 und D. das Anlegen der betreffenden Speicherplaizadressen und des Schreib- und Lesebefehls sowie des Enablesignals. Ein so betriebener Speicherbaustein eignet sich insbesondere zur wahlfreien Kanalumsetzung in einem Zeitmulltplexsystem, insbesondere

to im einen PCM-Fernsprechvermittlungssystem, wobei der Speicherplatz einem der Zeitkanäle zugeordnet ist.

Der Speicherbaustein weist besonders niedrige Verlustleistungen bei sehr hohen Schaltgeschwindigkeiten und bei leichter Handhabung auch hinsichtlich der Signalspannungspegel auf, wenn er in C-MOS-Technik ausgeführt wird. Grundsätzlich kann er jedoch auch in anderen Techniken, z. B. mit Hilfe von bipolaren Tarnsistoren, ausgeführt werden.
Die Fig.3 bis 7 zeigen Beispiele solcher in C-MOS-Technik ausgeführten Bestandteile, die auch der Speicherbaustein aufweisen kann. Zusätzlich kann durch zurnindesic teilweise Ausführung in monolithischer Technik Raum und Gewicht gespart werden. Bildet man den Speicherbaustein als ganzes aus einem einzigen Monolithen, so ist zusätzlich Aufwand für Montagen während der Herstellung des Bausteins einsparbar.

Hierzu 3 Blatt Zeichnungen

Claims (15)

Patentansprüche;

1. Verfahren zum Betrieb eines integrierten Speicherbausteins mit

- einem Dateneingangsanschluß und einem Datenausgangsansch Iu Q,

- einer Vielzahl von Binärspeicherplätzen,

- einem eingangsseitlg taktgesteuerten, zur Speicherplatzadressen-Dekodierung dienenden Decoder, der getaktet von einem durch einen ersten Zeitabschnitt ausgelösten Zustand,

- die dann anliegende Adresse dekodiert;

- dadurch den entsprechenden Speicherplatz ansteuert, is

- das im entsprechenden Speicherplatz gespeicherte erste Datenbinärzeichen liest und

- dadurch das gelesene erste Datenbinärzeichen in eine mit dem Datenausgangsanschluß verbundene Registereinheit zur Zwischenspeicherung einschreibt, deren gespeichertes Datenbinärzeichen bei Zuführung eines Lesebefehls an den Datenausgangsanschluß weitergegeben wird, und

- einer einen Lese- Steuerimpuls und einen Schreib-Steuerimpuls bereitstellenden Taktsteuerung, die jeweils von einem Lesebefehl bzw. Schreibbefehl aktiviert werden, wobei der einzelne Taktimpuls jeweils den ersten Zeitabschnitt und einen zweiten Zeitabschnitt, der dem ersten folgt, aufweist, wobei die Amplitude des Taktimpulses während beider Zeitabschnitte gleich oder ungleich sein kann,

dadurch gekennzeichnet, daß

- zusätzlich zum Schreibbefehlanschluß (W), über den ein Schreibbefehl eingegeben varden kann, ein elgener getrennter Lesebefehlanscnluß (R) vorgesehen ist, über den ein Lesebefehl sogar gleichzeitig mit dem Schreibbefehl eingegeben werden kann,

- die Registereinheit eine Master-Slave-Kippschaltung (MQISQ) ist und daher Signale taktgesteuert verzögert,

- nur eine einzige Taktimpulsfolge (el) vorgesehen ist,

- der Dekoder (DK), getaktet von dem durch d".n ersten Zeltabschnitt (Taktlmpuls-Vorderflanke) ausgelösten Zustand (I- bzw. a-Vorderflanke), das gelesene erste Datenbinärzeichen In dem mit dem Leseausgang der Speichermatrix (SP) verbundenen Mastertelleingang (MQ) der das erste Datenbinärzeichen verzögernden Registereinheit (MQISQ) zur Zwischenspeicherung einschreibt,

- das gelesene erste Datenbinärzeichen, getaktet von einem durch den zweiten Zeitabschnitt (Taktlmpuls-Rückflanke) ausgelösten Zustand (7-Rückflanke), vom Masterteil (MQ) in den Slavetell (SQ) der Registereinheit (QISQ) zur anschließenden ZwI-schenspelcherung weltergeleltet wird,

- nur beim Anliegen des Lesebefehls am Lesebefehlanschluß (R), das erste Datenbinärzeichen, getaktet von einem aus dem Lesebefehl (R) abgeleiteten, mindestens bis zum zweiten Zeltabschnitt (Takt-Impulsrückflanke) verzögerten Lese-Steuerimpuls (n), vom Slavetellausgang (SQ) der Registereinheit (SQIRQ) über den Datenausgangsanschluß (Q) nach außen abgegeben wird, und bei Nlchtanllegen des Lesebefehls nicht nach außen abgegeben wird,

- nur beim Anliegen des Schrelbbefehlanschluß (W), getaktet von einem durch den zweiten Zeltabschnitt (Taktlmpuls-Rückflanke) ausgelösten Schrelb-Steuerimpuls (fw-Rückflanke), das am DateneinganganschluB (D) anliegende, neu einzuschreibende zweite Datenbinärzeichen in denselben, vom Dekoder (DK) bisher zum Lesen angesteuerten Speicherplatz eingeschrieben wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

- der Dekoder (D) (mittels verzögert weitergeleiteter Taktimpuls-Vorderflanken) taktflankengesteuert Ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß

- zusätzlich die Ausgangsstufe (AS) des Dekoders (DK) (mittels Jd) taktgesteuert ist.

4. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- in die Verbindung zwischen dem Taktimpulsanschluß (CL) und Takteingang (TE) des Dekoders (KD) ein Verzögerungselement (VE) eingefügt ist.

5. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- zwischen dem Slaveteil (SQ) der Registereinheil (MQISQ) und dem Datenausgangsanschluß (Q) ein Tri-State-Gatter (TQ) eingefügt ist.

6. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- de' Schreibbefehlsanschluß (W) mit einem Gatter (Jw) verbunden ist, das zwischen dem Taktimpulsanschluß (CU und dem Speicher (SP) eingefügt ist.

7. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- beim Taktimpulsanschluß (CL) ein die Taktimpulsform regenerierender Verstärker eingefügt ist.

8. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- seine Speicherplatzadresse-Ai.jrhlüsse (AO bis AT) über jeweils einen von einer Taktimpulsphase (a. Taktlmpulsvorderflanke) gesteuerten Schalter mit jeweils einem Elngangsflipflop (KA) verbunden sind.

9. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- sein Dateneingangsanschluß (D) über einen von einer Taktimpulsphase (a. Taktlmpulsvorderflanke) gesteuerten Schalter mit einem Eingangsflipflop (KD) verbunden ist.

10. Speicherbaustein für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- sein Schreibfehlanschluß (W) und/oder Lesebefehlsanschluß (R) über jeweils einen von einer Taktlmpulsphase (a, i, Taktlmpulsvorderflanke) gesteuerten Schaller mit jeweils einem Eingangsflipflop (KW, KR) verbunden sind.

11. Speicherbaustein Tür e^!n Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- er einen Enable-Anschluß (EN) enthält.

12. Speicherbaustein nach Anspruch 11, dadurch gekennzeichnet, daß

- sein Enable-Anschluß über einen von einer Taktlmpulsphase (i, Taklimpulsvorderflanke) gesteuerten Schalter mit einem Eingangsflipflop (KEN) verbunden Ist.

13. Speicherbaustein fPr ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- der Lesebefehlanschluß (R) zur Erzeugung des verzögerten Lese-Steuerimpulses (n) Ober eine eigene mittels des Taktimpulses (i) gesteuerte Lese-Master-Slave-Kippschaltung (MRlSR) verbunden Ist, dessen Slaveteil (SR) den verzögerten Lese-Steuerimpuls (n) liefert.

14. Speicheröausteln für ein Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

- sein Datenausgangsanschluß (Q) mit seinem Dateneingangsanschluß (D) verbunden ist.

15. Anwendung des Speicherbausteins nach is Anspruch 14, dadurch gekennzeichnet, daß

- er zur Zeitkanalumsetzung in einem Zeitmultiplexsystem (PCM-System) angewendet wird.