DE2116784B2 - Programmgesteuerte Schrittspeicher-Vorrichtung - Google Patents
Programmgesteuerte Schrittspeicher-VorrichtungInfo
- Publication number
- DE2116784B2 DE2116784B2 DE2116784A DE2116784A DE2116784B2 DE 2116784 B2 DE2116784 B2 DE 2116784B2 DE 2116784 A DE2116784 A DE 2116784A DE 2116784 A DE2116784 A DE 2116784A DE 2116784 B2 DE2116784 B2 DE 2116784B2
- Authority
- DE
- Germany
- Prior art keywords
- pulses
- memory
- timer
- distributor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 93
- 230000002123 temporal effect Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Meter Arrangements (AREA)
Description
Die Erfindung betrifft eine programmgesteuerte Schrittspeicher-Vorrichtung nach dem Oberbegriff des
Anspruchs 1.
Die Informationseinheiten oder Wörter bei einer derartigen Schrittspeicher-Vorrichtung laufen zeitlich
nacheinanderfolgend in dem Speicher um. Wenn die ein Wort bildenden Binärzeichen in einem einzigen Kanal
eines Speichers zeitlich aufeinanderfolgen, handelt es sich um ein »in Reihe umlaufendes« Wort, wenn
dagegen die ein Wort bildenden Binärzeichen jeweils gleichzeitig je in einem Kanal des Speichers auftreten,
handelt es sich um ein »parallel umlaufendes« Wort. Die Speicher werden Reihen- oder Parallelspeicher genannt,
je nachdem, ob die Wörter in Reihe oder parallel umlaufen. Im ersten Fall besitzt der Speicher einen
einzigen Kanal, im zweiten Fall besitzt er so viel Kanäle, wie jeweils das Wort bildende Binärzeichen vorhanden
sind.
Im folgenden wird die Gesamtheit der ein Wort bildenden Binärzeichen »Speicherelement« genannt,
ohne Rücksicht auf den verwendeten Speichertyp, d. h. unabhängig davon, ob es sich um einen Reihen- oder
einen parallelen Speicher handelt. Die Kapazität eines Speichers ist durch die Anzahl N der Wörter, die er
aufzunehmen vermag/bestimmt, wobei jedes Wort aus k Binärzeichen besteht.
Ist die Zeitgeberperiode t, so beträgt bei einem Parallelspeicher die Umlaufzeit in einem Kanal
Tp = N ■ t, während die Umlaufzeit bei einem Reihenspeicher
Ts = N ■ k ■ t ist, wobei beide Speicher die
gleiche Kapazität ^besitzen.
Bei vielen Anwendungen, insbesondere dann, wenn der Speicher verschleift ist und einen ständigen
Umlaufspeicher bildet, ist die Umlaufzeit konstant.
Wenn die Zeitgeberperiode t bei beiden Speichertypen der gleichen Kapazität N die gleiche ist, so ist
Ts — K ■ Tp, weil die gesamten N ■ k Binärzeichen des
Reihenspeichers hintereinander umlaufen müssen, damit ein Binärzeichen den Speicher vollständig durchlaufen
kann; aus diesem Grunde ist bekanntlich ein Parallelspeicher bei gleicher Zeitgeberperiode t schneller
als der entsprechende Reihenspeicher und zur Erzielung einer vergleichbaren oder gleichen Umlauf-
zeit muß die Zeitgeberperiode eines Reihenspeichers viel kürzer als diejenige eines Parallelspeichers sein.
Daraus folgt, daß die Zeitgeberfrequenz eines Reihenspeichers viel größer ist als die eines Parallelspeichers.
Wenn insbesondere die Kapazität der beiden Speicherarten Nimmer gleich ist, ist die Zeitgeberfrequenz eines
Reihenspeichers der gleichen Umlaufzeit T um den Faktor it größer als die für den Parallelspeicher
notwendige Zeitgeberfrequenz.
Die Gesamtheit der
Die Gesamtheit der
N =
N =
k-t
Zeitgeberimpulse eines Zyklus Tbilden ein Zeitintervall,
in welchem die Impulse fortlaufend von 1 bis N numeriert werden können. Es können gleichfalls die
Zeitabstände zwischen zwei Zeitgeberimpulsen innerhalb des Zeitintervalls numeriert werden, so daß eine
Information zeitlich durch das Signal ihres Auftretens am Kanaleingang (oder -ausgang) festgelegt werden
kann. Auf diese Weise stellt dieses Auftrittssignal die Informationsadresse dar, die für das Einschreiben und
das Lesen einer Information gebraucht wird. Die Adressierungskapazität eines Speichers ist damit gleich
der Kapazität N dieses Speichers. Bei einem Parallelspeicher ist diese Kapazität gleich der Anzahl von
Signalen t im Zeitintervall T, während bei einem Reihenspeicher die Kapazität N gleich der Anzahl von
Signalen t/k im Zeitintervall Γ ist. Der Wert f bzw. t/k
bestimmt, je nachdem, ob es sich um einen Parallel- oder um einen Reihenspeicher handelt, die Kanalanzahl im
Zeitintervall T, wobei diese Anzahl der Kanäle gleich der Wortanzahl N ist.
Normalerweise ist bei dem Einsatz eines Speichers die Anzahl der einzuspeichernden Wörter π kleiner als
die Kapazität im Zeitintervall T; dadurch kann eine Wirksamkeitseinschränkung während einer bestimmten
Zeit hervorgerufen werden.
Dieses Problem kann beispielsweise dadurch umgangen werden, daß ein Umlaufspeicher verwendet wird,
bei dem die Kapazität während eines Zeitintervalls TN ist. Dadurch werden bei teilweiser Ausnützung zu große
Kosten verursacht, da die volle Auslastung nur nach und nach bei steigendem Bedarf erreicht wird.
Eine beliebig erweiterbare programmgesteuerte Schrittspeicher-Vorrichtung, die demnach der wachsenden
Auslastung angepaßt werden kann, zeichnet sich erfindungsgemäß durch die im kennzeichnenden Teil
des Anspruchs 1 enthaltenen Merkmale aus.
Es können auf diese Weise Nutzkapazitäts-Erweiterungen bis zu N einfach und ohne gründlegende
Veränderung der Programm-Schrittsteuerung erreicht werden.
Vorteilhafte Weiterbildungen der erfindungsgemäßen Vorrichtung sind in den Ansprüchen 2 bis 9
bezeichnet.
Die Erfindung wird nachfolgend an Ausführungsbeispielen
anhand der Zeichnung näher erläutert; in der Zeichnung zeigt
F i g. 1 einen auf eine Kapazität N erweiterbaren Umlaufspeicher,
F i g. 2 das Zeitdiagramm des Speichers nach F i g. 1,
F i g. 3 einen Pufferspeicher,
F i g. 4 das Zeitdiagramm des Speichers nach F i g. 3.
In Fig. 1 ist ein n-Schritt-Umlaufspeicher 1 gezeigt; die programmgesteuerte Vorrichtung enthält einen Verteiler 2 mit Ndurch Si... Sg,... S\&... Sn bezeichneten Ausgängen, ein ODER-Glied 3 mit den den Ausgängen des Verteilers entsprechenden Eingängen ei, ...eg, ...eis, ...e/v, ein UND-Glied 4 mit einem
F i g. 3 einen Pufferspeicher,
F i g. 4 das Zeitdiagramm des Speichers nach F i g. 3.
In Fig. 1 ist ein n-Schritt-Umlaufspeicher 1 gezeigt; die programmgesteuerte Vorrichtung enthält einen Verteiler 2 mit Ndurch Si... Sg,... S\&... Sn bezeichneten Ausgängen, ein ODER-Glied 3 mit den den Ausgängen des Verteilers entsprechenden Eingängen ei, ...eg, ...eis, ...e/v, ein UND-Glied 4 mit einem
ίο Eingang, an den die Signale eines Zeitgebers //angelegt
werden können und einem weiteren Eingang für die aus dem ODER-Glied 3 ausgegebene Information K; die aus
dem UND-Glied austretenden Signale H" werden an den Speicher 1 angelegt. Der Verteiler 2 und das
ODER-Glied 3 sind mittels einer bestimmten Anzahl von Verbindungen D, beispielsweise die Verbindungen
Du D2, D9, Dm und Dn miteinander verbunden. An den
Verteiler werden Signale von einem Zeitgeber H und Zeitintervall-Synchronisationssignale S angelegt. Ein
Adressenzähler 5 nimmt ebenfalls die Signale des Zeitgebers H und die Zeitintervall-Synchronisationssignale
S auf. Ein Komparator 6 empfängt bei A die Adresse eines Wortes und bei 7 eine aus dem
Adressenzähler 5 abgegebene Information. Ein UND-Glied 9 erhält an einem Eingang die aus dem Ausgang 8
des Komparators ausgegebenen Informationen und am anderen Eingang einen Einschreibbefehl E. Das
UND-Glied 10 erhält an einem Eingang die aus dem UND-Glied 9 austretende Information und am anderen
Eingang über den Einschreibkanal 16 die einzuspeichernden Informationen. Eine Umkehrschaltung 11
nimmt die Informationen von dem UND-Glied 9 auf und gibt sie an das UND-Glied 12 nach Umkehrung weiter,
während am anderen Eingang des UND-Gliedes 12 die Information vom Ausgang 17 des Speichers 1 anliegt.
Ein ODER-Glied 13 erhält die Ausgangsinformationen der UND-Glieder 10 und 12; sein Ausgang 18 ist mit
dem Speicher 1 verbunden. Das UND-Glied 14 erhält Signale vom Ausgang 8 des Adressenkomparators 6,
Lesebefehle L und Rechteckimpulse K. Das UND-Glied 15 enthält Informationen vom Ausgang 17 des Speichers
1 und vom Ausgang des UND-Gliedes 14. Der Ausgang 19 des UND-Gliedes 15 gibt die aus dem Speicher 1
auszulesende Information weiter.
Das Arbeitsprinzip des Speichers nach F i g. 1 ist folgendes: Zum Anfang des Zeitintervalls T stellt ein
Zeitintervall-Synchronisationssignal S den Adressenzähler 5 auf die erste Adresse und den Verteiler 2 auf
den ersten Schritt ein, der dem Signal 1 des
so Zeitintervalls Tentspricht. Der Zähler 5 tastet, gesteuert
durch den Zeitgeber H, die Adressen ab, während ein Signal nacheinander an jedem Ausgang St bis Sn des
Verteilers 2 auftritt. Die Verbindungen Di, D2, D9, Die
und Dn zwischen dem Verteiler 2 und dem ODER-Glied 3 ermöglichen jeweils die Abgabe eines Rechteckimpulses
K an das UND-Glied 4. An das UND-Glied 4 werden gleichfalls die Signale des Zeitgebers H
angelegt, damit das Glied 4 Zeitgebersignale während der Dauer der Rechteckimpulse K abgibt, die die
Signale H" des Vorschubzeitgebers des Speichers 1 bilden. Gleichzeitig empfängt der dem Adreßzähler 5
zugeordnete Komparator 6 über den Eingang H eine Wortadresse und gibt dann, wenn A und die über 7
erhaltene Information identisch sind, einen Befehl ab, der entweder das Lesen eines Wortes aus dem Speicher
1 oder das Einschreiben eines Wortes in den Speicher 1 steuert. Falls es sich um das Einschreiben eines Wortes
handelt, erhält das UND-Glied 9 neben der Ausgangsin-
formation des !Comparators 6 gleichzeitig einen Einschreibbefehl über E und gibt diesen an das
UND-Glied 10 weiter, das gleichzeitig über 16 die einzuschreibenden Wörter empfängt. Diese werden
weiter an das ODER-Glied 13 übertragen und über dessen Ausgang 18 an den Speicher 1 weitergegeben.
Dieser Speicher empfängt die Signale H" des Vorschubzeitgebers,
wobei die über 18 ankommenden Wörter nur dann eingeschrieben werden, wenn im Vorschubzeitgeber
ein Rechteckimpuls entsprechend einer oder mehrerer Adressen auftritt. In dem gezeigten Beispiel
entsprechen unter der Voraussetzung, daß das Zeitintervall T24 Signale t enthält, die jeweils einem Wort eines
Parallelspeichers zugeordnet sind, die Verbindungen D], D2, Dg, D\8 und D23 einer Kapazität η = 5 des Speichers
1.
Die im Speicher 1 enthaltenen Informationen laufen demnach vom Vorschubzeitgeber gesteuert vom Eingang
18 zum Ausgang 17. Jede am Ausgang 17 auftretende Information liegt an dem UND-Glied 12 an.
Wenn kein Einschreibbefehl Earn UND-Glied 9 anliegt, empfängt das UND-Glied 12 über die Umkehrschaltung
11 einen Einschreibbefehl, so daß die aus dem Speicher 1 stammende und an das UND-Glied 12 angelegte
Information über das ODER-Glied 13 weitergegeben und in den Speicher 1 eingeschrieben wird. Wenn
jedoch ein Einschreibbefehl Earn UND-Glied 9 anliegt,
überträgt dieses den Befehl an das UND-Glied 10, so daß die bei 16 anliegende Information auf das
ODER-Glied 13 weitergegeben und in den Speicher 1 eingeschrieben wird. Gleichzeitig sperrt das UND-Glied
12, das über die Umkehrschaltung 11 keinen Befehl erhält, so daß die aus dem Ausgang 17 des
Speichers 1 stammende Information nicht wieder in diesen eingeschrieben wird. Im Speicher 1 hat in diesem
Takt des Vorschubzeitgebers ein Informationswechsel stattgefunden.
Wenn das UND-Glied 14 einen Lesebefehl L empfängt, gibt es diesen auf das UND-Glied 15 weiter
und die aus dem Speicher 1 austretende Information wird an den Ausgang 19 des UND-Gliedes 15
weitergegeben. Die Kapazität η des Speichers 1 kann also ganz oder auch nur teilweise ausgenutzt werden,
wobei die Wörter beliebig im Zeitintervall T verteilt werden können. Wenn die Verteilung der Wörter im
Zeitintervall sich ändert, wird durch Änderungen der Verbindungen D zwischen dem Verteiler 2 und dem
ODER-Glied 3 eine Änderung des Vorschubzeitgebers bewirkt, so daß Rechteckimpulse erzielt werden, die die
neue Verteilung der Wörter im Zeitintervall T wiedergeben.
Falls die Speicherkapazität erhöht werden soll, genügt es, den vorhandenen Speicher um eine
bestimmte Anzahl von Binärzeichen zu erweitern, so daß die Kapazität von η auf Π] zunimmt, und die
Verbindungen D zwischen den Vorrichtungen 2 und 3 entsprechend zu erweitern, wobei die Zahl dieser
Verbindungen nach dem Vorstehenden höchstens gleich Hi sein darf.
In F i g. 2 ist das Zeitdiagramm des Speichers nach Fig. 1 dargestellt. In der Zeile 5sind die Synchronisationssignale
dargestellt, wobei das Zeitintervall T der Abstand zwischen zwei Signalen 5 ist. In der Zeile H
sind die Signale des Zeitgebers, im vorliegenden Falle 24 Signale während eines Zeitintervalls T, aufgezeichnet.
In den Zeilen D\, D2, D$, D\s und D2^ sind über der
Zeit die den entsprechend benannten Verbindungen zugeordneten Rechteckimpulse des Verteilers 2 nach
F i g. 1 aufgetragen und K gibt das Ausgangssignal des ODER-Glieds 3, wobei dieses Signal der Summe der
Rechtecksignale D1, D2, D9, D18 und D23 entspricht. H"
gibt über der Zeit die Zeitgebersignale an, die das UND-Glied 4 abgibt; dabei handelt es sich um die
während eines Impulses K auftretenden Zeitgebersignale//.
Der Pufferspeicher nach F i g. 3 ist ein Serienspeicher
mit einer Kapazität π < JV. 20 ist ein Verteiler ähnlich dem Verteiler 2 in F i g. 1 mit N Ausgängen Si, S2,
53... S/v. An dem Verteiler liegen Zeitintervall-Synchronisationssignale
S und Zeitgebersignale H an. Ein ODER-Glied 21 mit mehreren Eingängen hat einen
Ausgang 23 zu einem Speicher 25, ebenso hat ein ODER-Glied 22 mit mehreren Eingängen einen
Ausgang 24 zum Speicher 25. Verbindungen Le, Ln, L\%
Ln zwischen den Eingängen des ODER-Gliedes 21 und
den entsprechenden Ausgängen S8, Su, S]5 und S22 des
Verteilers 20 sowie Verbindungen L3, Lg, Lu und L19
zwischen den Eingängen des ODER-Gliedes 22 und den entsprechenden Ausgängen S3, S% Su und S19 des
Verteilers 20 sind eingezeichnet. Ein Ausgang K des Speichers 25 liegt an einem UND-Glied 26 an, an dessen
anderem Eingang die Signale //des Zeitgebers anliegen.
Das Ausgangssignal H" des UND-Gliedes 26 liegt an einem Pufferspeicher 27, der über einen anderen
Eingang E die einzuspeichernden Informationen empfängt. Der Ausgang 28 des Pufferspeichers 27 ist ein
Reihenausgang.
Der Speicher nach Fig.3 arbeitet folgendermaßen:
Der Verteiler 20 erhält Zeitintervall-Synchronisationssignale Sund Zeitgebersignale H. Bestimmte Zeitgebersignale
der Ordnung 8, 11,15 und 22 im Zeitintervall T werden an das ODER-Glied 21 weitergegeben, während
die Signale der Ordnung 3, 9, 14 und 19 auf das ODER-Glied 22 weitergegeben werden. Das in den
Verteiler 20 gelangende Signal der Ordnung 3 kommt zum ODER-Glied 22 und über den Ausgang 24 dieses
Gliedes zum Speicher 25, in dem es so lange eingespeichert bleibt, bis ein Löschbefehl erfolgt. Das in
den Verteiler 20 gelangende Signal der Ordnung 8 wird über das ODER-Glied 21 und dessen Ausgang 23 an den
Speicher 25 weitergegeben und bildet den Löschbefehl für den Speicher 25, der auf diese Weise frei wird und ein
Signal von dem ODER-Glied 22 einspeichern kann.
Der Speicher 25 speichert den dem Impuls der Ordnung 9 entsprechenden Befehl ein, wobei das
Löschen durch den Impuls der Ordnung 11 erfolgt. Daraufhin speichert der Speicher den dem Impuls der
Ordnung 14 entsprechenden Befehl ein, wobei der Löschbefehl durch den Impuls der Ordnung 15 gegeben
wird. Anschließend wird der Impuls der Ordnung 19 eingespeichert und der Löschbefehl erfolgt durch den
Impuls der Ordnung 22. Der Speicher 25 gibt dann über seinen Ausgang K Rechteckimpulse von unterschiedlicher
Dauer ab. Die Rechteckimpulse nach der Anordnung in F i g. 3 haben jeweils eine dem Abstand
zwischen den Zeitgeberimpulsen 3 und 8, 9 und 11, und 15, 19 und 22 entsprechende Dauer. Das
UND-Glied 26 enthält an einem Eingang die aus dem Speicher 25 stammenden Rechteckimpulse K und am
anderen Eingang die Zeitgeberimpulse H. Damit gibt das Glied 26 während der Dauer der Rechteckimpulse K
Zeitgeberimpulse ab, welche die Impulse H" des Vorschubzeitgebers für den Pufferspeicher 27 bilden.
Dieser Speicher empfängt am Eingang E einzuspeichernde Informationen, die während der den abgegebenen
Rechteckimpulsen K entsprechenden unterschiedli-
chen Zeiten des Zeitintervalls T vorliegen. Die Information E wird im Pufferspeicher 27, gesteuert
durch die Signale des Vorschubzeitgebers H", eingespeichert,
und die im Pufferspeicher 27 eingespeicherte Information wird dann, gesteuert durch diese Signale,
zum Ausgang 28 übertragen, wobei die Umlaufzeit, d. h. die Einspeicherungszeit gleich der Dauer des Zeitintervalls
Tist. Der Pufferspeicher hat eine Kapazität n. Eine Änderung der Verbindungen L zwischen dem Verteiler
20 und den ODER-Gliedern 21 und 22 ermöglicht die zeitliche Verschiebung der Information. Es ist möglich,
die Kapazität des Pufferspeichers 27 auf Π] <
N zu erhöhen; die Höchstkapazität N entspricht dabei dem Zeitintervall T. Die Erhöhung wird durch zusätzliche
Verbindungen L zwischen dem Verteiler 20 und den ODER-Gliedern 21 und 22 erreicht.
Die Fig.4 zeigt das Zeitdiagramm der Pufferspeicher-Vorrichtung
nach F i g. 3. In der Zeile S sind die Synchronisationssignale über der Zeit aufgetragen,
wobei der Zeitabstand zwischen zwei Signalen S das Zeitintervall Tist. //zeigt die Signale des Zeitgebers, in
diesem Falle also 24 Signale in dem Zeitintervall T. Die in den Zeilen L3, L8 ■ · · i-ai aufgetragenen Signale zeigen
über der Zeit aufgetragen die den entsprechend bezeichneten Verbindungen des Verteilers 20 mit
ODER-Gliedern 21 oder 22 zugeordneten Rechteckimpulse und die Zeilen 24 und 23 die an den
entsprechenden Ausgängen der ODER-Glieder 21 und 22 auftretenden Impulse. In Zeile K sind die vom
Speicher 25 abgegebenen Rechteckimpulse aufgezeichnet. H" sind die Vorschubzeitgebersignale, die das
UND-Glied 26 abgibt. Zeile E gibt die einzuspeichernden Informationen für den Pufferspeicher 27 an.
Die Erfindung ist allgemein bei allen Vorrichtungen anwendbar, bei denen Informationen in Form von
während eines Zeitintervalls T codierten Impulsen vorliegen, d. h. deren Arbeitsweise nach der Pulscodemodulation
erfolgt, insbesondere bei PCM-Fernsprechanlagen. Die Vorrichtung nach F i g. 1 ermöglicht die
Verwendung erweiterungsfähiger Speicher zur Herstellung eines Zentralspeichers, der alle Adressen in einer
Verbindungsschaltung zusammenfaßt, während die Vorrichtung nach F i g. 3 die Herstellung eines Pufferspeichers
mit einem Zugang an die eine Verbindungsschaltung bildenden Kommutatoren ermöglicht.
Hierzu 2 Blatt Zeichnungen
030 109/67
Claims (9)
1. Programmgesteuerte Schrittspeicher-Vorrichtung
zur Einspeicherung von Informationen oder Wörtern in eine Pulscodemodulationsanlage, bei der
in einem Zeitintervall Γ zwischen zwei Impulsen N Wörter aus k Binärzeichen enthalten sein können,
von denen nur π Wörter verwendet werden, dadurch gekennzeichnet, daß sie einen
Speicher (1; 27) mit einer weniger als N oder gleich N betragenden Nutzkapazität η und einen oder
mehrere Vorschubzeitgeber des Speichers aufweist, die jeweils Impulse entsprechend einer bestimmten
zeitlichen Verteilung im Zeitintervall ^aufgrund von Signalen eines oder mehrerer Zeitgeber mit
konstanter Periode abgeben.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Vo.rschubzeitgeber, der Impulse H"
abgibt, einen Impulsformer aufweist, der aufgrund der Zeitgeberimpulse Rechteckimpulse von unterschiedlicher
oder nicht unterschiedlicher Dauer abgibt, und zwar entsprechend einer gegebenen
regelbaren Verteilung, und mit einem UND-Glied (4, 26) ausgerüstet ist, das während der Dauer der an
dieses angelegten Rechteckimpulses K die Impulse des Zeitgebers //abgibt.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Impulsformer aus einer Verteilerschaltung
(2) besteht, die an eine Schaltung (3) zur Erzeugung der Rechteckimpulse über beliebig
veränderliche elektrische Verbindungen oder Brükken (Dl... D 23) angeschlossen ist, wobei alle
Impulse des Zeitintervalls Tauf die Verteilerschaltung
gegeben werden, die über die elektrischen Verbindungen nur die Impulse des Zeitintervalls T
überträgt, welche den Wörtern im Zeitintervall entsprechen.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher (1; 27) mit einer
Kapazität von η Wörtern bis auf N Wörter stufenweise oder nicht stufenweise erweitert werden
kann, indem die erforderliche Anzahl von Binärzeichen hinzugefügt wird und gleichzeitig die Rechteckimpulse
verändert werden.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Impulsformer einen Verteiler (20),
zwei ODER-Glieder (21,22) und einen Speicher (25) aufweist, wobei der Verteiler (20) N Ausgänge
(51... SN) hat, die bestimmte Impulse eines Zeitgebers (H) auf ein erstes ODER-Glied (21) und
bestimmte Impulse des Zeitgebers (H) auf ein zweites ODER-Glied (22) geben, ein aus dem ersten
ODER-Glied austretender Impuls im Speicher (25) eingespeichert wird und ein aus dem zweiten
ODER-Glied austretender Impuls das Löschen des Speichers (15) vornimmt, welcher einen Rechteckimpuls
(K) während der Einspeicherungszeit des aus dem ersten ODER-Glied (21) ausgetretenen Impulses
abgibt.
6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Impulsformer einen Verteiler (2)
und ein ODER-Glied (3) aufweist, wobei der Verteiler N Ausgänge (51... SN) hat, die bestimmte
Impulse eines Zeitgebers (H) auf das ODER-Glied (3) geben, welches jeweils den vom Verteiler (2)
übertragenen Impulsen des Zeitgebers (H) entsprechende Rechteckimpulse (X,/abgibt.
7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (1; 27) bis auf eine
Kapazität N erweiterungsfähig ist, wobei die Anzahl der Impulse H" eines Vorschubzeitgebers und ihre
zeitliche Verteilung in Abhängigkeit von der neuen Kapazität des Speichers (1; 27) verändert werden.
8. Vorrichtung nach den Ansprüchen 5 und 7, dadurch gekennzeichnet, daß bei einem Vorschubzeitgeber
die zeitliche Verteilung der Impulse des Zeitgebers (H) durch veränderliche elektrische
Verbindungen zwischen bestimmten Ausgängen der N Ausgänge eines Verteilers (20) und bestimmten
Eingängen der ODER-Glieder (21,22) gewährleistet ist.
9. Vorrichtung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß bei einem Zeitgeber
die zeitliche Verteilung der Impulse des Zeitgebers (H) durch veränderliche elektrische Verbindungen
zwischen bestimmten Ausgängen der N Ausgänge eines Verteilers (2) und bestimmten Eingängen eines
ODER-Gliedes (3) gewährleistet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7013977A FR2123038B1 (de) | 1970-04-17 | 1970-04-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2116784A1 DE2116784A1 (de) | 1971-10-28 |
DE2116784B2 true DE2116784B2 (de) | 1980-02-28 |
DE2116784C3 DE2116784C3 (de) | 1980-11-20 |
Family
ID=9054156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2116784A Expired DE2116784C3 (de) | 1970-04-17 | 1971-04-06 | Programmgesteuerte Schrittspeicher-Vorrichtung |
Country Status (13)
Country | Link |
---|---|
US (1) | US3739354A (de) |
JP (1) | JPS54172627U (de) |
BE (1) | BE765335A (de) |
CA (1) | CA941977A (de) |
CH (1) | CH545525A (de) |
CS (1) | CS151090B2 (de) |
DE (1) | DE2116784C3 (de) |
ES (1) | ES390302A1 (de) |
FR (1) | FR2123038B1 (de) |
GB (1) | GB1339075A (de) |
HU (1) | HU163942B (de) |
NL (1) | NL7104724A (de) |
SE (1) | SE376677B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2463451B1 (fr) * | 1979-08-06 | 1987-04-03 | British Aerospace | Systeme de traitement de donnees multiplexes permettant l'effacement selectif |
DE3533315A1 (de) * | 1985-09-18 | 1987-03-26 | Siemens Ag | Verfahren und schaltungsanordnung zum uebertragen von datensignalen in zeitschlitzen einer im zeitmultiplexbetrieb ausgenutzten uebertragungsleitung |
DE3533314A1 (de) * | 1985-09-18 | 1987-03-26 | Siemens Ag | Verfahren und schaltungsanordnung zur aufnahme von auf einer im zeitmultiplexbetrieb ausgenutzten uebertragungsleitung auftretenden datensignalen |
FR2599573B1 (fr) * | 1986-05-27 | 1988-08-26 | Montaudoin Patrice | Interface entre un equipement de terminaison de circuit de donnees et plusieurs equipements terminaux de traitement de donnees. |
EP0358831A1 (de) * | 1988-09-13 | 1990-03-21 | International Business Machines Corporation | Multiplexierungssystemeinstellung durch Maskenregister |
DE4238547A1 (de) * | 1992-11-14 | 1994-05-19 | Philips Patentverwaltung | Verfahren und Schaltungsanordnung zum Darstellen von Zeichen mit Umrandung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2911622A (en) * | 1954-07-01 | 1959-11-03 | Rca Corp | Serial memory |
NL221678A (de) * | 1956-10-17 | |||
DE1129181B (de) * | 1959-10-05 | 1962-05-10 | Hell Rudolf Dr Ing Fa | Verfahren und Vorrichtung zur Anpassung der Entnahmegeschwindigkeit binaer kodierter Informationen an von dieser verschiedene Eingabegeschwindigkeiten fuer solche Informationen verarbeitende Vorrichtungen |
US3108193A (en) * | 1959-12-28 | 1963-10-22 | Ibm | Storage register |
US3408505A (en) * | 1963-12-18 | 1968-10-29 | C & K Components Inc | Electronic timing via magnetic core shift circuitry |
US3413611A (en) * | 1966-01-17 | 1968-11-26 | Pfuetze David | Method and apparatus for the compaction of data |
US3533102A (en) * | 1967-10-19 | 1970-10-06 | Us Navy | Code generator |
DE1762633A1 (de) * | 1968-07-25 | 1970-07-02 | Siemens Ag | Schaltungsanordnung fuer Zeitmultiplex-Vermittlungsanlagen mit mindestens einem Umlaufspeicher |
-
1970
- 1970-04-17 FR FR7013977A patent/FR2123038B1/fr not_active Expired
-
1971
- 1971-04-05 CH CH500571A patent/CH545525A/xx not_active IP Right Cessation
- 1971-04-05 BE BE765335A patent/BE765335A/xx unknown
- 1971-04-06 DE DE2116784A patent/DE2116784C3/de not_active Expired
- 1971-04-08 NL NL7104724A patent/NL7104724A/xx not_active Application Discontinuation
- 1971-04-15 SE SE7104887A patent/SE376677B/xx unknown
- 1971-04-16 HU HUSO998A patent/HU163942B/hu unknown
- 1971-04-16 CA CA110,602*7A patent/CA941977A/en not_active Expired
- 1971-04-17 ES ES390302A patent/ES390302A1/es not_active Expired
- 1971-04-17 CS CS2775A patent/CS151090B2/cs unknown
- 1971-04-19 GB GB2669571*A patent/GB1339075A/en not_active Expired
- 1971-04-19 US US00135248A patent/US3739354A/en not_active Expired - Lifetime
-
1979
- 1979-05-21 JP JP1979066931U patent/JPS54172627U/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA941977A (en) | 1974-02-12 |
US3739354A (en) | 1973-06-12 |
SE376677B (de) | 1975-06-02 |
ES390302A1 (es) | 1973-07-01 |
FR2123038B1 (de) | 1974-03-15 |
BE765335A (fr) | 1971-10-05 |
DE2116784C3 (de) | 1980-11-20 |
GB1339075A (en) | 1973-11-28 |
JPS54172627U (de) | 1979-12-06 |
FR2123038A1 (de) | 1972-09-08 |
HU163942B (de) | 1973-11-28 |
CS151090B2 (de) | 1973-09-17 |
DE2116784A1 (de) | 1971-10-28 |
NL7104724A (de) | 1971-10-19 |
CH545525A (de) | 1974-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69927967T2 (de) | Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung | |
DE2264166C2 (de) | Verfahren und Schaltungsanordnung zum Steuern des Auffrischens von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung | |
DE3687787T2 (de) | Speicherzugriff-steuerungsschaltung. | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2746064A1 (de) | Datenspeicher mit auffrischung | |
DE2133962B2 (de) | Informationspufferanordnung | |
DE1249926B (de) | Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage | |
DE2450528B2 (de) | Einrichtung zur Anpassung von Taktan Informationssignale auf Übertragungsleitungen mit unterschiedlichen Laufzeitverhältnissen | |
DE2148956C3 (de) | Datenübertragungssystem | |
DE2326516B2 (de) | Verfahren und anordnung zur steuerung des zugriffs und der regenerierung bei einem dynamischen speicher fuer die speicherung digitaler information | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
EP0013697A1 (de) | Auffrischung benötigendes seitenorganisiertes Speichersystem | |
DE2415600C2 (de) | ||
DE2116784C3 (de) | Programmgesteuerte Schrittspeicher-Vorrichtung | |
DE2942246A1 (de) | Schaltungsanordnung eines elastischen speichers eines pcm-uebertragungssystems | |
DE2952056C2 (de) | Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff | |
DE1805623C3 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE2826454A1 (de) | Faksimilesignal-codiersystem | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE2455440A1 (de) | Verifizierungsanordnung | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher | |
DE2605066A1 (de) | Kanalzuordnungsschaltung zur herstellung einer zeitvielfach-breitbandverbindung | |
DE4132152A1 (de) | Vereinfachter serieller auswahlschaltkreis fuer einen seriellen zugriff in einem halbleiterspeicher und betriebsverfahren hierfuer | |
DE2736503A1 (de) | Rastersynchronisieranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |