DE3533315A1 - Verfahren und schaltungsanordnung zum uebertragen von datensignalen in zeitschlitzen einer im zeitmultiplexbetrieb ausgenutzten uebertragungsleitung - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Übertragen von auf Übertragungskanälen jeweils bereitstehenden Datensignalen in periodisch wiederholt im Pulsrahmen auftretenden Zeitschlitzen einer im Zeitmultiplexbetrieb ausgenutzten Übertragungsleitung.

Verfahren der gerade genannten Art sind allgemein als Zeitmultiplex-Verfahren bekannt. Bei diesen Zeitmultiplex- Verfahren wird dabei zwischen einer bitweisen Verschachtelung und einer bitgruppenweisen Verschachtelung der auf den Übertragungskanälen bereitstehenden Datensignale unterschieden. Eine mögliche Art der bitgruppenweisen Verschachtelung, die auch als Envelope-Verschachtelung bezeichnet wird, ist aus der CCITT-Empfehlung X.51 bekannt. Eine mögliche Art der bitweisen Verschachtelung ist dagegen durch die CCITT-Empfehlung R.101 festgelegt. Unabhängig von der jeweils gewählten Verschachtelungsart sind für die Übertragung von Datensignalen den einzelnen Übertragungskanälen innerhalb eines Pulsrahmens Zeitschlitze fest zugeordnet. Eine Änderung dieser Zuordnung kann beispielsweise dann erforderlich sein, wenn sich aufgrund einer Umstellung der Übertragungsgeschwindigkeit auf einem oder mehreren Übertragungskanälen die Anzahl der innerhalb eines Pulsrahmens dem jeweiligen Übertragungskanal zugeordneten Zeitschlitze ändert. Für eine derartige Änderung der Zeitschlitzzuordnung ist aber zum Teil ein erheblicher Aufwand erforderlich.

Es ist nun Aufgabe der vorliegenden Erfindung, einen Weg zu zeigen, wie auf den Übertragungskanälen bereitstehende Datensignale mit einem geringen Steuerungsaufwand in den Übertragungskanälen jeweils zugeordneten Zeitschlitzen übertragen werden können und dabei die Zuordnung der Zeitschlitze zu den Übertragungskanälen flexibel an sich ändernde Gegebenheiten anpaßbar ist.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß für jeden der Übertragungskanäle eine Bitfolge mit einer der Anzahl der zu einem Pulsrahmen gehörenden Zeitschlitze entsprechenden Anzahl von diesen Zeitschlitzen fest zugeordneten Steuerbits festgelegt wird, durch deren Auftreten in einem bestimmten Binärzustand jeweils die Belegung des zugeordneten Zeitschlitzes als Sendezeitschlitz für den jeweiligen Übertragungskanal innerhalb des betreffenden Pulsrahmens angezeigt wird, daß die Steuerbits der den Übertragungskanälen jeweils zugehörigen Bitfolgen im Zeitraster der Zeitschlitze nacheinander, periodisch wiederholt in aufeinanderfolgenden Pulsrahmen bereitgestellt werden und daß auf dem jeweiligen Übertragungskanal bereitstehende Datensignale nur in denjenigen einander entsprechenden Zeitschlitzen an die Übertragungsleitung abgegeben werden, welche durch die Binärzustände der zugeordneten Steuerbits als Sendezeitschlitze gekennzeichnet sind.

Die Erfindung bringt den Vorteil mit sich, daß die Zuordnung der Übertragungskanäle zu den Zeitschlitzen eines Pulsrahmens durch den Übertragungskanälen jeweils zugeordnete umlaufende Bitfolgen festgelegt ist, so daß für eine Zuordnungsänderung lediglich eine Neufestsetzung mit Bitfolgen erforderlich ist.

Zur Durchführung des Verfahrens gemäß der vorliegenden Erfindung ist es vorteilhaft, eine Schaltungsanordnung derart auszubilden, daß jedem der Übertragungskanäle eine Sendesteuereinrichtung zugehörig ist, welche an ihrem Ausgang die im Zeitraster der Zeitschlitze nacheinander, periodisch wiederholt in aufeinanderfolgenden Pulsrahmen auftretenden Steuerbits abgibt, daß mit dieser Sendesteuereinrichtung eine Speicheranordnung für die Aufnahme einer Mehrzahl der von dem zugehörigen Übertragungskanal abzugebenden Datensignale verbunden ist und daß auf das Auftreten eines Steuerbits in dessen einen Sendezeitschlitz anzeigenden Binärzustand am Ausgang der Sendesteuereinrichtung hin die Speicheranordnung das von der Mehrzahl der Datensignale als nächstes zu übertragende Datensignal an die Übertragungsleitung abgibt. Dies bringt den Vorteil eines geringen Steuerungsaufwandes mit sich.

Die den Übertragungskanälen zugehörigen Sendesteuereinrichtungen können dann mit einem besonders geringen schaltungstechnischen Aufwand realisiert werden, wenn sie jeweils ein rückgekoppeltes Schieberegister aufweisen, in welchem die für den jeweiligen Übertragungskanal festgelegte Bitfolge mit einer der Dauer eines Pulsrahmens entsprechenden Geschwindigkeit umläuft und welches die zu der Bitfolge gehörenden Steuerbits an seinem Ausgang abgibt.

Zweckmäßigerweise sind die den Übertragungskanälen zugehörigen Speicheranordnungen jeweils aus einem Schieberegister gebildet, in welches eine Mehrzahl von zu übertragenden Datensignalen ladbar ist und welches an seinem Takteingang die für den zugehörigen Übertragungskanal festgelegte Bitfolge zugeführt erhält, deren Steuerbits bei Auftreten in dem einen Sendezeitschlitz anzeigenden Binärzustand jeweils ein Verschieben der in das Schieberegister übernommenen Datensignale zu dessen Ausgang hin bewirken, der nur dann für eine Aufgabe eines Datensignals an die Übertragungsleitung freigegeben ist, wenn das betreffende Schieberegister ein Steuersignal in einem einen Sendezeitschlitz anzeigenden Binärzustand zugeführt erhält. Dies bringt den Vorteil sowohl eines geringen schaltungstechnischen Aufwandes als auch eines geringen Steuerungsaufwandes mit sich.

Im folgenden wird die Erfindung anhand von Zeichnungen beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild eine Schaltungsanordnung zur Durchführung des Verfahrens gemäß der vorliegenden Erfindung und

Fig. 2 zeigt ein Zeitdiagramm, auf das im Zuge der Beschreibung der Erfindung eingegangen wird.

Die in Fig. 1 dargestellte Schaltungsanordnung weist eine Mehrzahl von Übertragungskanälen UE 1 bis UEn auf. Dabei ist lediglich für die Übertragungskanäle UE 1 und UE 2 der interne Aufbau dargestellt. Die Übertragungkanäle UE 1 bis UEn sind mit ihren Ausgängen gemeinsam an eine im Zeitmultiplexbetrieb ausgenutzte Übertragungsleitung Ltg angeschlossen.

Wie aus Fig. 1 hervorgeht, weist der Übertragungskanal UE 1 eine aus einem Schieberegister SRB 1 bestehende Speicheranordnung auf. Dieses Schieberegister erhält von einem Datenregister Reg 1 her für eine Übertragung über die Übertragungsleitung Ltg bereitstehende Datensignale an Ladeeingängen zugeführt. Die Übernahme in das Schieberegister erfolgt auf ein Aufnahmesignal hin, welches an einem mit L bezeichneten Steuereingang des Schieberegisters auftritt. Mit jedem Übernahmesignal wird dabei in paralleler Form eine vorgegebene Anzahl von Datensignalen, beispielsweise 8 Datensignale, übernommen. Das Übernahmesignal gibt eine Zähleranordnung Z 1 ab.

Das Schieberegister SRB 1 ist über einen Takteingang und einen Steuereingang F für die Freigabe seines steuerbaren Schieberegisterausganges mit dem Ausgang eines weiteren Schieberegisters SRA 1 verbunden. Bei diesem Schieberegister handelt es sich um ein rückgekoppeltes Schieberegister, dessen serieller Eingang und serieller Ausgang miteinander verbunden sind und welches über Ladeeingänge her mit einer vorgegebenen Bitfolge ladbar ist. Getaktet wird dieses Schieberegister wiederum mit Hilfe der bereits erwähnten Taktsignale Tx. Mit dem gerade genannten seriellen Ausgang des Schieberegisters SRA 1 ist außerdem ein Takteingang der bereits erwähnten Zähleranordnung Z 1 verbunden.

Die übrigen zu der in Fig. 1 dargestellten Schaltungsanordnung gehörenden Übertragungskanäle UE 2 bis UEn weisen den gleichen internen Aufbau wie der Übertragungskanal UE 1 auf. So enthält z. B. der Übertragungskanal UE 2 zwei Schieberegister SRA 2 und SRB 2, ein Register Reg 2 und eine Zähleranordnung Z 2.

Im folgenden wird nun die Arbeitsweise der in Fig. 1 dargestellten Schaltungsanordnung unter Bezugnahme auf Fig. 2 erläutert. In Fig. 2a sind zwei Schieberegister SRB 1 und SRB 2 der insgesamt bei der Schaltungsanordnung gemäß Fig. 1 vorhandenen Schieberegister SRB 1 bis SRBn schematisch dargestellt. Das Schieberegister SRB 1 ist, wie in Fig. 1 dargestellt, dem Übertragungskanal UE 1 und das Schieberegister SRB 2 dem Übertragungskanal UE 2 zugehörig. Beide Schieberegister weisen dabei beispielsweise 8 Registerzellen auf, in welche von dem zugehörigen Register Reg 1 bzw. Reg 2 über die ÜbertragungsleitungLtg zu übertragende Datensignale geladen sein mögen. Diese Datensignale mögen beispielsweise bitverschachtelt in in aufeinanderfolgenden Pulsrahmen auftretenden Zeitschlitzen über die Übertragungsleitung übertragen werden. Für diese Übertragung sind, wie in Fig. 2b dargestellt, dem Übertragungskanal UE 1 die Zeitschlitze 1 und 5 aufeinanderfolgender Pulsrahmen PR 1 bis PRn, welche jeweils aus 8 Zeitschlitzen gebildet sind, jeweils als Sendezeitschlitze zugeordnet. Für den Übertragungskanal UE 2 ist dagegen lediglich jeweils der Zeitschlitz 4 aufeinanderfolgender Pulsrahmen als Sendezeitschlitz vorgesehen. Damit werden die zunächst in die Registerzellen 1 und 2 des Schieberegisters SRB 1 geladenen Datensignale in den Zeitschlitzen 1 und 5 des Pulsrahmens PR 1 übertragen. In entsprechender Weise erfolgt eine Übertragung der in die Registerzellen 3 und 4, 5 und 6 bzw. 7 und 8 des Schieberegisters SRB 1 geladenen Datensignale in aufeinanderfolgenden Pulsrahmen PR 2, PR 3 bzw. PR 4. Da für den Übertragungskanal UE 2 lediglich in jedem Pulsrahmen ein Sendezeitschlitz, nämlich der Zeitschlitz 4, vorgesehen ist, werden die in die Registerzellen 1 bis 8 des Schieberegisters SRB 2 geladenen Datensignale nacheinander in 8 aufeinanderfolgenden Pulsrahmen übertragen.

Die in den aufeinanderfolgenden Pulsrahmen PR 1 bis PRn nicht durch die Übertragungskanäle UE 1 und UE 2 als Sendezeitschlitze belegten Zeitschlitze stehen für die Belegung durch die übrigen zu der Schaltungsanordnung gemäß Fig. 1 gehörenden Übertragungskanäle zur Verfügung.

Für die Steuerung der bitverschachtelten Übertragung von Datensignalen wird nun für jeden der Übertragungskanäle UE 1 bis UEn eine Bitfolge mit einer der Anzahl der zu einem Pulsrahmen gehörenden Zeitschlitze entsprechenden Anzahl von den Zeitschlitzen fest zugeordneten Steuerbits festgelegt. Das Auftreten der Steuerbits in einem bestimmten Binärzustand, der beispielsweise der Binärzustand "1" sein möge, zeigt jeweils die Belegung des zugeordneten Zeitschlitzes als Sendezeitschlitz für den jeweiligen Übertragungskanal innerhalb des betreffenden Pulsrahmens an. Für das zuvor erläuterte Beispiel besteht die für den Übertragungskanal UE 1 festgelegte Bitfolge aus den Steuerbits 10001000. Damit wird angezeigt, daß innerhalb eines Pulsrahmens die Zeitschlitze 1 und 5 als Sendezeitschlitze für den Übertragungskanal UE 1 belegt sind. In entsprechender Weise besteht die Bitfolge für den Übertragungskanal UE 2 aus den Steuerbits 00010000, d. h. für diesen Übertragungskanal ist der Zeitschlitz 4 jedes Pulsrahmens der Sendezeitschlitz.

Die in der gerade dargestellten Weise für die Übertragungskanäle UE 1 bis UEn festgelegten Biltfolgen werden in die diesen Übertragungskanälen zugehörigen Schieberegister SRA 1, SRA 2, . . ., SRAn geladen. Sie laufen dann mit einer der Dauer eines Pulsrahmens entsprechenden Geschwindigkeit in dem jeweiligen Schieberegister um. Das Umlaufen der Bitfolgen für die Übertragungskanäle UE 1 und UE 2 in drei aufeinanderfolgenden Pulsrahmen ist in den Fig. 2c und 2d dargestellt. Das Umlaufen wird dabei durch die Zuführung der Taktsignale Tx gesteuert. Die zeitliche Folge dieser Taktsignale ist dabei durch das Raster der innerhalb eines Pulsrahmens auftretenden Zeitschlitze festgelegt. Die zeitliche Folge dieser Taktsignale Tx ist in Fig. 2e dargestellt. Wie ein Vergleich mit der Fig. 2b zeigt, legt das Auftreten zweier aufeinanderfolgender Taktsignale die Zeitdauer eines Zeitschlitzes fest.

Treten bei dem gerade genannten Umlauf der Bitfolgen an den Ausgängen der Schieberegister SRB 1 bis SRBn Steuerbits in einem Binärzustand "1" auf, so bewirken diese Steuerbits jeweils ein Verschieben der in das zugehörige Schieberegister, z. B. der in das Schieberegister SRB 1, übernommenen Datensignale zu dem Schieberegisterausgang hin, so daß das von den Datensignalen als nächstes abzugebende Datensignal an dem betreffenden Schieberegisterausgang während der Dauer des in Frage kommenden Zeitschlitzes auftritt. Dieser Ausgang ist während dieser Dauer durch das Auftreten des erwähnten Steuerbits in seinem Binärzustand "1" über den Steuereingang F freigegeben, d. h. er befindet sich in seinem leitfähigen Zustand. Die Ausgänge der übrigen Schieberegister SRB 2 bis SRBn befinden sich dagegen während dieser Zeit jeweils in ihrem hochohmigen Zustand. Damit ist sichergestellt, daß während der Dauer eines Zeitschlitzes immer höchstens einer der Ausgänge der Schieberegister SRB 1 bis SRBn mit der Übertragungsleitung Ltg wirksam verbunden ist.

Mit jedem Auftreten eines Steuerbits in seinem Binärzustand "1" am Ausgang eines der Schieberegister SRA1 bis SRAn wird der Zählerstand der zugehörigen Zähleranordnung, ausgehend von einem Anfangszählerstand, der der Zählerstand "0" sein möge, erhöht. Erreicht dabei die Zähleranordnung einen Zählerstand, der der Anzahl der in das mit der betreffenden Zähleranordnung verbundene Schieberegister in paralleler Form übernommenen Datensiganle entspricht, so gibt sie an den bereits erwähnten Steuereingang L des betreffenden Schieberegister ein Aufnahmesignal für die Aufnahme weiterer zu übertragender Datensignale ab. Da bei dem hier beschriebenen Beispiel die Schieberegister SRB 1 bis SRBn jeweils 8 Datensignale in paralleler Form übernehmen können, geben die jeweils mit diesen Schieberegistern verbundenen Zähleranordnungen demnach bei einem Zählerstand "8" ein Übernahmesignal ab.

Bei dem gerade erläuterten Ausführungsbeispiel wurde davon ausgegangen, daß den beiden Übertragungskanälen UE 1 und UE 2 innerhalb eines Pulsrahmens eine unterschiedliche Anzahl von Sendezeitschlitzen zugeordnet ist. Die Anzahl der den Übertragungskanälen jeweils zugeordneten Sendezeitschlitze hängt dabei von der Geschwindigkeit ab, mit der die über die Übertragungsleitung Ltg zu übertragenden Datensignale in dem jeweiligen Übertragungskanal auftreten. Ist nun beispielsweise eine Umstellung der Übertragungskanäle hinsichtlich dieser Geschwindigkeit vorgesehen, so kann die in Fig. 1 dargestellte Schaltungsanordnung an die geänderten Verhältnisse dadurch in einfacher Weise angepaßt werden, daß diesen geänderten Verhältnissen entsprechende, in den Schieberegistern SRA 1 bis SRAn umlaufende Bitfolgen festgelegt werden. Durch eine Änderung dieser Bitfolgen läßt sich auch eine beliebige Änderung hinsichtlich der Lage der von den Übertragungskanälen innerhalb eines Pulsrahmens belegten Zeitschlitze herbeiführen.

Claims (4)

1. Verfahren zum Übertragen von auf Übertragungskanälen (UE 1 bis UEn) jeweils bereitstehenden Datensignalen in periodisch wiederholt in Pulsrahmen auftretenden Zeitschlitzen einer im Zeitmultiplexbetrieb ausgenutzten Übertragungsleitung (Ltg), dadurch gekennzeichnet,daß für jeden der Übertragungskanäle eine Bitfolge mit einer Anzahl der zu einem Pulsrahmen (z. B. PR 1) gehörenden Zeitschlitze entsprechenden Anzahl von diesen Zeitschlitzen fest zugeordneten Steuerbits festgelegt wird, durch deren Auftreten in einem bestimmten Binärzustand jeweils die Belegung des zugeordneten Zeitschlitzes als Sendezeitschlitz für den jeweiligen Übertragungskanal innerhalb des betreffenden Pulsrahmens angezeigt wird, daß die Steuerbits der den Übertragungskanälen jeweils zugehörigen Bitfolgen im Zeitraster der Zeitschlitze nacheinander, periodisch wiederholt in aufeinanderfolgenden Pulsrahmen bereitgestellt werden,
und daß auf dem jeweiligen Übertragungskanal bereitstehende Datensignale nur in denjenigen einander entsprechenden Zeitschlitzen an die Übertragungsleitung abgegeben werden, welche durch die Binärzustände der zugeordneten Steuerbits als Sendezeitschlitze gekennzeichnet sind.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß jedem der Übertragungskanäle (z. B. UE 1) eine Sendesteuereinrichtung (SRA 1) zugehörig ist, welche an ihrem Ausgang die im Zeitraster der Zeitschlitze nacheinander, periodisch wiederholt in aufeinanderfolgenden Pulsrahmen auftretenden Steuerbits abgibt,
daß mit der Sendesteuereinrichtung eine Speicheranordnung (SRB 1) für die Aufnahme einer Mehrzahl von von dem zugehörigen Übertragungskanal abzugebenden Datensignalen verbunden ist.
und daß auf das Auftreten eines Steuerbits in dessen einen Sendezeitschlitz anzeigenden Binärzustand am Ausgang der Sendesteuereinrichtung die Speicheranordnung das von der Mehrzahl der Datensignale als nächstes zu übertragende Datensignal an die Übertragungsleitung (Ltg) abgibt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die den Übertragungskanälen zugehörigen Sendesteuereinrichtungen jeweils ein rückgekoppeltes Schieberegister (z. B. SRA 1) aufweisen, in welchem die für den jeweiligen Übertragungskanal (UE 1) festgelegte Bitfolge mit einer der Dauer eines Pulsrahmens entsprechenden Geschwindigkeit umläuft und welches die zu der Bitfolge gehörenden Steuerbits an seinem Ausgang abgibt.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß die den Übertragungskanälen zugehörigen Speicheranordnungen jeweils aus einem Schieberegister (z. B. SRB 1) gebildet sind, in welches eine Mehrzahl von zu übertragenden Datensignalen ladbar ist und welches an seinem Takteingang die für den zugehörigen Übertragungskanal (UE 1) festgelegte Bitfolge zugeführt erhält, deren Steuerbits bei Auftreten in dem einen Sendezeitschlitz anzeigenden Binärzustand jeweils ein Verschieben der in das Schieberegister übernommenen Datensignale zu dessen Ausgang hin bewirken,
und daß der Ausgang des betreffenden Schieberegisters nur dann für eine Abgabe eines Datensignals an die Übertragungsleitung (Ltg) freigegeben ist, wenn das betreffende Schieberegister ein Steuersignal in dem einen Sendezeitschlitz anzeigenden Binärzustand zugeführt erhält.