DE3300263C2 - - Google Patents
Info
- Publication number
- DE3300263C2 DE3300263C2 DE3300263A DE3300263A DE3300263C2 DE 3300263 C2 DE3300263 C2 DE 3300263C2 DE 3300263 A DE3300263 A DE 3300263A DE 3300263 A DE3300263 A DE 3300263A DE 3300263 C2 DE3300263 C2 DE 3300263C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- bus
- priority
- data point
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Bus Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Zuteilung
des Zugriffs zu einer gemeinsamen Einrichtung nach dem
Oberbegriff des Anspruchs 1 sowie eine Schaltungsanordnung zur
Durchführung des Verfahrens.
Anlagen, bei denen viele Bauteile sich in eine
gemeinsame Einrichtung teilen, benutzen in typischer Weise
Anordnungen für eine Zuteilung des Zugriffs zur gemeinsamen
Einrichtung dann, wenn eine Vielzahl der jeweiligen Bauteile
gleichzeitig einen Zugriff verlangen kann. Es sind viele
unterschiedliche Zuteilungsanordnungen bekannt. In
Datenverarbeitungs- und Paketvermittlungsanlagen ist die
Verwendung einer zentralen Zuteilungsanordnung oder eines
Steuergerätes für die Zuteilung des Zugriffs zu einer
gemeinsamen Datensammelleitung bekannt, die eine Vielzahl von
Einheiten, beispielsweise Datenstellen, verbindet, die
gleichzeitig Zugriff zur Sammelleitung anfordern können. Das
Steuergerät kann so programmiert sein, daß der Zugriff zur
Sammelleitung entsprechend einem in voraus bestimmten
Kriterium erteilt wird. Zuteilungsanordnungen mit einer
zentralen Steuerung arbeiten zwar brauchbar hinsichtlich ihrer
beabsichtigten Funktion, sie sind jedoch wegen ihrer
Kompliziertheit nicht immer wünschenswert, die sich aus den
vielen erforderlichen Verbindungen zwischen dem Steuergerät,
der Sammelleitung und den Datenstellen ergeben. Außerdem
ergibt sich ein Zuverlässigkeitsproblem, da eine fehlerhafte
Funktion des Steuergeräts das ganze System außer Betrieb
setzen kann. Eine Anlage mit einem zentralen Steuergerät ist
in der US-PS 39 83 540 beschrieben.
Bekannt ist auch die Verwendung von verteilten
Zuteilungsanordnungen für eine Sammelleitung, bei der kein
Steuergerät für die Feststellung des Zugriffs verwendet wird,
sondern statt dessen die Wechselwirkung zwischen den
anfordernden Datenstellen die Zuteilung der Sammelleitung bei
gleichzeitigen Anforderungen bestimmt. Solche verteilten
Anordnungen sind häufig günstiger, da der Aufwand für und die
Zuverlässigkeitsprobleme in Verbindung mit zentralen
Steuergeräten vermieden werden.
Bei einer dieser verteilten Zuteilungsanordnungen
ist jeder Datenstelle, die einen Zugriff zu einer gemeinsamen
Sammelleitung anfordern kann, eine feste Prioritätszahl mit
einer Vielzahl von Binärziffern zugeordnet. Im Falle
gleichzeitiger Anforderungen bestimmt die Prioritätszahl den
Zugriff. Zum Zugriff der Sammelleitungskonkurrenz, wenn zwei
oder mehrere Datenstellen gleichzeitig einen Zugriff
anfordern, gibt jede anfordernde Datenstelle die
entsprechenden Bits ihrer Prioritätszahl nacheinander und Bit
für Bit synchron mit der Zuführung der entsprechenden Bits
aller anderen, im Augenblick einen Zugriff anfordernden
Datenstellen auf eine Konkurrenz-Sammelleitung. Bei Anlegen
jedes Bits vergleicht jede anfordernde Datenstelle den
Wert dieses Bits mit der logischen Summe der entsprechenden Bits,
die gleichzeitig von allen anfordernden Datenstellen auf die
Konkurrenz-Sammelleitung gegeben werden. Wenn ein Bit, das
eine anfordernde Datenstelle im Augenblick zuführt, eine
vorgegebene Beziehung zu den Bits hat, die von den anderen
anfordernden Datenstellen an die Sammelleitung gegeben werden,
beispielsweise sein unter Berücksichtigung der Stellenzahl dargestellter
Wert gleich oder größer ist, so läuft dieser Vorgang
weiter, und die Datenstelle gibt das nächste Bit ihrer
zugeordneten Prioritätszahl an die Konkurrenz-Sammelleitung.
Jede Datenstelle bleibt im Wettbewerb, so lange
jedes von ihr zugeführte Bit die vorgegebene Beziehung zur
logichen Summe der entsprechenden, im Augenblick von den
anderen Datenstellen angelegten Bits hat. Eine Datenstelle
schaltet sich selbst aus dem Wettbewerb aus, wenn sie
feststellt, daß ein von ihr zugeführtes Bit eine Beziehung zu
den im Augenblich von den anderen Datenstellen zugeführten
Bits hat, die anzeigt, daß eine oder mehrere der anderen
Datenstellen eine höhere Prioritätszahl hat. Dann schaltet
sich jede Datenstelle mit einer niedrigen Prioritätszahl
selbst aus dem Wettbewerb aus und gibt keine weiteren Bits an
die Sammelleitung.
Das Konkurrenzverfahren läuft dann weiter. Die
übrigen Bits der Prioritätszahlen für die Datenstellen werden
von allen verbleibenden Datenstellen an die Sammelleitung
angelegt. Datenstellen mit niedrigerer Priorität schalten sich
selbst aus dem Wettbewerb aus. Am Ende des Wettbewerbs, wenn
das letzte Bit an die Sammelleitung gegeben wird, verbleibt
nur diejenige Datenstelle, die die höchste Priorität besitzt.
Dieser wird der Zugriff zur Sammelleitung gewährt. Eine
Anordnung der oben beschriebenen Art ist in der US-PS
37 96 992 sowie in der US-PS 38 18 447 beschrieben.
Darüber hinausgehend ist auch eine Anlage bzw. ein Verfahren
bekannt (DE-OS 30 09 308), bei dem zusätzlich zu einer festen
Prioritätszahl weitere Ziffern höherer Priorität in Betracht
gezogen werden, die beispielsweise bestimmten Nachrichten eine
höhere Priorität verleihen.
Bekannt ist außerdem ein Verfahren zur Lösung von
Speicherungszugriffskonflikten bei Verwendung mehrerer Prozessoren
(US-PS 40 96 571). Dort wird die Wartezeit für die Prozessoren
beim Speicherzugriff dadurch klein gemacht, daß die
Wartezeiten verglichen werden und daraus eine
Prioritätsreihenfolge abgeleitet wird. Dazu stehen die
Prozessoren über gemeinsame Sammelleitungen in Verbindung.
Eine der Sammelleitungen liefert eine Angabe darüber, wie
lange ein Prozessor auf einen Speicherzugriff gewartet hat.
Jeder Prozessor kann dann die längste Wartezeit mit seiner
eigenen Wartezeit vergleichen. Für den Fall, daß die Wartezeit
von zwei oder mehereren Prozessoren gleich ist, sorgt eine
feste Prioritätsreihenfolge für eine Lösung des Konflikts.
Die oben beschriebenen Anordnungen mit verteiltem
Wettbewerb arbeiten zufriedenstellend. Es tritt jedoch die
Schwierigkeit auf, daß die Prioritätszahlen der Datenstellen
fest sind, so daß - da der Zugriff der Datenstellen durch
diese Zahlen bestimmt wird - die Datenstellen funktionell in
einer festen Prioritätsreihenfolge angeordnet sind, wobei die
am meisten bevorzugte Datenstelle die höchste Prioritätszahl
und die am wenigsten bevorzugte Datenstelle die niedrigste
Prioritätszahl besitzen. Daher ist der Zugriff zur
Sammelleitung nicht gleichmäßig verteilt, da Datenstellen mit
den höheren Prioritätszahlen im Falle gleichzeitiger
Anforderungen immer begünstigt sind. Diese ungleichmäßige
Zuteilung kann zwar bei bestimmten Anlagen zulässig sein, es
ergibt sich aber ein Problem bei solchen Anlagen, bei denen
ein gleichmäßigerer Zugriff durch alle Datenstellen
erforderlich ist.
Die Erfindung hat sich die Aufgabe gestellt, ein
Verfahren zu schaffen, das auf einfache Weise eine flexiblere
und gleichmäßigere Zuteilung des Zugriffs für eine Vielzahl
von Einheiten ermöglicht. Zur Lösung der Aufgabe geht die
Erfindung aus von einem Verfahren nach dem Oberbegriff des
Anspruchs 1, das aus der obengenannten DE-OS 30 09 308 bekannt
ist. Die Lösung ist im Patentanspruch 1 gekennzeichnet.
Wie beim Stand der Technik werden die entsprechenden
Ziffern jeder anfordernden Datenstelle während der Zeit einer
Konkurrenz sequentiell Bit für Bit auf eine Sammelleitung
gegeben. Die Bitwerte jeder konkurrierenden Datenstelle werden in
einer vorgeschriebenen Reihenfolge mit den entsprechenden
Bitwerten auf der Sammelleitung verglichen. Eine Einheit wird
aus dem Wettbewerb hinsichtlich des Zugriffs zur Sammelleitung
herausgenommen, wenn bei irgendeinem Ziffernvergleich ein
vorgeschriebenes Ergebnis erhalten wird, das angibt, daß eine
andere Datenstelle höherer Priorität einen Zugriff anfordert. Im
einzelnen sind bei den noch zu beschreibenden
Ausführungsbeispielen der Erfindung die Prioritätszahlen
binärcodierte Zifferen, und die Priorität beruht auf der Größe
der zugeführten Prioritätszahl. Demgemäß ist in einer Anlage mit
einer Vielzahl von Datenstellen, bei der eine erste Datenstelle
eine binäre Prioritätszahl 111 und die letzte Datenstelle in der
Folge eine Prioritätszahl 000 hat, die erste Datenstelle
normalerweise beim Anfordern eines Zugriffs am meisten
bevorzugt. Die Datenstelle mit der Prioritätszahl 000 ist
normalerweise die am wenigsten bevorzugte.
Entsprechend der Erfindung wird bei der Bevorzugung
der Datenstellen eine Anpassungsfähigkeit mit Hilfe der
Polaritätssteuerleitung vorgesehen. Es kann jederzeit während eines
Sammelleitungs-Konkurrenzintervalls ein Signal an die
Polaritätssteuerleitunng angelegt werden, wodurch jede im Augenblock
anfordernde Datenstelle veranlaßt wird, den Kehrwert ihrer
zugeordneten Prioritätsziffer an die Konkurrenzsammelleitung
anzulegen.
Es sei angenommen, daß die Datenstellen mit den
Prioritätszahlen 111 und 000 gleichzeitig einen Zugriff
verlangen. Dann erkennt man, daß normalerweise die Datenstelle
111 den Zugriff zur Sammelleitung erhält, da ihre Prioritätszahl
größer ist als die der Datenstelle 000. Entsprechend der
Erfindung kann jedoch die Bevorzugung geändert werden, derart,
daß während eines gegebenen Konkurrenzintervalls jede
Datenstelle die Bits invertiert, die sie normalerweise an die
Sammelleitung anlegen würde. Die Datenstelle 111 gibt dann die
Bits 000 an die Sammelleitung, während die Datenstelle 000 die
Bits 111 anlegt. Dadurch wird die Datenstelle 000 zur am meisten
bevorzugten Datenstelle, die einen Zugriff zur Sammelleitung
erhält. Außerdem kann die Polaritätssteuerleitung nur während eines
Teils des Konkurrenzintervalls, beispielsweise während der
ersten zugeführten Ziffer, aktiviert werden. Dann gibt die
Datenstelle mit der zugeordneten Prioritätszahl 111 das
Bitmuster 010 auf Sammelleitung. Die Datenstelle mit der
Prioritätszahl 000 gibt das Bitmuster 100 auf die Sammelleitung.
Dadurch erhölt die Datenstelle 000 die Bevorzugung in einer
Anlage, bei der das zuerst zugeführte Bit das höchststellige Bit
der Datenstellennummer ist.
Weiterbildungen der Erfindung sind Gegenstand der
Untersprüche.
Nachfolgend wird die Erfindung anhand eines
Ausführungsbeispiels in Verbindung mit den Zeichnungen
beschrieben. Es zeigt
Fig. 1 ein vereinfachtes Blockschaltbild mit den
Bauteilen einer typischen Anlage, in der
die Erfindung angewendet werden kann;
Fig. 2 weitere Einzelheiten der Datenstellenschaltung
gemäß Fig. 1;
Fig. 3 ein Zeitdiagramm;
Fig. 4 Schaltungseinheiten der Konkurrenz-Logik
für die Datenstelle gemäß Fig. 2;
Fig. 5, 6 und 7 Anordnungen im Steuergerät zum
Anlegen von Signalen an die Invertier-
Sammelleitung.
Die Anlage nach Fig. 1 enthält ein Steuergerät 100
mit einem Polaritätsgenerator 122, Einheiten
110-1 bis 110-n in Form von Datenstellen, eine Vermittlungseinrichtung 107 und
eine Anzahl von Sammelleitungen, die das Steuergerät 100
mit den Datenstellen 110 verbinden. Zu diesen Sammelleitungen
gehört die Paketsammelleitung 105, die die von der
Datenausgangsleitung 111 jeder Datenstelle abgegebenen
und für eine andere Datenstelle bestimmten Daten aufnimmt.
Die Paketsammelleitung 106 empfängt diese Daten nach Weiterleitung
über die Vermittlungseinrichtung 107 und gibt
sie an die Eingangsleitung 112 jeder Datenstelle. Eine
Taktleitung 103 überträgt die in Fig. 3 gezeigten
Signale vom Steuergerät zu den Datenstellen. Eine Konkurrenz-
Sammelleitung 102 nimmt die jeweiligen Prioritätsbits
auf, die sequentiell von jeder Datenstelle während
einer Sammelleitungs-Konkurrenzzeit zugeführt werden.
Eine Polaritätssteuerleitung 101 gibt zu von gewählten Zeitpukten ein
Potential vom Steuergerät 100 zu den Datenstellen 110,
im diese zu veranlassen, den Kehrwert aller Ziffern der
ihnen zugeordneten Prioritätszahl an die Sammelleitung
102 anzulegen.
Ein Datenprozessor 120-1 und ein Endstellen-
Steuergerät 120-n zusammen mit Endstellen 121 dienen als
Beispiel für diejenige Art von Einrichtungen, die durch
die Datenstellen bedient werden können. In einer für eine
Paketvermittlung typischen Weise überträgt eine sendende
Datenstelle, die Zugriff zur Paketsammelleitung 105 erhalten
hat, Daten irgendeiner gewünschten Art über die
Paketsammelleitung 105, die Vermittlungseinrichtung 107
sowie die Paketsammelleitung 106 zur Eingangsleitung 112
derjenigen Datenstelle, für die die Daten bestimmt sind.
Fig. 2 zeigt weitere Einzelheiten der Datenstellen
110 in Fig. 1. Jede Datenstelle enthält eine Eingangs-
Ausgangs-(I/O)-Schnittstelle 200, eine Eingangs-Sammelleitungsschnittstelle
210 und eine Ausgangs-Sammelleitungsschnittstelle
220. Die Eingangs-Sammelleitungsschnittstelle
210 beinhaltet eine Konkurrenz-Logikschaltung
218 sowie einen Puffer 213, der Daten an die Paket
sammelleitung 105 gibt. Die Ausgangs-Sammelleitungsschnittstelle
220 enthält diejenigen Schaltungen, mit welchen
die Datenstelle Informationen von der Paketsammelleitung
106 aufnimmt.
In typischer Weise gibt der durch die Datenstelle
gemäß Fig. 2 bediente Datenprozessor 120 ein Informationspaket,
das zu einer anderen Datenstelle auszusenden
ist, über den Weg 116-1, die Eingangs-Ausgangs-Schnittstelle
200 und den Weg 201 zu einem sogenannten FIFO-
Speicher 211, bei dem eine zuerst eingegebene Information
auch als erste wieder ausgegeben wird.
Das FIFO-Steuergerät 214 stellt den Empfang eines vollständigen
Paketes durch den FIFO-Speicher 211 fest und
überträgt eine Anforderung für einen Sammelleitungszugriff
zur Konkurrenz-Logikschaltung 218. Diese versucht
dann, einen Zugriff
zur Sammelleitung 105 für die Datenstelle zu gewinnen.
Bei Erhalt eines solchen Zugriffs veranlaßt das
FIFO-Steuergerät 214 dann den FIFO-Speicher 211, das in
ihm enthaltene Informationspaket über den Puffer 213 zur
Paketsammelleitung 105 zu geben. Die Informationen enthalten
einen Nachrichtenkopf, der diejenige Datenstelle
identifiziert, zu der das Paket ausgesendet
wird. Nach Durchlaufen der Vermittlungseinrichtung 107
(Fig. 1) werden die Informationen über die Paketsammelleitung
106 zum Weg 112 der empfangenden Datenstelle gegeben
und über dessen Puffer 221 zu dessen FIFO-Speicher
227 und dessen Paketerkennungsschaltung 223 übertragen.
Die Schaltung 223 stellt fest, daß die sich jetzt im
FIFO-Speicher 227 befindende Information tatsächlich für
ihre Datenstelle bestimmt ist, und veranlaßt dann mit Hilfe
des FIFO-Steuergerätes 225, daß der FIFO-Speicher 227
die Information über den Weg 202, die Eingangs-Ausgangs-
Schnittstelle 200 und den Weg 117 zu dem durch die empfangende
Datenstelle bedienten Gerät überträgt.
Fig. 3 zeigt die
Impulse, die über die Taktleitung 103 zu
den Datenstellen gegeben werden. Das obere Signal ist
ein positiver Rahmenimpuls, der den Anfang jedes Rahmens
bezeichnet. Mit dem Rahmenimpuls beginnt ein Sammelleitungs-
Konkurrenzintervall. Das untere Signal ist das
Bittaktsignal, das für eine Anzahl von Steuerzwecken während
des Konkurrenzintervalls sowie zur Steuerung der
Eingabe und Ausgabe von Daten von der Datenstelle zur
Paketsammelleitung 105 benutzt wird.
Die Einzelheiten der Konkurrenz-Logikschaltung
218 in Fig. 2 sind in Fig. 4 und 5 dargestellt. Am Anfang eines
Rahmens gemäß Fig. 3 bewirkt ein Rahmenanfangsimpuls auf
dem Weg 426, daß die zugeordnete Datenstellennummer (Prioritätszahl)
parallel aus dem Bauteil 427 über die Wege 428 in das
Schieberegister 400 geladen wird. Wenn ein Bedienungs-Vorhanden-
Signal H auf dem Weg 216 vorliegt, so werden dieses
Signal und das Rahmenanfangssignal 426 durch das
NAND-Gatter 430 in ein Signal L invertiert. Dieses Signal
L wird invertiert und als Signal H an den Voreinstelleingang
des Flipflops 410 und den Eingang des Flipflops
412 angelegt. Das Signal P am Flipflop 410 bewirkt, daß
das Flipflop in den Einstellzustand (Q=H) geht. Das
Signal L am Eingangs S stellt das Flipflop 412 ein. Das
Signal H an dessen Ausgang Q betätigt den rechten Eingang
des NAND-Gatters 406 über den Weg 413. Dadurch wird dieses
Gatter vorbereitet, so daß es die aus dem Schieberegister
400 gelesenen Bits der Datenstellennummer über die
Gatter 404 und 406 an die Konkurrenzsammelleitung 102
übertragen kann. Der Inhalt des Schieberegisters wird jetzt
sequentiell unter Steuerung der Taktimpulse auf dem Weg
425 ausgelesen. Der obere Eingang des Gatters 404 ist auf
L, und zwar wegen eines Signals L auf der Sammelleitung
101, so daß die aus dem Schieberegister 400 gelesenen Bits
unverändert über das Gatter 404 laufen und an den linken
Eingang des Gatters 406 angelegt werden. Der rechte Eingang
des Gatters 406 wird durch ein Signal H vom Ausgang
Q des Flipflops 412 betätigt. Demgemäß werden die am linken
Eingang des Gatters 406 ankommenden Bits invertiert
und auf die Sammelleitung 102 gegeben.
Die nichtinvertierten Bits der Datenstellennummer
werden ebenfalls durch das Gatter 404 an den unteren
Eingang des Exklusiv-ODER-Gatters 409 angelegt. Der obere
Eingang des Gatters 409 ist mit der Sammelleitung 102 verbunden.
Beim Auslesen jedes Bits aus dem Schieberegister
und Anlegen an die Sammelleitung 102 nach Invertierung
durch das Gatter 406 vergleicht das Exklusiv-ODER-Gatter
409 den Ziffernwert, der sich jetzt auf der Konkurrenzsammelleitung
102 befindet, mit demjenigen Wert, den die
vorliegende Datenstelle jetzt nach Invertierung durch das
Gatter 406 an die Sammelleitung gibt. Dieser Vergleichsvorgang
wird im nachfolgenden Absatz genauer beschrieben.
Wenn keine Nichtübereinstimmung auftritt, so wird die
nächste Ziffer aus dem Schieberegister gelesen und nach
Invertierung durch das Gatter 406 an die Sammelleitung
102 gegeben. Eine Nichtübereinstimmung ist dann nicht vorhanden,
wenn die Ziffer, die die Datenstelle gemäß Fig. 4
auf die Sammelleitung gibt, gleich oder größer als derjenige
Wert ist, den andere konkurrierende Datenstellen
auf die Sammelleitung geben.
Wenn eine Nichtübereinstimmung auftritt, so
sind die Eingangssignale des Gatters 409 gleich, und sein
Ausgang geht auf L. Eine Nichtübereinstimmung ist dann
vorhanden, wenn die Sammelleitung 102 auf L liegt und das
Datenstellensignal vom Gatter 404 auf L ist. Dieser Zustand
tritt dann auf, wenn die Datenstelle gemäß Fig. 4
eine 0 als Signal H vom Gatter 406 an die Sammelleitung
102 anlegt, während eine andere Datenstelle eine 1 als
Signal L an die Sammelleitung gibt. Da die Sammelleitung
ein verdrahtetes ODER ist, überdeckt das von einer anderen
Datenstelle angelegte Signal L (die 1) das von der
Datenstelle gemäß Fig. 4 angelegte Signal H (die 0) und
zieht die Sammelleitung auf L herunter. Die andere Datenstelle,
die die 1 in Form eines Signals L auf die Sammelleitung
gibt, gewinnt die Konkurrenz, und es wird ihr ein
Zugriff zur Sammelleitung gewährt, da das zugeführte Prioritätszahlbit
höher als das der gerade beschriebenen Datenstelle
ist. Bei der ansteigenden Flanke des nächsten
Bittaktimpulses wird das Signal L vom Gatter 409 am D-Eingang
des Flipflops 410 zum Q-Ausgang übertragen. Das sich
ergebende Ausgangssignal L am Ausgang Q des Flipflops 410
wird über den Weg 411 übertragen und nach Invertierung
als Signal L zur Rückstellung an den Eingang R des Flipflops
412 angelegt. Das dann auftretende Signal L am Ausgang
Q des Flipflops 412 wird über den Weg 413 weitergeführt
und schaltet im Ergebnis das Gatter 406 von der
Sammelleitung ab, indem es seinen rechten Eingang inaktiviert.
Demgemäß ist die Datenstelle gemäß Fig. 4 nicht in
der Lage, die Sammelleitungskonkurrenz unter der oben beschriebenen
Nichtübereinstimmungsbedingung zu gewinnen.
Die Datenstelle mit der höchsten Datenstellennummer,
bei der ebenfalls eine Bedienungsanforderung vorliegt,
ist diejenige und die einzige Datenstelle, bei der
das Flipflop 412 noch eingestellt ist, nachdem alle Bits
über den Weg 401 aus dem Schieberegister 400 gelesen, über
das Gatter 404 übertragen, durch das Gatter 406 invertiert
und an die Sammelleitung 102 angelegt worden sind. Diese
Datenstelle gewinnt die Konkurrenz. Ihr Flipflop 412 ist
zum Zeitpunkt des nächsten Rahmenimpulses weiterhin im
eingestellten Zustand und stellt dann das Flipflop 421
ein, dessen Q-Ausgangssignal auf H geht und als Datenstellen-
Auswahlsignal auf dem Weg 217 auftritt.
Das oben beschriebene Konkurrenzverfahren führt
zu einer festen Priorität der Datenstellen hinsichtlich
eines Sammelleitungszugriffs, wobei die höchste Priorität
der Datenstelle mit der höchsten Datenstellennummer gehört.
Es läßt sich sagen, daß dann, wenn die Belegung der
Sammelleitung 105 niedrig genug ist, diese feste Prioritätszuordnung
der Datenstellen genügt, da nur sehr wenige Datenstellen
in jedem Augenblick auf einen Zugriff zur Sammelleitung
warten.
Eine Anpassungsfähigkeit der Anschlußstellenpriorität
läßt sich
durch die selektive Verwendung der Polaritätsader 101
erreichen, wodurch ein oder mehrere Bits der Prioritätszahl
invertiert werden, die während der Konkurrenzzeit
hinsichtlich der Sammelleitung aus dem Schieberegister
gelesen werden. Es sei angenommen, daß jede Anschlußstellennummer
symbolisch in der Form P₀, P₁, . . . P N dargestellt
ist, wobei P ein Bit ist. Da die Datenstellennummern in
der Schaltung 427 verdrahtet sind, ist jeder Satz P₀, P₁
. . . P N für jede Datenstelle einmalig. Wenn die gleiche
Bit-Invertierung für ein oder mehrere Bits aller Datenstellen
durchgeführt wird, dann ergibt sich kein Einfluß
auf diese Einmaligkeit. Demgemäß ist der Ausdruck P₀, P₁
. . . P N weiterhin für alle Datenstellen einmalig.
Wenn N Bits in der Datenstellennummer vorhanden
sind, dann gibt es 2 N Möglichkeiten, eine Untergruppe der
Bits bei allen Datenstellen zu invertieren und den Rest
der Bits nicht zu invertieren. Unter Verwendung aller 2 N
verschiedener Datenstellen-Prioritätsanordnungen hat jede
Datenstelle bei einer Anordnung die höchste Priorität,
bei einer Anordnung die zweithöchste Priorität . . . und bei
einer anderen Anordnung die niedrigste Priorität.
Dies läßt sich für N=3 wie folgt zeigen:
Die Polaritätssammelleitung 101 gibt die Möglichkeit, vom
Polaritätsgenerator 122 aus die Anschlußstellen-Prioritäten
flexibel zu verändern. Die einfachste Anordnung besteht
darin, die Polarität der Polaritätssammelleitung
abwechseln zu lassen. Wenn
die Datenstellennummern sequentiell zugeordnet sind, führt
dies zu Prioritätsanordnungen, nämlich eine, die durch
die Prioritätszahl bestimmt ist, und eine andere,
die durch den Kehrwert der Prioritätszahl bestimmt ist.
Diese Anordnung allein kann schon eine ausreichende Variation
der Prioritäten ermöglichen.
Die Polaritätssammelleitung 101 ist auf L für
eine nichtinvertierende Betriebsweise und auf H für eine
invertierende Betriebsweise. Das Polaritätssignal von der
Sammelleitung 101 wird über den Weg 113 und das Gatter 402
zum oberen Eingang des Exklusiv-ODER-Gatters 404 geführt.
Das normalerweise auf dem Weg 426 vorhandene Signal L bereitet
das Gatter 402 an seinem unteren Eingang vor, so
daß es das Signal auf der Sammelleitung 101 durchlaufen
läßt. Der untere Eingang des Exklusiv-ODER-Gatters 404
nimmt die Datenstellen-Prioritätsbits vom Schieberegister
400 auf. Wenn der obere Eingang des Gatters 404 für einen
nichtinvertierenden Zustand auf der Sammelleitung 101 auf
L liegt und das Datenstellen-Prioritätsbit vom Schieberegister
L ist, so liegt der Ausgang des Gatters 404 auf
L. Wenn das Polaritätssammelleitungssignal für einen invertierenden
Zustand H und das Datenstellen-Prioritätsbit
L sind, so ist der Ausgang des Gatters 404 auf H. Demgemäß
bewirkt ein Signal L auf der Polaritätssammelleitung
101 ein Signal L am oberen Eingang des Gatters 404, so daß
die Datenstellen-Prioritätsbits vom Schieberegister 400
unverändert über das Gatter 404 laufen können. Ein Signal
H von der Polaritätssammelleitung am oberen Eingang des
Gatters 404 bewirkt, daß das Gatter 404 die an seinen unteren
Eingang angelegten Schieberegisterbits invertiert.
Diese invertierten Bits gelangen an den linken Eingang des
Gatters 406, werden dort invertiert und an die Sammelleitung
102 gegeben. Die Ausgangssignale vom Exklusiv-ODER-
Gatter 404 gelangen außerdem zum unteren Eingang des Exklusiv-
ODER-Gatters 409. Die Datenstellen-Prioritätssignale
werden demgemäß sequentiell während der Konkurrenzfolge
an beide Gatter 406 und 409 gegeben, so daß das Gatter 409
einen Übereinstimmungs- oder Nichtübereinstimmungszustand
für jede Ziffer feststellen kann, die von der Datenstelle
an die Sammelleitung 102 gegeben wird.
Wie oben erläutert, ist diejenige Datenstelle
mit der höchsten Nummer, bei der außerdem eine Anforderung
vorhanden ist, die einzige, deren Flipflop 412 eingestellt
bleibt, nachdem alle Bits aus dem Schieberegister
gelesen und über den Weg 401 an die Sammelleitung 102 gegeben
worden sind. Diese Datenstelle gewinnt die Sammelleitungskonkurrenz.
Wegen des eingestellten Flipflops 412
und dem Signal H an seinem Ausgang Q wird das Flipflop
421 bei der Vorderflanke des nächsten Rahmenimpulses eingestellt.
Das eingestellte Flipflop 421 gibt mit seinem
Ausgang Q ein Signal auf den Weg 217, das der Datenstelle
angibt, daß ihr Zugriff zur Datensammelleitung 105 gewährt
worden ist. Das Flipflop 421 gibt außerdem die Möglichkeit,
daß die serielle Konkurrenz sich zeitlich überlappt
mit der Datenübertragung, die dem vorhergehenden Konkurrenzzyklus
zugeordnet ist.
Eine vollständige Anpassungsfähigkeit der Bevorzugung
läßt sich erreichen, indem die Polaritätssammelleitung
101 über alle möglichen 2 N Folgen läuft, wobei
aber die Polaritätsübergänge der Polaritätssammelleitung
synchron zum Bittakt gehalten werden. Es gibt zwei Möglichkeiten,
um die 2 N Folgen zu erhalten. Das erste Verfahren
verläuft rahmensequentiell. Dieses Verfahren gibt die
Möglichkeit, in 2 N Rahmen den vollständigen Satz von
Prioritätsanordnungen zu durchlaufen. Ein anderes Verfahren
verwendet ein lineares Rückkopplungs-Schieberegister
zur Erzeugung eines pseudo-zufälligen Bitstroms für jedes
Bit jedes Rahmens. Unter Umständen werden alle 2 N Prioritätsanordnungen
benutzt, aber nicht in 2 N Rahmen.
Der Prioritätsalgorithmus (unter Verwendung aller
2 N Invertierungsmuster, derart, daß jede Datenstelle
einmal die erste Priorität, einmal die zweite Priorität,
usw. hat) läßt sich wie folgt beweisen:
Es seien die folgenden Bezeichnungen angenommen:
P N . . . P₁=N Bits der Datenstellennummer, die einer Datenstelle zugeordnet ist. Diese Nummer ist einmalig, da keine andere Datenstelle diese Nummer hat.
I N . . . I₁=Folge von Werten auf der Polaritätssammelleitung. Die gleiche Folge gelangt zu allen Datenstellen.
B N . . . B₀=Folge von Folge von Werten, die der Konkurrenzsammelleitung durch eine Datenstelle angeboten werden.
P N . . . P₁ wird in B N . . . B₀ durch den Algorithmus B j=P j I j für 1j N transformiert.
P N . . . P₁=N Bits der Datenstellennummer, die einer Datenstelle zugeordnet ist. Diese Nummer ist einmalig, da keine andere Datenstelle diese Nummer hat.
I N . . . I₁=Folge von Werten auf der Polaritätssammelleitung. Die gleiche Folge gelangt zu allen Datenstellen.
B N . . . B₀=Folge von Folge von Werten, die der Konkurrenzsammelleitung durch eine Datenstelle angeboten werden.
P N . . . P₁ wird in B N . . . B₀ durch den Algorithmus B j=P j I j für 1j N transformiert.
Eine gegebene Sammelleitungspriorität wird durch
eine bekannte Folge B N . . . B₀ dargestellt. Beispielsweise
ist die erste Priorität 000 . . . 000. Die zweite Priorität
ist 000 . . . 001. Die letzte Priorität ist 111 . . . 111.
Damit eine gegebene Datenstelle eine bestimmte Priorität
hat, ist nur eine der 2 N Folgen I N . . . I₀ vorhanden, die
dies erreicht. Damit beispielsweise eine Datenstelle mit
P₃, P₂, P₁=101 die erste Priorität hat (B₃ B₂ B₁=000), ist
es erforderlich, daß die Polaritätssammelleitungsfolge
gleich I₃ I₂ I₁=101 ist. Diese ist die einzige der 2 N
Polaritätssammelleitungsfolgen, die dazu führt, daß die Datenstelle
die erste Priorität hat. Daraus folgt, daß ebenfalls
gerade nur eine Polaritätssammelleitungsfolge vorhanden
ist, die dazu führt, daß die Datenstelle die zweite Priorität,
dritte Priorität usw. bekommt. Demgemäß ist für
jede gegebene Datenstelle die erste Priorität einmal, die
zweite Priorität einmal usw. vorhanden. Wenn die Polaritätssammelleitung
alle 2 N möglichen Invertierungsmuster
durchläuft, so ist die Konkurrenzsammelleitungsfolge B N
. . . B₀ einmalig für jede Datenstelle. Es tritt niemals
ein Konflikt dahingehend auf, daß zwei Datenstellen
gleichzeitig die gleiche Sammelleitungspriorität haben.
Dies ist deswegen der Fall, weil B j=P j I j für
1j N ist und da die Datenstellennummer P N . . . P₀ für
jede Datenstelle einmalig und die Polaritätssammelleitungsfolge
I N . . . I₀ für alle Datenstellen identisch ist.
Eine zusätztliche Verfeinerung bei der Abänderung
der Prioritätsanordnung für die Paketvermittlungseinrichtung
besteht darin, in einem gegebenen Augenblick (Schnappschußzeitpunkt)
alle schwebenden Sammelleitungsanforderungen festzuhalten,
und dann diese Gruppe von Anforderungen zu bedienen, bevor irgendwelche
neueren Anforderungen bedient werden. Dies erfolgt
mittels eines Flipflops 422, das zur Anzeige eines
Zustands bezüglich einer in einer Datenstelle schwebenden
Anforderung eingestellt werden kann und im eingestellten
Zustand über den Weg 423 eine 1 an das Schieberegister 400
gibt. Diese 1 wird als Schnappschuß-Bit (SSB) bezeichnet
und als höchststelliges Bit der Datenstelle vor dem höchststelligen
Bit (MSB) der der Datenstelle mittels der Schaltung
427 zugeordneten Prioritätszahl eingegeben.
Das Flipflop 422 in jeder Datenstelle, die
eine Bedienung anfordert, wird entsprechend der nachfolgenden
Erläuterung beim Schnappschußzeitpunkt eingestellt.
Das erste Bit (SSB), das während jedes der aufeinanderfolgenden
Konkurrenzintervalle auf die Konkurrenzsammelleitung
geführt wird, ist das Bit SSB vom Flipflop 422
jeder Datenstelle, bei der eine Anforderung seit dem letzten
Schnappschußzeitpunkt vorliegt.
Da das Bit SSB die höchste Priorität hat,
wird allen Datenstellen, bei denen dieses Bit eingestellt
ist, Priorität gegenüber allen anderen Datenstellen gegeben,
bis jede Datenstelle mit eingestelltem Flipflop 422
bedient worden ist.
Ein neuer Schnappschuß wird durchgeführt, wenn
die letzte Datenstelle der betrachteten Gruppe bedient worden ist. Zu diesem
Zeitpunkt ist die Konkurrenzsammelleitung auf L, da bei keiner
Datenstelle das Flipflop 422 eingestellt ist, so daß SSB
=0 ist und über das invertierende Gatter 406 die Konkurrenzsammelleitung
auf H liegt. Dieses Signal H auf dem
Weg 114-1 gelangt an den oberen Eingang des Gatters 417.
Wenn bei einer Datenstelle ein Signal 216 für eine vorhandene
Anforderung vorliegt (Signal H), so befindet sich der
untere Eingang des UND-Gatters 417 auf H und der Ausgang
des UND-Gatters 417 liegt auf H. Dieses Signal H und die
Rückflanke des Rahmenimpulses bringen den Ausgang Q des
Flipflops 418 auf H. Dieses Signal H stellt über den Weg
419 das Flipflop 422 ein. Dabei handelt es sich im Ergebnis
um einen neuen Schnappschuß, da jetzt das Flipflop
422 in jeder Datenstelle eingestellt wird, bei der ein
Signal für eine vorhandene Anforderung auf dem Weg 216 ansteht,
wenn die Sammelleitung 102 während des Schnappschußzeitpunktes
auf H ist.
Anschließend wird das Ausgangssignal H des Flipflops
422 einer Datenstelle als Bit SSB über den Weg 423
in das Schieberegister der Datenstelle geladen. Nur Datenstellen
mit eingestelltem Flipflop 422 werden bedient.
Wenn alle diese Datenstellen bedient worden sind, wird
der nächste Schnappschuß dann durchgeführt, wenn das Bit SSB jedes Schieberegisters
eine 0 ist, wie oben beschrieben.
Die Auswahl einer Datenstelle für einen Zugriff
zur Sammelleitung löscht deren Flipflop 422, wenn das
Flipflop 421 eingestellt ist. Das UND-Gatter 402 wird
über den Weg 426 gesperrt, um zu verhindern, daß die Polaritätssammelleitung
101 die an die Sammelleitung 102 angelegten
Schnappschuß-Bits invertiert. Der Rahmenanfangsimpuls
auf dem Weg 426 wird am oberen Eingang des gesperrten
UND-Gatters 402 invertiert, so daß ein Ausgangssignal
L zum Exklusiv-ODER-Gatter 404 gelangt. Dadurch wird verhindert,
daß das Exklusiv-ODER-Gatter 404 das Bit SSB invertiert,
welches das Schieberegister 400 über den Weg 423
vom Flipflop 422 aufnimmt.
Fig. 5, 6, 7 zeigen alternative Anordnungen zur
Verwirklichung des Polaritätsgenerators 122 gemäß Fig. 1.
Fig. 5 zeigt ein Flipflop, das durch das Rahmentaktsignal
beaufschlagt wird, so daß sein Ausgang Q für aufeinander
folgende Rahmen abwechselnd auf H und auf L liegt.
Dadurch werden Signale H und L bei abwechselnden Rahmen
an den oberen Eingang des Exklusiv-ODER-Gatters 404 angelegt.
Auf diese Weise wird das Gatter 404 veranlaßt, die
Schieberegisterbits unverändert durchzulassen, wenn sein
oberer Eingang für einen Rahmen auf L ist, und die Schieberegisterbits
für diejenigen Rahmen zu invertieren, für
die sein oberer Eingang auf H ist.
Fig. 6 zeigt eine Vielzahl von Flipflops, die
einen vom Bittaktsignal beaufschlagten Pseudo-Zufallsgenerator
bilden. Diese Schaltung sorgt dafür, daß das
bei aufeinander folgenden Taktsignalen an die Polaritätssammelleitung
angelegte Potential zufällig wird. Dadurch
werden wiederum die Bedingungen zufällig, unter denen die
verschiedenen Schieberegister invertiert werden, wodurch
die Bevorzugungshierachie für einen Zugriff zur
Sammelleitung 105 ebenfalls zufällig wird.
Fig. 7 zeigt eine Anordnung mit einem Zähler
700 und einem Festwertspeicher (ROM) 701. Der Zähler wird
durch das Bittaktsignal getrieben und gibt Adressensignale
an den Speicher 701, der unter Ansprechen auf jedes
dieser Adressensignale den Innhalt der adressierten Speicherstelle
auf die Polaritätssammelleitung gibt. Durch eine
geeignete Programmierung des Speichers 701 kann jede gewünschte
Anordnung zur Abänderung der Prioritätsbevorzugung
verwirklicht werden.
Claims (7)
1. Verfahren zur Zuteilung des Zugriffs zwischen
einer Vielzahl von Einheiten (110) zu einer gemeinsamen
Einrichtung, inbesondere einer gemeinsamen Sammelleitung (105),
mit den Verfahrensschritten:
- a) jeder Einheit (110) wird eine besondere Prioritätszahl mit n Ziffern zugeordnet;
- b) zur Ermittlung der ranghöchsten Einheit geben alle einen Zugriff anfordernden Einheiten (110) sequentiell und beginnend mit der höchstwertigen Ziffer die Ziffern ihre Prioritätszahl auf einen gemeinsamen Anforderungsbus (102);
- c) jeder anfordernde Einheit vergleicht sequentiell die jeweilige Ziffer auf dem Anforderungsbus (102) mit der entsprechenden Ziffer ihrer Prioritätszahl;
- d) nach einem Vergleichsergbnis, das eine rangniedere eigene Priorität erkennen läßt, scheidet die jeweilige Einheit (110) aus der Zuteilungskonkurrenz aus;
- e) Zuteilen des Zugriffs an diejenige Einheit (110), welche als letzte in der Zuteilungskonkurrenz übrig bleibt;
gekennzeichnet durch das Merkmal
- f) in jeder Einheit (110) wird eine Ziffer der Prioritätszahl vor Aufgabe auf den gemeinsamen Anforderungsbus (102) invertiert, wenn unter gemeinsamer Steuerung an eine allen Einheiten gemeinsame Polaritätssteuerleitung (101) ein Invertierungssignal angelegt ist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Ziffern Binärziffern sind.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß wenigstens eine zusätzliche
höchststellige Ziffer (SSB) der Prioritätszahl in jeder anfordernden
Einheit (110) durch folgende Verfahrensschritte
erzeugt wird:
- l) l Prüfen, ob die zusätzliche Ziffer (SSB) auf dem gemeinsamen Anforderungsbus (102) liegt;
- m) Setzen der zusätzlichen Ziffer (SSB) in jeder einen Zugriff anfordernden Einheit (110), falls die zusätzliche Ziffer (SSB) beim Prüfen gemäß l) nicht auf dem Anforderungbus (102) lag;
- n) Zuteilen der folgenden Zugriffe nur an Einheiten (110), in denen die zusätzliche Ziffer (SSB) gesetzt ist;
- o) Rücksetzen der zusätzlichen Ziffer (SSB) bei Gewährung des Zugriffs.
4. Schaltungsanordnung zur Durchführung des
Verfahrens nach Anspruch 1 oder 2 mit einer Konkurrenzlogikschaltung (218)
in jeder Einheit (110) enthaltend eine
Überlagerungsschaltung (406) zum sequentiellen Legen Ziffern
der jeweiligen Prioritätszahl auf den Anforderungsbus (102),
eine Vergleichsschaltung (409), die jeweils den Ziffernwert auf
dem Anforderungsbus (102) mit dem entsprechenden Ziffernwert der
jeweiligen Prioritätszahl vergleicht und eine Schaltung (421), die
bei einem vorgegebenen, eine rangniedere Priorität
kennzeichnenden Ausgangssignal der Vergleichsschaltung (409) die
jeweilige Einheit (110) aus der Zuteilungskonkurrenz
ausscheidet,
dadurch gekennzeichnet,
daß die Schaltungsanordung eine Schaltung (122) aufweist, die
unter gemeinsamer Steuerung zu gewählten Zeitpunkten das
Invertierungssignal auf die Polaritätssteuerleitung (101) gibt
und daß in jeder Einheit (110) eine Invertierungsschaltung (404)
vorgesehen ist, die unter Steuerung des Invertierungssignals auf
der Polaritätssteuerleitung (101) die Ziffern der Prioritätszahl
invertiert.
5. Schaltungsanordung nach Anspruch 4 zur
Durchführung des Verfahrens nach Anspruch 2,
dadurch gekennzeichnet, daß die Invertierungsschaltung eine
Gatterschaltung (404) ist, die die Bits der Prioritätszahl mit
dem binären Invertierungssignal auf der Polaritätssteuerleitung
(101) kombiniert.
6. Schaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet, daß jede der Einheiten (110) folgende
Bauteile aufweist:
ein Schieberegister (400), das so ausgelegt ist, daß es die Bits
der Prioritätszahl sequentiell und Bit für Bit in einer
vorgegebenen Reihenfolge an die Gatterschaltung (404) anlegt,
eine Betätigungsschaltung (412), die bewirkt, daß die
Ausgangsbits der Gatterschaltung (404) sequentiell an den
Anforderungsbus (102) angelegt werden, und
eine Deaktivierungsschaltung (410), die unter Ansprechen auf die
Vergleichsschaltung (409) die Betätigungsschaltung (412)
deaktiviert.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/337,673 US4470112A (en) | 1982-01-07 | 1982-01-07 | Circuitry for allocating access to a demand-shared bus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3300263A1 DE3300263A1 (de) | 1983-07-14 |
DE3300263C2 true DE3300263C2 (de) | 1989-12-14 |
Family
ID=23321524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833300263 Granted DE3300263A1 (de) | 1982-01-07 | 1983-01-07 | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4470112A (de) |
KR (1) | KR880001200B1 (de) |
CA (1) | CA1193689A (de) |
DE (1) | DE3300263A1 (de) |
FR (1) | FR2519441B1 (de) |
GB (1) | GB2114333B (de) |
NL (1) | NL8300041A (de) |
SE (1) | SE450054B (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2214334B (en) * | 1988-01-05 | 1992-05-06 | Texas Instruments Ltd | Integrated circuit |
GB2117939A (en) * | 1982-03-29 | 1983-10-19 | Ncr Co | Data communication network and method of communication |
GB2125257B (en) * | 1982-08-04 | 1986-03-26 | Plessey Co Plc | Improved local area network systems |
US5142689A (en) * | 1982-09-27 | 1992-08-25 | Siemens Nixdort Informationssysteme Ag | Process for the preparation of the connection of one of several data processor devices to a centrally synchronized multiple line system |
US4559595A (en) * | 1982-12-27 | 1985-12-17 | Honeywell Information Systems Inc. | Distributed priority network logic for allowing a low priority unit to reside in a high priority position |
US4511968A (en) * | 1983-03-24 | 1985-04-16 | Mds-Qantel, Inc. | Communication channel interface unit |
GB8316463D0 (en) * | 1983-06-16 | 1983-07-20 | Secr Defence | Priority resolution in bus oriented computer systems |
GB2143349B (en) * | 1983-06-16 | 1987-12-02 | Secr Defence | 'priority resolution in bus orientated computer system' |
EP0340347B1 (de) * | 1983-09-22 | 1994-04-06 | Digital Equipment Corporation | Bus-Arbitrierungssystem |
US4631534A (en) * | 1984-11-13 | 1986-12-23 | At&T Information Systems Inc. | Distributed packet switching system |
US4656627A (en) * | 1984-11-21 | 1987-04-07 | At&T Company | Multiphase packet switching system |
US4760515A (en) * | 1985-10-28 | 1988-07-26 | International Business Machines Corporation | Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis |
US4791562A (en) * | 1985-12-02 | 1988-12-13 | Unisys Corporation | Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus |
GB8613152D0 (en) * | 1986-05-30 | 1986-07-02 | Int Computers Ltd | Computer network system |
US4812968A (en) * | 1986-11-12 | 1989-03-14 | International Business Machines Corp. | Method for controlling processor access to input/output devices |
JP2633900B2 (ja) * | 1988-04-22 | 1997-07-23 | 株式会社日立製作所 | 共通バス制御方法 |
US5150466A (en) * | 1990-10-05 | 1992-09-22 | Bull Hn Information Systems Inc. | Flexible distributed bus priority network |
US5132967A (en) * | 1990-10-29 | 1992-07-21 | International Business Machines Corporation | Single competitor arbitration scheme for common bus |
GB2250161B (en) * | 1990-11-23 | 1995-04-26 | Sony Corp | Arbitration circuits for processors and processing systems having pluralities of processors |
US5717947A (en) * | 1993-03-31 | 1998-02-10 | Motorola, Inc. | Data processing system and method thereof |
US5548771A (en) * | 1993-11-02 | 1996-08-20 | Motorola Inc. | Multi-processor data processing system having multiple ports coupled to multiple interface circuits |
US5603046A (en) * | 1993-11-02 | 1997-02-11 | Motorola Inc. | Method for complex data movement in a multi-processor data processing system |
KR100242610B1 (ko) * | 1995-05-26 | 2000-02-01 | 조진영 | 멀티포인트 네트워크의 버스 중재 방법 및 시스템 |
JP3346999B2 (ja) * | 1996-01-08 | 2002-11-18 | 株式会社東芝 | 入出力装置 |
US5896539A (en) * | 1997-04-14 | 1999-04-20 | International Business Machines Corporation | Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities |
US5935234A (en) * | 1997-04-14 | 1999-08-10 | International Business Machines Corporation | Method and system for controlling access to a shared resource in a data processing system utilizing pseudo-random priorities |
US5931924A (en) * | 1997-04-14 | 1999-08-03 | International Business Machines Corporation | Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights |
US6560682B1 (en) | 1997-10-03 | 2003-05-06 | Intel Corporation | System and method for terminating lock-step sequences in a multiprocessor system |
US6501765B1 (en) * | 1998-09-01 | 2002-12-31 | At&T Corp. | Distributed method and apparatus for allocating a communication medium |
US6608813B1 (en) * | 1998-11-04 | 2003-08-19 | Agere Systems Inc | Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing |
US7305008B2 (en) * | 2001-03-14 | 2007-12-04 | Siemens Communications, Inc. | Parallel bus LAN |
US6996120B2 (en) * | 2001-03-14 | 2006-02-07 | Siemens Communications, Inc. | Methods for improving bus performance and bandwidth utilization of a parallel bus LAN |
US7180861B2 (en) * | 2001-07-23 | 2007-02-20 | Intel Corporation | Strict priority distributed coordination function in wireless networks |
JP2003110587A (ja) * | 2001-09-30 | 2003-04-11 | Yoshiki Mori | 電源供給とデータ伝送を共有する2線バス式伝送方法とその装置 |
EP1632854A1 (de) * | 2004-08-23 | 2006-03-08 | Sun Microsystems France S.A. | Verfahren und Vorrichtung zur Benutzung eines seriellen Kabels als Quorum-Gerät in einem Cluster |
EP1748361A1 (de) * | 2004-08-23 | 2007-01-31 | Sun Microsystems France S.A. | Verfahren und Vorrichtung zur Benutzung eines USB-Kabels als Quorum-Gerät in einem Cluster |
US20070094664A1 (en) * | 2005-10-21 | 2007-04-26 | Kimming So | Programmable priority for concurrent multi-threaded processors |
US8706936B2 (en) | 2011-11-14 | 2014-04-22 | Arm Limited | Integrated circuit having a bus network, and method for the integrated circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4871547A (de) * | 1971-12-27 | 1973-09-27 | Hitachi Ltd | |
DE2210426C2 (de) * | 1972-03-03 | 1973-11-08 | Nixdorf Computer Ag, 4790 Paderborn | Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens |
GB1365838A (en) * | 1972-04-21 | 1974-09-04 | Ibm | Data handling system |
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
DE3009308A1 (de) * | 1980-03-11 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum uebertragen von datensignalen |
US4385350A (en) * | 1980-07-16 | 1983-05-24 | Ford Aerospace & Communications Corporation | Multiprocessor system having distributed priority resolution circuitry |
-
1982
- 1982-01-07 US US06/337,673 patent/US4470112A/en not_active Expired - Lifetime
- 1982-12-28 SE SE8207440A patent/SE450054B/sv not_active IP Right Cessation
-
1983
- 1983-01-04 FR FR8300038A patent/FR2519441B1/fr not_active Expired
- 1983-01-06 NL NL8300041A patent/NL8300041A/nl not_active Application Discontinuation
- 1983-01-06 CA CA000419001A patent/CA1193689A/en not_active Expired
- 1983-01-06 GB GB08300290A patent/GB2114333B/en not_active Expired
- 1983-01-07 DE DE19833300263 patent/DE3300263A1/de active Granted
- 1983-01-07 KR KR1019830000049A patent/KR880001200B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2114333A (en) | 1983-08-17 |
SE8207440D0 (sv) | 1982-12-28 |
CA1193689A (en) | 1985-09-17 |
GB8300290D0 (en) | 1983-02-09 |
KR880001200B1 (ko) | 1988-07-02 |
KR840003565A (ko) | 1984-09-08 |
SE450054B (sv) | 1987-06-01 |
GB2114333B (en) | 1985-07-10 |
US4470112A (en) | 1984-09-04 |
FR2519441B1 (fr) | 1985-07-12 |
SE8207440L (sv) | 1983-07-08 |
DE3300263A1 (de) | 1983-07-14 |
NL8300041A (nl) | 1983-08-01 |
FR2519441A1 (fr) | 1983-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300263C2 (de) | ||
DE3300261C2 (de) | ||
DE3300260C2 (de) | ||
DE3300262C2 (de) | ||
DE1774513C3 (de) | Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses zwischen mehreren Anforderungssignalen für programmgesteuerte Datenverarbeitungsanlagen | |
DE2313724A1 (de) | Elektronische datenverarbeitungsanlage | |
DE2134402B2 (de) | Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit | |
DE3009962A1 (de) | Verfahren und vorrichtung zur zuweisung der belegung eines von mehreren stationen gemeinsam benutzten nachrichten(uebertragungs)kanals | |
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
EP0035731A2 (de) | Verfahren und Anordnung zum Übertragen von Datensignalen | |
EP0141247B1 (de) | Multiprozessor-Rechner, insbesondere Multiprozessor-Zentralsteuereinheit eines Fernsprech-Vermittlungssystems | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE3013064C2 (de) | Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher | |
EP0419723B1 (de) | Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem | |
DE3334773A1 (de) | Verfahren zum betrieb eines in normalbetriebszeit parallel betriebenen speicherblockpaares | |
DE3426902A1 (de) | Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage | |
EP0135931A2 (de) | Zentralsteuereinheit eines Vermittlungssystems insbesondere Fernsprech-Vermittlungssystems | |
DE4213792A1 (de) | Verfahren zum Betreiben eines Datenübertragungssystems | |
DE3123379C2 (de) | ||
DE3325791C2 (de) | Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten | |
DE3036923C2 (de) | Mit Eingabeeinrichtungen wahlweise bestückbare Station für Signalübertragungseinrichtungen | |
DE19952545C2 (de) | Synchronisation der Datenbestände von redundanten Speichervorrichtungen | |
DE2506337C2 (de) | Verfahren zur Prüfung einer zentral gesteuerten Vermittlungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |