KR840003565A - 분할 요구 버스에 호출을 할당하기 위한 시스템 - Google Patents

분할 요구 버스에 호출을 할당하기 위한 시스템 Download PDF

Info

Publication number
KR840003565A
KR840003565A KR1019830000049A KR830000049A KR840003565A KR 840003565 A KR840003565 A KR 840003565A KR 1019830000049 A KR1019830000049 A KR 1019830000049A KR 830000049 A KR830000049 A KR 830000049A KR 840003565 A KR840003565 A KR 840003565A
Authority
KR
South Korea
Prior art keywords
unit
bus
call
digit
network
Prior art date
Application number
KR1019830000049A
Other languages
English (en)
Other versions
KR880001200B1 (ko
Inventor
오웬 디믹 제임스
Original Assignee
오레그 이·엘버
웨스턴 일렉트릭 캄파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이·엘버, 웨스턴 일렉트릭 캄파니, 인코포레이티드 filed Critical 오레그 이·엘버
Publication of KR840003565A publication Critical patent/KR840003565A/ko
Application granted granted Critical
Publication of KR880001200B1 publication Critical patent/KR880001200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values

Abstract

내용 없음

Description

분할요구버스에 호출을 할당하기 위한 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 이용될 수 있는 전형적인 시스템 소자를 예시하는 간단한 블록선도.
제2도는 제1도의 포르회로에 대한 상세도.
제3도는 타이밍선도.
제4도는 제2도의 임의 논리회로의 상세도.
제5도 제6도 및 제7도는 신호를 반전버스에 인가하기 위한 제어기의 구성도.
* 도면의 주요부분에 대한 부호의 설명
107 : 스위치 100 : 제어기
110 : 포트 101 : 극성비스
102 : 임의버스 103 : 클럭버스
105,106 : 패킷버스 200 : 입출력 인터페이스
210 : 입력버스 인터페이스 220 : 출력버스 인터페이스
120 : 데이타 처리기 218 : 임의 논리회로
400 : 시프트레지스터 214 : FIFO 제어기

Claims (7)

  1. 각 유니트가 독특한 n디지트 우선번호(427)를 갖는 복수의 유니트(110)중 분할요구 설비에 호출을 할당하기 위한 시스템으로서, 시스템 제어기(100)와, 모든 유니트를 상호 접속하는 임의 버스(102)와, 분할 요구설비(105)에 대해 호출을 요청하고 있는 각 유니트(110)내에서 관련 우선번호(427)의 대응 디지트를 각 디지트씩 순차적으로 임의 버스상에 동시에 중첩시키기 위한 회로망(406)을 구비한 시스템에 있어서, 유니트(110)와 제어기(100)를 상호 접속하는 극성 제어도선(101)과, 예정된 시간마다 극성 제어도선(101)에 반전 신호를 공급하여 이 반전 신호가 극성 제어 도선상에 존재할 때는 중첩 회로망(406)이 응답하여 임의 버스상에 각 디지트를 순차로 중첩시키기 이전에 우선 번호의 대응디지트를 반전시키는 제어기(100)내의 제1회로망(122)과, 한 디지트가 임의 버스에 인가될 때의 임의 버스상의 디지트 값과 각 요청 유니트가 인가하는 대응 디지트의 크기를 순차적으로 비교하기 위한 각 요청 유니트내의 비교 회로망(409)과, 요청 유니트내의 비교 회로망(409)으로 임의 버스(102)의 현재 디지트 값과 유니트(110)에 의해 임의 버스(120)에 현재 인가된 대응 디지트의 값 사이의 규정된 비교 결과를 검출할 때 설비 호출의 혼선을 제거하기 위한 각 요청 유니트내의 제2회로망(412)과, 나머지 유니트의 모든 우선번호의 디지트가 임의버스(102)에 인가된 후 혼란상태로 남아있는 요청 유니트(110)에 대해 분할요구 설비의 호출을 승인하기 위한 제3회로망(421)을 구비하고 있는 것을 특징으로 하는 분할 요구 버스에 호출을 할당하기 위한 시스템.
  2. 제2항에 의한 시스템에 있어서, 각각의 유니트(110)가, 결합 회로망(404)과, 규정된 순서대로 각 디지트씩 순차적으로 결합회로망(404)에 우선번호 디지트를 인가하도록 배열된 시프트 레지스터(440)와, 설비호출을 위한 요청동안 관련 유니트에 의해 작동되는데 의해 결합 회로망(404)을 작용시켜 디지트를 시프트 레지스터(400)로 부터 순차적으로 임의 버스(102)로 공급하는 인에이블링 회로망(430, 412)과, 규정된 비교결과를 검출하는 비교 회로망(409)에 응답하여 인에이블링 회로망(430)을 비작동 시키는 제3회로망(410, 412)를 구비하고 있는 것을 특징으로 하는 시스템.
  3. 제3항에 의한 시스템에 있어서, 결합 회로망(404)이 논리 게이트를 구비하고, 인에이블링 회로(430, 412)가 논리 게이트를 작동시키기 위한 관련 유니트에 의해 제1상태로 동작할 수 있고 제3회로(410, 412)에 의해 제2상태로 동작할 수 있는 이중상태 장치(412)를 구비하고 있는 것을 특징으로 하는 시스템.
  4. 제4항에 의한 시스템에 있어서, 비교 회로망이 임의 버스(102)로 부터의 신호와 시프트 레지스터로 부터의 신호에 함께 응답하는 논리게이트(409)를 구비하고 있는 것을 특징으로 하는 시스템.
  5. 제5항에 의한 시스템에 있어서, 인에이블링 회로가, 관련 유니트로부터의 제어 신호와, 논리 장치의 상태를 제어하기 위한 비교회로망에 응답하는 논리 장치를 구비하고 있는 것을 특징으로 하는 시스템.
  6. 각 유니트가 설비호출을 결정하기 위한 독특한 n디지트의 설비호출 우선번호를 갖는 복수의 유니트중 복수의 유니트가 동시에 호출을 요청할 때 분할요구 설비에 호출을 할당하는 방법에 있어서, 예정된 시간마다 제어기로부터 모든 유니트의 극성제어 도선에 반전 신호를 공급하는 단계와, 반전 신호가 현재 극성제어 도선에 공급되지 않았을 때 설비 호출을 동시에 요청하는 각 유니트의 우선번호의 대응 디지트를 임의 버스상에 한 디지트씩 순차적으로 동시에 중첩하는 단계와, 반전 신호가 극성 제어 도선에 동시에 인가될 때 마다 설비호출을 요청하는 각 유니트의 우선번호의 각 디지트의 역 디지트를 임의 버스상에 한 디지트씩 순차적으로 동시에 중첩시키는 단계와, 임의 버스상의 디지트 값을 각 요청 유니트에 의해 인가된 대응 디지트 값과 순차적으로 비교하는 단계와, 임의 버스의 디지트 값과 다음에 한 유니트에 의해 인가된 대응 디지트 값사이의 규정된 비교 결과를 검출할때 어떠한 요청 유니트내의 설비호출 혼돈을 제거하는 단계와, 모든 할당된 우선번호 디지트가 임의 버스에 인가된후 혼돈 상태로 남아있는 유니트에 대한 설비 호출을 승인하는 단계로, 이루어진 것을 특징으로 하는 분할 요구 설비에 호출을 할당하는 방법.
  7. 제7항에 의한 방법에 있어서, 스냅트 시간을 규정하는 단계와, 스냅트 시간의 발생동안 호출을 요청하는 각 유니트내의 논리 장치를 제1상태에서 제2상태로 스위칭 하는 단계와, 스냅트 시간동안 호출을 요청하는 각 설비내의 할당된 우선번호 디지트의 최상위 비트 전문으로서 스냅트 비트를 버스에 인가하는 단계와, 스냅숏트 비트를 임의 버스에 인가하는 동안 설비에 대한 호출이 승인된 각 유니트 내의 논리 장치를 제2상태에서 제1상태로 스위칭하는 단계를 아울러 포함하고 있는 것을 특징으로 하는 분할 요구 설비에 호출을 할당하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830000049A 1982-01-07 1983-01-07 분할요구버스에 호출을 할당하기 위한 시스템 KR880001200B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US337673 1982-01-07
US06/337,673 US4470112A (en) 1982-01-07 1982-01-07 Circuitry for allocating access to a demand-shared bus
US337,673 1982-01-07

Publications (2)

Publication Number Publication Date
KR840003565A true KR840003565A (ko) 1984-09-08
KR880001200B1 KR880001200B1 (ko) 1988-07-02

Family

ID=23321524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830000049A KR880001200B1 (ko) 1982-01-07 1983-01-07 분할요구버스에 호출을 할당하기 위한 시스템

Country Status (8)

Country Link
US (1) US4470112A (ko)
KR (1) KR880001200B1 (ko)
CA (1) CA1193689A (ko)
DE (1) DE3300263A1 (ko)
FR (1) FR2519441B1 (ko)
GB (1) GB2114333B (ko)
NL (1) NL8300041A (ko)
SE (1) SE450054B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214334B (en) * 1988-01-05 1992-05-06 Texas Instruments Ltd Integrated circuit
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
GB2125257B (en) * 1982-08-04 1986-03-26 Plessey Co Plc Improved local area network systems
US5142689A (en) * 1982-09-27 1992-08-25 Siemens Nixdort Informationssysteme Ag Process for the preparation of the connection of one of several data processor devices to a centrally synchronized multiple line system
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4511968A (en) * 1983-03-24 1985-04-16 Mds-Qantel, Inc. Communication channel interface unit
GB8316463D0 (en) * 1983-06-16 1983-07-20 Secr Defence Priority resolution in bus oriented computer systems
GB2143349B (en) * 1983-06-16 1987-12-02 Secr Defence 'priority resolution in bus orientated computer system'
EP0340347B1 (en) * 1983-09-22 1994-04-06 Digital Equipment Corporation Bus arbitration system
US4631534A (en) * 1984-11-13 1986-12-23 At&T Information Systems Inc. Distributed packet switching system
US4656627A (en) * 1984-11-21 1987-04-07 At&T Company Multiphase packet switching system
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US4791562A (en) * 1985-12-02 1988-12-13 Unisys Corporation Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus
GB8613152D0 (en) * 1986-05-30 1986-07-02 Int Computers Ltd Computer network system
US4812968A (en) * 1986-11-12 1989-03-14 International Business Machines Corp. Method for controlling processor access to input/output devices
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5150466A (en) * 1990-10-05 1992-09-22 Bull Hn Information Systems Inc. Flexible distributed bus priority network
US5132967A (en) * 1990-10-29 1992-07-21 International Business Machines Corporation Single competitor arbitration scheme for common bus
GB2250161B (en) * 1990-11-23 1995-04-26 Sony Corp Arbitration circuits for processors and processing systems having pluralities of processors
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
WO1996037849A1 (en) * 1995-05-26 1996-11-28 Jin Young Cho Sequential polling/arbitration method using signal bisection and device therefor for multinode network
JP3346999B2 (ja) * 1996-01-08 2002-11-18 株式会社東芝 入出力装置
US5896539A (en) * 1997-04-14 1999-04-20 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities
US5931924A (en) * 1997-04-14 1999-08-03 International Business Machines Corporation Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights
US5935234A (en) * 1997-04-14 1999-08-10 International Business Machines Corporation Method and system for controlling access to a shared resource in a data processing system utilizing pseudo-random priorities
US6560682B1 (en) 1997-10-03 2003-05-06 Intel Corporation System and method for terminating lock-step sequences in a multiprocessor system
US6501765B1 (en) * 1998-09-01 2002-12-31 At&T Corp. Distributed method and apparatus for allocating a communication medium
US6608813B1 (en) * 1998-11-04 2003-08-19 Agere Systems Inc Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing
US6996120B2 (en) * 2001-03-14 2006-02-07 Siemens Communications, Inc. Methods for improving bus performance and bandwidth utilization of a parallel bus LAN
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN
US7180861B2 (en) * 2001-07-23 2007-02-20 Intel Corporation Strict priority distributed coordination function in wireless networks
JP2003110587A (ja) * 2001-09-30 2003-04-11 Yoshiki Mori 電源供給とデータ伝送を共有する２線バス式伝送方法とその装置
EP1748361A1 (en) * 2004-08-23 2007-01-31 Sun Microsystems France S.A. Method and apparatus for using a USB cable as a cluster quorum device
EP1632854A1 (en) * 2004-08-23 2006-03-08 Sun Microsystems France S.A. Method and apparatus for using a serial cable as a cluster quorum device
US20070094664A1 (en) * 2005-10-21 2007-04-26 Kimming So Programmable priority for concurrent multi-threaded processors
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (ko) * 1971-12-27 1973-09-27 Hitachi Ltd
DE2210426C2 (de) * 1972-03-03 1973-11-08 Nixdorf Computer Ag, 4790 Paderborn Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen
US4385350A (en) * 1980-07-16 1983-05-24 Ford Aerospace & Communications Corporation Multiprocessor system having distributed priority resolution circuitry

Also Published As

Publication number Publication date
GB8300290D0 (en) 1983-02-09
SE8207440L (sv) 1983-07-08
SE450054B (sv) 1987-06-01
FR2519441B1 (fr) 1985-07-12
US4470112A (en) 1984-09-04
KR880001200B1 (ko) 1988-07-02
DE3300263A1 (de) 1983-07-14
FR2519441A1 (fr) 1983-07-08
CA1193689A (en) 1985-09-17
GB2114333A (en) 1983-08-17
NL8300041A (nl) 1983-08-01
SE8207440D0 (sv) 1982-12-28
DE3300263C2 (ko) 1989-12-14
GB2114333B (en) 1985-07-10

Similar Documents

Publication Publication Date Title
KR840003565A (ko) 분할 요구 버스에 호출을 할당하기 위한 시스템
KR840003566A (ko) 분할 요구 버스에 호출을 할당하기 위한 시스템
KR840003564A (ko) 분할요구 버스에 호출을 할당하기 위한 시스템
FR1389496A (fr) Dispositif de rupture de séquence automatique pour équipement de traitement de données
KR840003371A (ko) 분할 요구 버스에 호출을 할당하기 위한 시스템
US3283306A (en) Information handling apparatus including time sharing of plural addressable peripheral device transfer channels
US4142246A (en) Sequence controller with dynamically changeable program
KR890002756A (ko) 데이타 처리가속기
KR920000602A (ko) 엘리베이터의 군관리 제어장치
KR850006745A (ko) 프로세서간 결합방식
US3961140A (en) Line switch controller for a time-division switching system
GB1373414A (en) Data processing apparatus
KR880004651A (ko) 반도체 집적회로
KR920022098A (ko) 마이크로컴퓨터
KR100197087B1 (ko) 회의 통화시 특정 가입자 삭제 서비스 방법
US2932005A (en) Electronic switching system common control equipment
KR910010937A (ko) 데이타 통신 시스템의 통신보안 장치 및 방식
SU883906A1 (ru) Устройство переменного приоритета
SU660050A1 (ru) Устройство дл управлени прерыванием программ
JPH0569332B2 (ko)
JPS615363A (ja) 共有メモリの制御装置
SU924710A2 (ru) Устройство дл прерывани программ
SU1405067A1 (ru) Комбинированный канал
SU966697A1 (ru) Устройство дл распределени заданий процессорам
SU666543A1 (ru) Многоканальное устройство дл обслуживани запросов с абсолютным приоритетом

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020624

Year of fee payment: 15

EXPY Expiration of term