KR840003564A - 분할요구 버스에 호출을 할당하기 위한 시스템 - Google Patents

분할요구 버스에 호출을 할당하기 위한 시스템 Download PDF

Info

Publication number
KR840003564A
KR840003564A KR1019830000048A KR830000048A KR840003564A KR 840003564 A KR840003564 A KR 840003564A KR 1019830000048 A KR1019830000048 A KR 1019830000048A KR 830000048 A KR830000048 A KR 830000048A KR 840003564 A KR840003564 A KR 840003564A
Authority
KR
South Korea
Prior art keywords
unit
digit
bus
state
call
Prior art date
Application number
KR1019830000048A
Other languages
English (en)
Other versions
KR880002196B1 (ko
Inventor
죠 그림즈 게리
Original Assignee
오레그 이.엘버
웨스턴 일렉트릭 캄파니 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이.엘버, 웨스턴 일렉트릭 캄파니 인코포레이티드 filed Critical 오레그 이.엘버
Publication of KR840003564A publication Critical patent/KR840003564A/ko
Application granted granted Critical
Publication of KR880002196B1 publication Critical patent/KR880002196B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Telephonic Communication Services (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용 없음

Description

분할요구 버스에 호출을 할당하기 위한 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 이용될 수 있는 전형적인 시스템소자를 예시하는 간단한 블록선도.
제2도는 제1도의 포트회로에 대한 상세도.

Claims (8)

  1. 각 유니트가 독특한 n 디지트의 우선번호(427)를 갖는 복소의 유니트(110)중 분할요구 설비(105)에 호출을 할당하기 위한 시스템으로서, 시스템 제어기(100)와, 모든 유니트(110)를 상호접속하는 임의버스(102) 및, 분할요구설비(105)에 호출을 요용하기 위한 각 유니트(110) 내의 임의회로망(218)을 구비한 시스템에 있어서, 임의 회로망이, 복수의 다중논리상태장치(521,523)와, 유니트의 동적상태를 나타내는 특정변수의 제어하에 각 유니트내에서 논리장치를 제1상태로부터 제2상태로 선택조합하여 스윗칭하는 논리제어회로망 및 동적번호의 상위비트위치에 논리장치(522,524)의 출력을 변수디지트로 공급하고 동적번호의 하위 비트위치에 할당된 우선번호(527)의 디지트를 공급하는 데 의해 각 유니트의 동적 우선번호를 형성하는 레지스터회로망(500)을 구비하고 있는 것과, 상기 시스템이, 유니트(110)를 상호접속하는 마스크도선(104)과, 예정된 시간마다 마스크 도선(101)에 마스크 반전신호를 공급하는 제어기(100) 내의 제1회 로망(124)과, 분할요구설비(105)에 대해 호출을 요청하고 있는 각 유니트내에서 관련된 동적우선번호의 대응디지트를 한 디지트씩 순차적으로 임의버스(102)상에 동시에 중첩시키는 중첩회로망(406)과, 유청유니트에 의해 공급된 대응 디지트치와 임의범스상의 디지트치를 비교하는 각 요청유니트(110) 내의 비교회로망(409)과, 마스크신호가 마스크버스에 존재할 때 이에 응답하여 요청유니트의 비교회로망출력(409)을 비작용시켜 유니트(110)에 의해 임의버스(102)상에 중첩된 변수디지트가 호출결정에 사용되지 않게하는 각요청유니트내의 디스에이블링 회로망(440) 및, 유니트에 의해 공급된 대응디지트치와 버스상의 디지트치간의 규정된 비교결과를 검출할 때 한 요청유니트의 설비호출혼돈을 제거하는 제2 회로망(421)을 구비하여 동시 유니트간의 설비호출은 비교결과 비작용되지 않는 어떤 변수디지트에 의해 또한 요청유니트의 할당된 우선번호의 공급된 디지트에 의해 결정되도록 디스에이블링회로망(440)이 작용하는 것을 특징으로 하는 분할요구 설비에 호출을 할당하기 위해 시스템.
  2. 제1항에 의한 시스템에 있어서, 논리제어회로망이, 각 유니트내의 버퍼메모리(215)와, 각 유니트내의 버퍼메모리를 모니터하여 유니트에 의해 분할요구설비(105)에 공급될 정보가 충만되었는지 또는 X% 충만되었는지 또는 X%이하인지를 결정하는 임의제어기(214)와, 유니트내의 버퍼가 적어도 X%충만되었을 때 각 유니트내의 논리장치(521)를 제2 상태에서 제1 상태로 스윗칭하는 제1 회로(206)와, 유니트내의 버퍼가 충만되었을 때 각 유니트내의 논리장치(523)를 제1 상태에서 제2 상태로 스위칭하는 제2회로(207) 및 설비에 동적우선번호의 상위비트로서 변수디지트인 셋트논리장치의 출력을 공급하는 레지스터(500)를 구비하고 있는 시스템.
  3. 제2항에 의한 시스템에 있어서, 논리제어회로망이, 시스템제어기에 의해 제어되어 스냅숏트시간 발생을 정하는 각 유니트의 제3논리장치(422)와, 스냅숏트시간발생동안 동시 요청되는 설비호출을 기록하는 각 유니트내의 제4논리장치(418)를 더 구비하여, 제4논리장치(418)가 스냅숏트시간 발생동안 존재하는 서비스 요청을 갖가 각 유니트내에서 제3논리장치(422)를 제1 상태에서 제2 상태로 스윗칭하는 게이트(417)를 포함하고 있고, 제2 상태의 제3논리장치(422)가 유니트의 동적우선번호의 한 변수 비트로서 스냅숏트 비트(423)를 발생하는 시스템.
  4. 제1항 또는 제3항에 의해 시스템에 있어서, 임의 회로망이, 요청유니트의 할당된 우선번호 디지트가 임의버스상에 중첩될 때는 마스크 버스상의 마스크신호에 의해 중첩회로망이 비 작용되는 것을 방지하는, 제3회로망(436)을 구비하고 있는 시스템.
  5. 각 유니트가 설비호출을 결정하기 위한 독특한 n 디지트의 우선번호를 갖는 복수의 유니트중 복수의 유니트가 동시에 호출을 요청할 때 분할요구 설비에 호출을 할당하는 방법에 있어서, 각 유니트내의 다중 논리상태장치를 조합셋트하여 특정유니트변수의 동시 동적상태를 나타내도록 하는 단계와, 장치에 의해 발생된 디지트를 가진 동적유니트 우선번호를 각 유니트내에서 형성하여 유니트의 변수가 상위비트위치에 있으며 유니트의 할당된 우선번호 디지트하위 디지트위치에 있도록 하는 단계와, 마스크 버스와 임의버스에 유니트를 상호접속하는 단계와, 예정된 시간마다 마스크 버스에 마스크 신호를 공급하는 단계와, 설비호출을 동시에 요청하는 각 유니트의 동적우선번호의 대응 디지트를 한 디지트씩 순차적으로 임의버스상에 동시에 중첩하는 단계와, 마스크버스에 마스크신호가 존재할 때는 임의버스상의 어떠한 변수디지트도 중첩을 금지하는 단계와, 각 요청 유니트에 의해 공급된 대응 디지트와 임의버스상의 디지트를 순차 비교하는 단계와, 마스크버스상에 마스크신호가 동시에 존재할 때 버스상의 중첩된 변수디지트의 비교를 금지하여 요청유니트간의 설비호출은 비교가 금지되지 않은 어떤 변수디지트에 의해 또한 할당된 우선번호의 디지트에 의해 결정하는 단계와, 임의버스상의 디지트치와 유니트에 의해 공급된 대응디지트치간의 규정된 비교결과를 검출할 때 어떠한 요청유니정의 설비호출혼돈을 제거하는 단계 및, 모든 동적우선번호디지트가 임의버스상에 공급된 후 혼돈상태로 남아있는 유니트에 설비호출을 승인하는 단계를 구비하고 있는 방법.
  6. 제5항의 방법에 있어서, 유니트내의 버퍼메모리를 모니터하여 유니트에 의해 설비로 공급될 대기정보가 충만한지 또는 X%충만인지 또는 X%이하인지를 결정하는 단계와, 유니트내의 메모리 적어도 X% 충만일 때 유니트의 논리장치를 제1상태에서 제2상태로 스윗칭하는 단계와, 임의버스에 요청유니정의 동적 우선번호의 상위 디지트로서 변수디지트인 논리장치의 출력을 공급하는 단계, 등에 의해 각 요청유니트내에 어떤 변수디지트가 발생되는 방법.
  7. 제6항의 방번에 있어서, 스냅숏트시간을 규정하는 단계와, 스냅숏트시간의 발생동안 호출을 요청하는 각 유니트내의 제3논리장치를 제1상태에서 제2상태로 스윗칭하는 단계와, 스냅숏트시간동안 호출을 요청하는 각 유니트내의 한 변수디지트로서 버스에 스냅숏트디지트를 공급하는 단계 및, 버스에 스냅숏트비트를 공급하는 동안 설비에 대한 호출이 순차승인된 각 유니트내에서 논리장치를 제2상태에서 제1상태로 스윗칭하는 단계, 등에 의하여 각 요청유니트내에 적어도 한 변수디지트가 발생되는 방법.
  8. 제6항 또는 제7항의 방법에 있어서, 임의버스상에 할당된 우선 디지트가 동시에 중첩되어 마스크버스상에 마스크신호가 존재하면 할당된 우선 번호의 비교금지를 방지하는 단계가 조합되어 있는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830000048A 1982-01-07 1983-01-07 분할요구 버스에 호출을 할당하기 위한 시스템 KR880002196B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US337,672 1982-01-07
US06/337,672 US4463445A (en) 1982-01-07 1982-01-07 Circuitry for allocating access to a demand-shared bus

Publications (2)

Publication Number Publication Date
KR840003564A true KR840003564A (ko) 1984-09-08
KR880002196B1 KR880002196B1 (ko) 1988-10-17

Family

ID=23321519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830000048A KR880002196B1 (ko) 1982-01-07 1983-01-07 분할요구 버스에 호출을 할당하기 위한 시스템

Country Status (8)

Country Link
US (1) US4463445A (ko)
KR (1) KR880002196B1 (ko)
CA (1) CA1193338A (ko)
DE (1) DE3300260A1 (ko)
FR (1) FR2519440B1 (ko)
GB (1) GB2114334B (ko)
NL (1) NL8300040A (ko)
SE (1) SE450055B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4633394A (en) * 1984-04-24 1986-12-30 International Business Machines Corp. Distributed arbitration for multiple processors
DE3546664C3 (de) * 1985-02-22 1995-10-26 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US4794516A (en) * 1985-10-31 1988-12-27 International Business Machines Corporation Method and apparatus for communicating data between a host and a plurality of parallel processors
US4809164A (en) * 1986-03-26 1989-02-28 Tandem Computers Incorporated Processor controlled modifying of tabled input/output priority
US5146565A (en) * 1986-07-18 1992-09-08 Intel Corporation I/O Control system having a plurality of access enabling bits for controlling access to selective ports of an I/O device
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5349690A (en) * 1988-05-11 1994-09-20 Digital Equipment Corporation Fair arbitration scheme for arbitrating between multiple nodes in a computer system seeking control of a common bus
US4961140A (en) * 1988-06-29 1990-10-02 International Business Machines Corporation Apparatus and method for extending a parallel synchronous data and message bus
US5274774A (en) * 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5168568A (en) * 1989-02-06 1992-12-01 Compaq Computer Corporation Delaying arbitration of bus access in digital computers
US5060139A (en) * 1989-04-07 1991-10-22 Tektronix, Inc. Futurebus interrupt subsystem apparatus
DE69025598T2 (de) * 1990-01-02 1996-08-29 Motorola Inc Serielle unterbrechung in rechnern
US5212796A (en) * 1990-01-02 1993-05-18 Motorola, Inc. System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
US5265092A (en) * 1992-03-18 1993-11-23 Digital Equipment Corporation Synchronization mechanism for link state packet routing
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
DE4304187B4 (de) * 1993-02-12 2005-11-10 Tenovis Gmbh & Co. Kg Verfahren zur Beschleunigung des Zugriffswettbewerbs für an ein Bussystem angeschlossene Stationen in Kommunikations-Vermittlungsanlagen
US5546548A (en) * 1993-03-31 1996-08-13 Intel Corporation Arbiter and arbitration process for a dynamic and flexible prioritization
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5388245A (en) * 1993-06-01 1995-02-07 Intel Corporation Memory arbitration method and apparatus for multiple-cycle memory coprocessors employing a data cache unit and stack RAM
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
DE19614238C1 (de) * 1996-04-10 1997-12-11 Siemens Ag Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
US5898694A (en) 1996-12-30 1999-04-27 Cabletron Systems, Inc. Method of round robin bus arbitration
US6356560B1 (en) * 1997-05-30 2002-03-12 Adtran, Inc. Arbitration mechanism for statistically multiplexed frame relay switching system
US5909558A (en) * 1997-07-31 1999-06-01 Linzmeier; Daniel Low power serial arbitration system
KR100455396B1 (ko) * 2002-10-14 2004-11-06 삼성전자주식회사 마스터 블록들의 우선 순위를 결정하는 파라미터 발생회로 및 파라미터 발생 방법.
DE102004013635B4 (de) * 2004-03-19 2006-04-20 Infineon Technologies Ag Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens
DE102010023569A1 (de) * 2010-06-08 2011-12-08 Siemens Aktiengesellschaft Verteiltes Kommunikationssystem, insbesondere für Leistungsschalter
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (ko) * 1971-12-27 1973-09-27 Hitachi Ltd
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
SE414087B (sv) * 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US4209840A (en) * 1978-06-28 1980-06-24 Honeywell Inc. Data processing protocol system
US4320452A (en) * 1978-06-29 1982-03-16 Standard Oil Company (Indiana) Digital bus and control circuitry for data routing and transmission
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4281381A (en) * 1979-05-14 1981-07-28 Bell Telephone Laboratories, Incorporated Distributed first-come first-served bus allocation apparatus
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen

Also Published As

Publication number Publication date
NL8300040A (nl) 1983-08-01
SE8207441D0 (sv) 1982-12-28
GB2114334B (en) 1985-09-18
DE3300260A1 (de) 1983-07-14
SE8207441L (sv) 1983-07-08
FR2519440B1 (fr) 1985-07-12
CA1193338A (en) 1985-09-10
FR2519440A1 (fr) 1983-07-08
SE450055B (sv) 1987-06-01
DE3300260C2 (ko) 1990-02-22
GB8300292D0 (en) 1983-02-09
KR880002196B1 (ko) 1988-10-17
US4463445A (en) 1984-07-31
GB2114334A (en) 1983-08-17

Similar Documents

Publication Publication Date Title
KR840003564A (ko) 분할요구 버스에 호출을 할당하기 위한 시스템
KR840003566A (ko) 분할 요구 버스에 호출을 할당하기 위한 시스템
KR880001200B1 (ko) 분할요구버스에 호출을 할당하기 위한 시스템
CA1104226A (en) Computer useful as a data network communications processor unit
US3701109A (en) Priority access system
US4035780A (en) Priority interrupt logic circuits
US4320457A (en) Communication bus acquisition circuit
US3553656A (en) Selector for the dynamic assignment of priority on a periodic basis
KR850001571A (ko) 공유 자원의 로크아웃 동작 방법 및 장치
US4611275A (en) Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers
US3633163A (en) Plural level high-speed selection circuit
JPH01173244A (ja) コピー防止ｒｏｍ回路
US4454581A (en) Bus contention circuit
JPS6126152A (ja) アドレスチエツク方式
US4009348A (en) Fault bypass for a processor associated scanner
US3715728A (en) Simulation timing control system
US3371319A (en) Stored program, common control, selecting system
JPS62260257A (ja) 入出力ポ−ト割り付け制御方式
JPS63149992A (ja) ポ−リング型監視制御システム
KR100193783B1 (ko) 교환기의 회의 통화에서의 신호 처리 방법
JPS61175749A (ja) 優先チヤンネル決定装置
KR100202985B1 (ko) 다수의 부시스템을 구비한 시스템에 있어서 데이터 관리방법
JPS60220402A (ja) リミツタ装置
SU1644121A1 (ru) Устройство дл ввода информации
JPS6182263A (ja) 要求信号受付回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991006

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee