DE102010023569A1

DE102010023569A1 - Verteiltes Kommunikationssystem, insbesondere für Leistungsschalter

Info

Publication number: DE102010023569A1
Application number: DE201010023569
Authority: DE
Inventors: Peter Raab
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2010-06-08
Filing date: 2010-06-08
Publication date: 2011-12-08

Abstract

Die Erfindung betrifft ein verteiltes Kommunikationssystem, insbesondere für Leistungsschalter, mit mindestens zwei Controllern (C1, C2, C3, C4), mit einem Bus (B) zur Datenübertragung, mit Adressen (A1, A2, A3, A4), die eine vorgegebene Anzahl Bits (B9-B0) aufweisen, mit Schnittstellen (SS1, SS2, SS3, SS4), insbesondere I2C-Schnittstellen, wobei jeder Controller (C1, C2, C3, C4) die Daten über die ihm zugeordnete Schnittstelle (SS1, SS2, SS3, SS4) überträgt, wobei der die Daten sendende Controller (C1) zur Initiierung der Datenübertragung jeweils die Adresse (A3, A4) des die Daten empfangenden Controllers (C3, C4) seriell auf den Bus ausgibt und wobei die Arbitrierung anhand von vorgegebenen Bits (B9-B0) der Adressen (A2, A4) erfolgt, wenn zwei sendende Controller (C1, C2) eine Adresse (A3 und A4) zeitgleich auf den Bus (B) ausgeben. Damit die Daten über die Priorisierung entscheiden, wird vorgeschlagen, dass mindestens zwei der Bits (B2-B0) den empfangenden Controller (C3 bzw. C4) adressieren, dass die übrigen Bits (B9-B3) jeweils die Priorität der Datenübertragung gemäß einem vorgegebenen Protokoll umfassen und dass die Arbitrierung jeweils anhand dieser Priorität erfolgt.

Description

Die Erfindung betrifft ein verteiltes Kommunikationssystem, insbesondere für Leistungsschalter, gemäß dem Oberbegriff des Anspruchs 1.
Verteilte Kommunikationssysteme, d. h. Kommunikationssysteme, bei denen mehrere Controller eigenständig vorgegebene Funktionen ausführen, sind bekannt. Die Daten werden dabei über einen Bus übertragen, jeweils von einem sendenden Controller (Master) zu einem empfangenen Controller (Slave). Jedem Controller ist dabei eine eindeutige Adresse zugeordnet, die jeweils die gleiche vorgegebene Anzahl Bits aufweist. Als Schnittstellen werden häufig I2C-Schnittstellen verwendet, die in Hardware oder auch Software realisiert sind. Oft sind die Controller selbst bereits mit einer I2C-Schnittstelle ausgestattet. Die I2C-Schnittstelle ermöglicht einen einfachen und kostengünstigen Bus, der auch Multimasterkommunikation (Master-/Slave-Kommunikation) ermöglicht, bei welcher der Master jede Art von Buszugriff initiiert. Der Slave wird über die ihm eindeutig zugeordnete Adresse angesprochen, die der Master jeweils seriell auf den Bus gibt. Die Bus-Arbitrierung, d. h. der Zugriff auf den Bus, wird über die Adressen der Slaves priorisiert. Wollen zwei oder mehrere Master zur gleichen Zeit auf den Bus zugreifen, erhält der Master den Buszugriff, dessen Slave die kleinere Adresse besitzt. Die Arbitrierung erfolgt also dezentral anhand der Adressen. Ein Master bricht die Datenübertragung ab, wenn er anhand der Adresse erkennt, dass er die niedrigere Priorität hat.
Nachteilig ist bei den technisch einfachen und kostengünstigen Multimastersystemen, bei denen jeder Master zugleich auch Slave eines anderen Masters sein kann, dass die Priorisierung nicht vom Typ und/oder dem Inhalt der Daten abhängt, was z. B. bei Leistungsschaltern eine unerwünschte Einschränkung darstellt.
Weiter ist eine zentrale Arbitrierung durch zusätzliche Hardware bekannt, bei der die Master jeweils einen Request an einen Arbiter geben, der über ein vorher definiertes Verfahren den Buszugriff erteilt.
Die Aufgabe der Erfindung ist es, eine technisch einfache Datenübertragung bei einem verteilten Kommunikationssystem zu ermöglichen, bei welcher der Typ und/oder der Inhalt der Daten über die Priorisierung entscheiden.
Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst; die Unteransprüche stellen vorteilhafte Ausgestaltungen dar.
Die Lösung sieht vor, dass mindestens zwei der Bits die Adresse des empfangenden Controllers adressieren, dass die übrigen Bits jeweils die Priorität der Datenübertragung gemäß einem vorgegebenen Protokoll umfassen und dass die Arbitrierung jeweils anhand dieser Priorität erfolgt. Die Lösungsidee ist also, dass die Adresse jeweils neben der eigentlichen Adresse auch die Priorität der Datenübertragung umfasst. Dies ist z. B. mit der kostengünstigen Hardware (oder Software) eines I2C-Busses möglich, insbesondere, wenn die I2C-Schnittstelle bereits im Controller integriert ist.
Bei einer technisch einfachen Ausführung adressieren die letzten seriell auf den Bus gegebenen Bits der Adresse den Controller, der die Daten empfangen soll.
Eine weitere Vereinfachung lässt sich erreichen, wenn alle Controller nur die letzten der seriell auf den Bus gegebenen Bits der Adresse lesen.
Die Effektivität des Kommunikationssystems wird verbessert, wenn ein sendender Controller von einer Adresse, die ein anderer Controller nahezu zeitgleich sendet, zunächst die höherwertigen Bits der Adresse liest und auswertet, wobei er das Senden von Daten selbsttätig abbricht, wenn diese eine niedrigere Priorität haben.
Die Erfindung wird nachfolgend anhand einer Zeichnung näher beschrieben. Es zeigen:
1 zeigt eine schematische Darstellung eines Controllers, der über eine Schnittstelle SS an einen Bus B angeschlossen ist,
2 die Struktur der Adresse des Controllers gemäß 1 und
3 eine schematische Darstellung eines Master-/Slave-Kommunikationssystems mit vier Controllern gemäß 1.
1 zeigt eine schematische Darstellung eines Controllers C, der über eine I2C-Schnittstelle SS an einen Bus B angeschlossen ist. Die I2C-Schnittstelle SS ist hardwaremäßig ausgeführt und befindet sich auf einem gemeinsamen Modul.
Selbstverständlich kann die Schnittstellen SS auch softwaremäßig und/oder separat ausgeführt sein. Der Controller C führt eigenständig vorgegebene Funktionen aus und kann Daten sowohl empfangen als auch senden. Dazu ist dem Controller C eine Adresse A eindeutig zugeordnet.
In 2 ist eine Struktur der Adresse A beispielhaft für eine 10 Bit-Adresse mit den Bits B9-B0 schematisch dargestellt, die neben der eigentlichen Adresse SA des Controllers C eine den Daten zugeordnete Priorität P und eine den Daten zugeordnete Funktion F aufweist. Die höherwertigen Bits B9-B7 stellen den Code für die Priorität P der Daten dar, die niederwertigen Bits B2-B0 die eigentliche Adresse SA des Controllers C. Die dazwischen liegenden Bits B6-B3 dienen als Code für Funktionen, Services und/oder Events, beispielsweise für eine asynchrone Datenübertragung, ein Registerlesen, ein Registerschreiben und ein Ausführen von Kommandos/Aktionen. Diese Kodierungsmöglichkeit ergibt sich hier aus der Adresslänge, welche das Unterbringen eines zusätzlichen Codes zulässt. (Die Bits B6-B3 können selbstverständlich auch zusammen mit den höherwertigen Bits B9-B7, also gemeinsam, die Priorität der Daten definieren.)
Die Adresse A wird jeweils seriell Bit für Bit B9, B8, B7, B0 übertragen, wobei das Senden jeweils mit den höherwertigen Bits B9, B8 usw. beginnt.
3 zeigt eine schematische Darstellung eines Master-/Slave-Kommunikationssystems, in dem Controller C1, C2, C3, C4 eines Leistungsschalters (nicht gezeigt) über einen Bus B miteinander verbunden sind; in 3 sind beispielhaft vier Controller C1, C2, C3, C4 vorhanden. Bezogen auf 1 sind dem Controller C1 die Adresse A1, dem Controller C2 die Adresse A2, dem Controller C3 die Adresse A3 und dem Controller C4 die Adresse A4 zugeordnet. Jeder Controller C1, C2, C3, C4 kann sowohl als Master M als auch als Slave S kommunizieren. Die Übertragung von Daten erfolgt jeweils vom Master M über dessen Schnittstelle SS und den Bus B an den jeweiligen Slave S über dessen Schnittstelle SS. In 3 kommuniziert der Controller C1 als Master M und der Controller C4 als Slave S.
Zur Initiierung der Datenübertragung mit dem Slave S gibt der Master M die Adresse A4 (des gewünschten Slaves S) seriell auf den Bus B aus. Die Adresse A4 wird von allen übrigen Controllern C2, C3 und C4 (als mögliche Slaves S) seriell Bit für Bit B9, B8, B7, ..., B0 empfangen, wobei der Empfang mit den jeweils zuerst gesendeten höherwertigen Bits B9, B8 usw. beginnt. Die Controller C2, C3 und C4 ignorieren jeweils die höherwertigen Bits B9-B3 im Sinne einer Maskierung bis die niederwertigen Bits B2, B1, B0 übertragen werden, der eigentlichen Adresse SA4 des anzusprechenden Slaves S, hier des Controllers C4. Anhand der Bits B2, B1, B0 der Adresse A4 wird nur der Controller C4 als Slave S angesprochen, der so adressiert auf Empfang schaltet. Die übrigen Controller C2, C3 bleiben weiter in Bereitschaft.
Die Datenübertragung in 3 findet also von dem sendenden Controller C1, dem Master M, zu dem empfangenden Controller C4, dem Slave S, statt.
Wenn zwei Controller C als Master M, also als sendende Controller C, gleichzeitig eine Adresse A auf den Bus B ausgeben, die jeweils auch von dem anderen Master M empfangen wird, so erfolgt die Arbitrierung (die Buszuteilung, wer von den beiden Mastern M kommunizieren darf) anhand von vorgegebenen Bits der auf den Bus B gegebenen Adressen A, nämlich den zuerst gesendeten höherwertigen Bits B9-B7 bzw. B9-B3, die in codierter Form die Priorität P der Daten enthalten, die von den beiden Mastern M anhand eines vorgegebenen Protokolls ermittelt wird. Anschließend bricht der Master M, dessen Daten gemäß diesem Protokoll die niedrigere Priorität aufweisen, die Kommunikation als Master ab und arbeitet von da an zunächst weiter als möglicher Slave S. Als solcher empfängt er auch die Adresse des angesprochenen Slaves S, und kann, wenn dies seine Adresse SA ist, auch die übertragenen Daten empfangen.
Wenn in 1 also die beiden Controller C1 und C2 gleichzeitig als Master M z. B. die Adresse A4 (Controller C1) und die Adresse A3 (Controller C2) auf den Bus B ausgeben, die auch von dem jeweils anderen Master M empfangen wird, so erfolgt die Arbitrierung von den Controllern C1 und C2 selbsttätig anhand der Bits der Adressen A3 und A4, nämlich den zuerst gesendeten höherwertigen Bits B9-B7 bzw. B9-B3 der Adressen A3 und A4. Diese enthalten in codierter Form die Priorität P der Daten, die von den beiden Mastern M anhand eines vorgegebenen Protokolls ermittelt wird. Stellt der Controller C2 auf diese Weise selbsttätig fest, dass seine Daten die niedrigere Priorität P aufweisen, so bricht er die Kommunikation als Master M ab und der Controller C1 sendet als Master M seine Daten an den Controller C4 als Slave S.

Claims

Verteiltes Kommunikationssystem, insbesondere für Leistungsschalter, mit mindestens zwei Controllern (C1, C2, C3, C4), die eigenständig vorgegebene Funktionen ausführen, mit einem Bus (B) zur Datenübertragung, bei der Daten jeweils von einem sendenden Controller (C1) zu einem empfangenden Controller (C4) seriell übertragen werden, mit Adressen (A1, A2, A3, A4), die eine vorgegebene Anzahl Bits (B9-B0) aufweisen und jedem Controller (C1, C2, C3, C4) jeweils eindeutig zugeordnet sind, mit Schnittstellen (SS1, SS2, SS3, SS4), insbesondere I2C-Schnittstellen, die den Controllern (C1, C2, C3, C4) jeweils eindeutig zugeordnet sind, wobei jeder Controller (C1, C2, C3, C4) die Daten über die ihm zugeordnete Schnittstelle (SS1, SS2, SS3, SS4) überträgt, wobei der die Daten sendende Controller (C1) zur Initiierung der Datenübertragung jeweils die Adresse (A3, A4) des die Daten empfangenden Controllers (C3, C4) seriell auf den Bus ausgibt und wobei die Arbitrierung anhand von vorgegebenen Bits (B9-B0) der Adressen (A2, A4) erfolgt, wenn zwei sendende Controller (C1, C2) eine Adresse (A3 und A4) zeitgleich auf den Bus (B) ausgeben, dadurch gekennzeichnet, dass mindestens zwei der Bits (B2-B0) den empfangenden Controller (C3 bzw. C4) adressieren, dass die übrigen Bits (B9-B3) jeweils die Priorität der Datenübertragung gemäß einem vorgegebenen Protokoll umfassen und dass die Arbitrierung jeweils anhand dieser Priorität erfolgt.
Kommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass die letzten der seriell auf den Bus (B) gegebenen Bits (B2-B0) der Adresse (A3, A4) jeweils den empfangenden Controller (C3, C4) adressieren, der die Daten empfangen soll.
Kommunikationssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass alle empfangenden Controller (C3, C4) nach Art einer Maskierung nur die letzten der seriell auf den Bus gegebenen Bits (B2-B0) der Adresse (A3, A4) lesen.
Kommunikationssystem nach Anspruch 1–3, dadurch gekennzeichnet, dass ein sendender Controller (C1, C2) von einer gesendeten Adresse (A3, A4) die zuerst seriell auf den Bus gegebenen Bits (B9-B3) der Adresse (A3 bzw. A4) liest und auswertet, wobei der Controller (C2) das Senden von Daten abbricht, wenn er eine niedrigere Priorität hat.