NL8300040A - Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. - Google Patents

Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. Download PDF

Info

Publication number
NL8300040A
NL8300040A NL8300040A NL8300040A NL8300040A NL 8300040 A NL8300040 A NL 8300040A NL 8300040 A NL8300040 A NL 8300040A NL 8300040 A NL8300040 A NL 8300040A NL 8300040 A NL8300040 A NL 8300040A
Authority
NL
Netherlands
Prior art keywords
unit
line
gate
units
digits
Prior art date
Application number
NL8300040A
Other languages
English (en)
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of NL8300040A publication Critical patent/NL8300040A/nl

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Telephonic Communication Services (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

^ .....;.........—Jt. .
t * VO l*Ol*9
Betr.: Schakeling voor het toewijzen van toegang tot een voor opvragen * gedeelde lijn._____ _ ____ __
De uitvinding heeft "betrekking op een stelsel voor het toewijzen van toegang tot een voor opvragen gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid een toegewezen bepaald, uit n cijfers bestaand prioriteitsgetal bezit, welk stelsel is voorzien van een 5 stelselregelaar, een arbitragelijn, die alle eenheden met elkaar verbindt, en een arbitrageschakeling in elk van de eenheden voor het verzoeken van toegang tot de wat opvragen betreft gedeelde faciliteit.
Bij stelsels waarin een aantal inrichtingen een gemeenschappelijke hulpbron deelt, wordt meer in het bijzonder gebruik gemaakt van in-^ richtingen voor het toewijzen van toegang tot de hulpbron onder omstandigheden gedurende welke een aantal bijbehorende inrichtingen gelijktijdig om toegang kan verzoeken. Er zijn vele verschillende toewijzings-stelsels bekend. Bij informatieverwerkende en pakketschakelstelsels is het bekend gebruik te maken van een gecentraliseerde toewijzingsinrich-^ ting of regelaar voor het toewijzen van toegang tot een gemeenschappelijke informatielijn, die een aantal eenheden, zoals poorten, die tegelijkertijd om toegang tot de lijn kunnen vragen, met elkaar verbindt. De regelaar kan met een geschikt algorithme worden geprogrammeerd om toegang tot de lijn toe te wijzen overeenkomstig een voorafbepaald criterium, 20 dat gewenst kan zijn. Ofschoon gecentraliseerde regelaartoewijzings-stelsels op een geschikte wijze voldoen aan him beoogde functie, zijn zij niet altijd gewenst in verband met de inherente complexe bouw van het stelsel, die een gevolg is van het grote aantal onderlinge verbindingen, dat tussen de regelaar, de lijn en de poorten nodig is. Voorts 25 J doet zich een betrouwbaarheidsprobleem voor aangezien bij een onjuist functioneren van de regelaar het gehele stelsel buiten werking kan worden gesteld. Een stelsel met een gecentraliseerde regelaar vindt men in het Amerikaanse octrooischrift 3-983.5^0.
Het is bekend gebruik te maken van verdeelde lijntoewijzingsstel-30 seis waarin geen regelaar wordt gebruikt voor het bepalen van toegang, doch in plaats daarvan de onderlinge samenwerking van de verzoekende poorten de lijntoewijzing in het geval van simultane verzoeken bepaalt.
Dergelijke verdeelde stelsels verdienen dikwijls de voorkeur aangezien de kosten- en betrouwbaarheidsproblemen, die zich bij het gecentraliseer- 35 de regelaarstelsel voordoen, worden vermeden.
...............il 8300040 Λ \ • . .-2-
Bij een dergelijk verdeeld toewij zingsstelsel -wordt aan elke poort die toegang kan verzoeken tot een gemeenschappelijke lijn, een constant prioriteitsgetal toegewezen, dat een aantal "binaire cijfers omvat. De toegang wordt in het geval van gelijktijdige verzoeken op basis van het 5 prioriteitsgetal verleend. Tijdens de lijnbetvistingsperiode, wanneer - twee of meer poorten gelijktijdig toegang vragen, voert elke vragende poort de overeenkomstige bits van zijn prioriteitsgetal sequentieel, bit voor bit, in synchronisme met het toevoeren van overeenkomstige bits door alle andere gelijktijdig vragende poorten, aan een arbitragelijn toe.
10 Wanneer elke bit wordt toegevoerd, vergelijkt elke vragende poort de waarde van de bit, die de poort op dit moment toevoert, met de logische combinatie van de overeenkomstige bits, die gelijktijdig door alle tegelijkertijd vragende poorten aan de arbitragelijn worden toegevoerd. Indien een bit, die een vragende poort op een bepaald moment toevoert, 15- een voorgeschreven relatie heeft ten opzichte van (bijvoorbeeld gelijk is aan of groter is dan) de bits, die door de andere vragende poorten aan de lijn worden toegevoerd, gaat deze handeling voort en voert de poort de volgende bit van zijn toegewezen prioriteitsgetal aan de arbitragelijn toe.
20 Elke poort blijft in de strijd zolang als elke bit, die de poort- toevoert, de voorgeschreven relatie heeft ten opzichte van de logische combinatie van de overeenkomstige bits, die tegelijkertijd door andere betwistende poorten worden toegevoerd. Een poort trekt zich uit de strijd terug wanneer de poort vast stelt, dat een bit, die deze poort toe-25 voert, een relatie ten opzichte van (zoals kleiner dan) de bits, die door de andere poorten worden toegevoerd, heeft, hetgeen aangeeft, dat een of meer van de andere poorten een hoger prioriteitsgetal hebben. Op dat moment trekt elke poort met een lager prioriteitsgetal zich uit de strijd terug en voert deze poort geen verdere bits aan de lijn toe.
30 Deze strijdhandeling duurt voort; de resterende bits van de poort- prioriteitsgetallen worden door alle resterende poorten aan de lijn toegevoerd; poorten met een lagere prioriteit trekken zich uit de strijd terug; en aan het eind van het betwistingsinterval, wanneer de laatste bit aan de lijn wordt toegevoerd, blijft slechts de poort met de hoog-35 ste prioriteit in de strijd en wordt aan deze poort toegang tot de lijn verschaft.
Een inrichting van het bovenbeschreven type vindt men in het 8300040 .......................................
4 .........η.
- - - - 3 -
Amerikaanse octrooischrift 3.796.992 en in het Amerikaanse octrooischrift 3.818.^7.
Het "bovenbeschreven verdeelde betwistingsstelsel werkt op een "bevredigende wijze. Een probleem echter is, dat de poortprioriteitsge-5 tallen vastliggen en aangezien de poorttoegang door deze getallen wordt bepaald, de poorten kunnen worden beschouwd als functioneel in een vaste preferentiereeks te zijn opgenomen, waarbij de poort waaraan de meeste voorkeur wordt gegeven, het hoogste prioriteitsgetal heeft, en de poort waaraan de minste voorkeur wordt gegeven het laagste prioriteitsgetal 10 bezit. Waar dit het geval is, is de toegang tot de lijn niet onpartijdig, aangezien poorten met de hogere prioriteitsgetallen altijd worden begunstigd in het geval van simultane verzoeken. Ofschoon deze onbillijke toewijzing van poorten in bepaalde stelsels kan worden toegestaan, vormt zij een probleem bij die stelsels, waarin een meer billijke toegang door 15 alle poorten is vereist.
De problemen worden volgens de uitvinding opgelost bij het stelsel voor het toewijzen van toegang tot een wat opvragen betreft gedeelde faciliteit, waarin de arbitrageschakeling is voorzien van een aantal logische inrichtingen met een aantal toestanden, een logische besturings-20 schakeling om de logische inrichtingen in elk van de eenheden selectief en in combinatie om te schakelen uit een eerste toestand naar een tweede toestand onder bestuur van bepaalde parameters, die de huidige dynamische toestand van- de eenheden voorstellen, een registerschakeling voor het vormen van een dynamisch prioriteitsgetal van elk van de eenheden door 25 de uitgangssignalen van de logische inrichtingen als parametercijfers aan de meer significante cijferposities van het dynamische getal toe te voeren en door de cijfers van het toegewezen prioriteitsgetal aan de minder significante posities van het dynamische getal toe te voeren, waarbij het stelsel verder is voorzien van een maskergeleider, die de een-30 heden onderling verbindt, een eerste schakeling in de regelaar om een maskeromkeersignaal op gekozen tijdstippen aan de maskergeleider toe te voeren, een superpositieschakeling in elk van de eenheden, die op dat moment toegang verzoekt tot de wat opvragen betreft gedeelde faciliteit om de overeenkomstige cijfers van het bijbehorende dynamische prioriteits-35 getal gelijktijdig, achtereenvolgens, cijfer-voor-cijfer, op de arbitra-gelijn te superponeren, een vergelijkingsschakeling in elk van de verzoekende eenheden om de cijferwaarde op de arbitragelijn daarnaar met de 8300040 - k - overeenkomstige cijferwaarde, die door de verzoekende eenheid wordt toegevoerd, te vergelijken, een uitschakelschakeling in elk van de verzoekende eenheden, die in responsie op de aanwezigheid van het masker signaal op de masker lijn het uitgangssignaal van de vergelij kings schakeling 5 van de verzoekende eenheid uitschakelt, zodat de op de arhitragelijn door de eenheid gesuperponeerde parametercijfers niet worden gebruikt bij het bepalen van de toegang, en een tweede schakeling om een verzoekende eenheid van de eenheden uit de faciliteitstoegangsstrijd te verwijderen bij het detecteren van een voorgeschreven vergelijkingsresultaat tussen 10 een lijncijferwaarde en de overeenkomstige cijferwaarde, die door de eenheid wordt toegevoerd, waarbij de uitschakelschakeling zodanig werkt, dat de preferentie voor faciliteitstoegang tussen de gelijktijdig verzoekende eenheden wordt bepaald door eventuele parametercijfers, waarvan de vergelijking niet buiten werking is gesteld, en door de toegevoerde cijfers 15, van de toegewezen prioriteitsgetallen van de verzoekende eenheden.'"
Volgens de uitvinding omvat elke poort faciliteiten om de huidige toestand van verschillende operationele poortparameters dynamisch te controleren en overeenkomstige poortprioriteitsbits op te wekken, die deze parameters voorstellen. Deze opgewekte bits worden tezamen met de 20 toegewezen poortprioriteitsgetalbits gebruikt voor het bepalen van de lijntoegang.
De door de faciliteiten volgens de uitvinding opgewekte poortpa-rameterbits worden in de meer significante bitposities van een poort-schuifregister gevoerd. De toegewezen .-poortprioriteitsgetalbits worden 25 aan de rest van het schuif register toegevoerd teneinde van minder significantie dan de parameterbits te zijn. Tijdens de lijnbetwistingstijden, worden de bits in het schuifregister van elke verzoekende poort sequentieel, een-voor-een, uitgelezen, beginnende met de meest significante bit, en toegevoerd aan de arbitragelijn, 30 Tijdens omstandigheden waarin door de faciliteiten volgens de uitvinding geen poortparameterbits worden opgewekt, bevat het schuifregister nullen in de overeenkomstige meer significante bitposities en bezit het regulair toegewezen poortprioriteitsgetal bits in de minder significante bitposities daarvan. Onder deze omstandigheden wordt de poort-35 prioriteit bepaald onder gebruik van slechts het toegewezen poortprioriteitsgetal·. Tijdens operationele toestanden van poorten, waarin een 1 voor één of meer van de parameterbits wordt opgewekt, worden deze parame- 8 3 0 0 0 4 0 ....................................................
- 5 - terbits evenwel uit bet schuifregister voor de poortprioriteitsgetalbits uitgelezen en zullen deze derhalve de lijntoegang besturen. Indien twee of meer poorten identieke parameterbits bezitten, die op een één zijn ingesteld, en er geen andere poorten met parameterbits zijn, die 5 een hogere prioriteit aangeven, worden de poortprioriteitsgetalbits gebruikt om de knoop door te hakken.
De volgens de uitvinding verschafte faciliteiten voor het controleren van poortparameters en het opwekken van overeenkomstige parameterbits, voor invoer in het poortschuif register, omvatten faciliteiten • ΐθ voor het controleren van de huidige inhoud van een pakket buff er in elke poort teneinde vast te stellen of deze minder dan half vol is, tenminste half vol is of vol is met pakketinformatie. Deze faciliteiten kunnen respectievelijk voorzien in geen bits, een buffer-haif-vol-bit, en een buffer-vol-bit.
15 De uitvinding voor ziet in faciliteiten voor het opwekken van poort- parameterbits met snapshot-faciliteiten, welke ervoor zorgen, dat alle poorten, die op een bepaald tijdstip om dienstverlening verzoeken, voor alle later verzoekende poorten worden bediend. Deze snapshot-faciliteiten omvatten een flip-flop, die op een bepaald tijdstip wordt ingesteld, 20 een snapshot-tijdstip genoemd, in elke poort, die dan om lijntoegang verzoekt . De instelling van deze flip-flop in elk van deze poorten voert een snapshot-bit van 1 aan het bijbehorende schuifregister als een meer significante bit voor de bits van het toegewezen poortprioriteitsgetal toe.
Een snapshot-flip-flop wordt teruggesteld wanneer de poort daarvan toe-25 gang tot de lijn verkrijgt en aan het eind van een bepaald aantal be-tvistingsperioden zullen alle poorten waarvan de bijbehorende snapshot-flip-flops zijn ingesteld, zijn bediend en zullen hun snapshot-flip-flops zich in een terugsteltoestand bevinden. Er treedt dan een nieuwe snapshot-tijd op en de snapshot-flip-flop in elke dan verzoekende poort wordt in-30 gesteld om een nieuwe groep van poorten te bepalen, waaraan de voorkeur wordt gegeven.
Evenals eerst worden de overeenkomstige schuifregisterbits van elke verzoekende poort gelijktijdig aan de arbitragelijn tijdens de betwis-tingstijd en wel sequentieel, bit-voor-bit toegevoerd. Hierbij zijn zovel 35 poortparameterbits als de toegewezen poortprioriteitsgetalbits aanwezig.
De bitvaarden van elke betwistende poort worden in een voorgeschreven volgorde vergeleken met de overeenkomstige lij ncijf ervaar de. Een eenheid 8300040 ^ - 6 - ** * wordt uit de lijnstrijd verwijderd, indien bij een cijfervergelijking een voorgeschreven resultaat wordt verkregen, dat aangeeft, dat een andere poort met hogere prioriteit om toegang verzoekt. Bij de beschreven uitvoeringsvorm volgens de uitvinding is de prioriteit voor lijntoegang 5 gebaseerd op de waarde van het getal, bepaald door de parameterbits en de prioriteit snummerbits in elk poort schuif register. Bij de beschreven uitvoeringsvorm wordt een bedrade OF-TTL-lijn gebruikt, waarin een 1 de dominante laagspanningstoestand voorstelt.'
Verder verkrijgt men volgens de uitvinding een grotere flexibi-10 liteit door de poortpreferentie te bepalen door de aanwezigheid van een maskerlijn. De masker lijn is effectief wanneer deze wordt geactiveerd door een stelselregelaar teneinde te veroorzaken, dat de arbitragescha-keling van elke poort op een selectieve wijze êên of alle parameterbits tijdens de betwistingstijd buiten beschouwing laat.
15 Het maskersignaal schakelt een schakeling in elke poort tij'delijk uit en veroorzaakt, dat de lijntoegang wordt bepaald door het toegewezen poortprioriteitsgetal plus êên van de parameterbits, die niet wordt gemaskeerd. Tegelijkertijd maakt de maskerschakeling het mogelijk, dat alle bits, inclusief de gemaskerde parameterbits, tijdens de betwistings-20 tijd aan de arbitragelijn worden toegevoerd. De bits op de lijn kunnen worden gebruikt door andere stelselfaciliteiten, zoals registratiefacili-teiten, om de stelselstatus te controleren en de doeltreffendheid van de parameterbits te bepalen.
Deze maskering is een gewenst kenmerk aangezien het onder bepaal-25 de stelselomstandigheden gewenst kan zijn êên of meer parameterbits bij het bepalen van de lijntoegang buiten beschouwing te laten. De uitvinding realiseert het maskerlijnkenmerk op een fout-tolerante wijze, waarbij wordt belet, dat de maskerlijn de toegewezen poortprioriteitbits maskeert. Hierdoor wordt ervoor gezorgd, dat een bepaalde poort steeds zal worden 30 gekozen in het geval van een onjuiste, toestand, waarbij permanent een maskersignaal aan de maskerlijn wordt toegevoerd.
Verder is een inschakel-/uitschakellijn aanwezig, welke een geleider omvat, die voor elke poort uniek is en zich vanuit een stelselregelaar naar de poort uitstrekt. De geleider is verbonden met een schakeling 35 in elke poort, die de poort op een doeltreffende wijze buiten werking stelt en belet, dat deze om lijntoegang verzoekt. Dit kenmerk is van nut bij onjuiste ketenwerkingen, welke eventueel kunnen leiden tot het feit, 83 0 0 0 4 0 ......' ....................................
- 7 - dat een poort steeds alle 1-en aan de lijn tijdens de arbitr aget ij d toevoert en derhalve de lijntoegang monopoliseert.
Bij een pakketschakelaar worden pakketten in een buffergeheugen in de poorten opgeslagen; de logische poortbetwistingsketen dingt naar 5 toegang tot de gemeenschappelijke hulpbronnen, inclusief meer in het bij» zonder een gemeenschappelijke pakketoverdrachtslijn, die hier een informatielijn wordt genoemd. Een pakket zal verloren gaan, indien het wordt overgedragen naar een poort, welke reeds een of meer pakketten in het bijbehorende buffergeheugen bezit en niet voldoende ruimte heeft om nog 10 een pakket op te slaan. Be mate van verlorengaan van pakketten kan gering worden gemaakt· door in elke poort voldoende geheugenruimte te verschaffen, zodat op een statistische basis de mate van verlorengaan van pakketten acceptabel is bij de verkeersgrens van de schakelaar. De uitvinding maakt het mogelijk de pakketschakelaar zodanig te ontwerpen, dat 15 kleinere geheugens nodig zijn om dezelfde mate van verlorengaan van pakketten bij een bepaalde mate van netwerkverkeer te verschaffen; of bij een constante hoeveelheid geheugen, zal de mate van verlorengaan van pakketten kleiner zijn bij een bepaalde mate van verkeer. Aangezien de grootste hoeveelheid kosten en complexheid van de schakelaar meer in het 20 bijzonder aanwezig is in het geheugen of de queue van de poorten, kan de logische poortbetwistingsketen op een aanmerkelijke wijze worden geëxpandeerd, waarbij nog steeds de kosten en de complexe bouw van het stelsel worden gereduceerd aangezien de vermogens volgens de uitvinding significante kosten- en complexheidsreducties in het geheugen mogelijk maken.
25 Be uitvinding voorziet in organen om het arbitrage-algorithme van de schakelaar gevoelig te.maken voor de dynamische toestand van de poorten en ook in organen om de parameters, waarvoor het algorithme gevoelig is, op een raster-voor-raster-basis te wijzigen. Dit geschiedt door fout-tolerante organen zonder dat iets wordt opgeofferd aan de verdeelde aard 30 . van de arbitrage-organen.
De bovenbeschreven inrichting lost het probleem van de stand der techniek op, doordat wordt voorzien in een grotere flexibiliteit en een meer optimale toewijzing van poorten voor toegang tot een faciliteit of lijn in stelsels, waarbij aan elke poort een vast prioriteitsgetal is 35 toegewezen, waarvan de waarde anders de lijntoegangsprioriteit zou bepalen.
De uitvinding zal onderstaand nader worden toegelicht onder ver- ____Λ 8300040 ' P * - 8 - wijzing naar de tekening. Daarbij toont : fig. 1 een vereenvoudigd blokschema ter illustratie van de componenten van een typerend stelsel, waarin de uitvinding kan worden toegepast; 5 fig. 2 verdere details van de poortketen volgens fig. 1; fig. 3 een tijddiagram; fig. ^ en 5 de ketendetails van de logische arbitrageschakeling van de poort volgens fig. 2; en fig. 6, welke men bij fig. 3 vindt, de wijze waarop de figuren tO k en 5 ten opzichte van elkaar dienen te worden geplaatst.
Fig. 1 toont een pakketschakelstelsel volgens de uitvinding. In fig. 1 is weergegeven een regelaar 100 met een polariteitsgenerator 122, poorten 110-1 tot en met 110-n, een schakelaar 107» en een aantal lijnen» die de regelaar 100 met de poorten 110 verbinden. Deze lijnen omvatten 15- een pakketlijn 105, welke de informatie ontvangt, die vanuit de uitgang van elke poort 111 haar een ander punt wordt gevoerd. De pakketlijn 106 ontvangt deze informatie nadat deze via de schakelaar 107 is gevoerd en voert deze informatie aan de ingang 112 van elke poort toe. Een kloklijn 103 voert de signalen, aangegeven in fig. 3, uit de regelaar aan de 20 poorten toe. De arbitragelijn 102 ontvangt tegelijkertijd de overeenkomstige prioriteitsbits, die sequentieel door elke vragende poort gedurende de lijnbetwistingstijd worden toègevoerd. De polariteitsgeleider 101 voert een potentiaal uit de regelaar 100 aan de poorten 110 op gekozen tijdstippen toe teneinde te veroorzaken, dat deze poorten aan de 25 lijn 102 het omgekeerde van elk cijfer van hun toegewezen prioriteits-getal toevoeren.
De inschakel-/uitschakellijn 108 omvat een geleider, die uniek is voor elke poort en zich vanuit de regelaar 100 naar elke poort 110 uitstrekt. Deze lijn is effectief wanneer de lijn wordt geactiveerd tenein-30 de te veroorzaken, dat de bijbehorende poort uit het dienstverlenings-bedrijf wordt verwijderd en toegang tot de arbitragelijn en de pakket-lijnen 105 en 106 aan deze poort wordt ontzegd. De maskerlijn 104 omvat een geleider, die voor alle poorten gemeenschappelijk is en zich vanuit de regelaar 100 naar de poorten uitstrekt. Deze lijn is effectief 35 wanneer zij wordt geactiveerd teneinde te veroorzaken, dat een combinatie van de poortparameterbits tijdens de betwistingstijd buiten beschouwing wordt gelaten, zodat de lijntoegang wordt toegewezen op basis van de res- 8300040 * - 9 - terende parameterbits, indien aanwezig, en het aan elke poort toegewezen prioriteitsgetal.
De informatieprocessor 120-1 en de postregelaar 120-n zijn tezamen met de posten 121 illustratief voor het type van faciliteiten, dat door 5 de poorten kan worden bediend. Zoals typerend is bij pakketschakeling, draagt een zendende poort, die toegang tot de pakketlijn 105 verkrijgt, informatie, die gewenst is, over de pakketlijn 105» via de schakelaar 107, en via de pakketlijn 106 naar de ingang 112 van de poort waarnaar de informatie is gericht, over.
10 Fig. 2 toont verdere details van de poorten 110 volgens fig. 1.
• Elke poort omvat een I/0-koppelinrichting 200, een ingangslijnkoppel-inrichting 210, en een uitgangslijnkoppelinrichting 220 .De ingangslijn-koppelinrichting 210 omvat een logische arbitrageketen 218 en een buffer keten 213, die informatie aan de pakketlijn 105 toevoert. De koppel-15 inrichting 210 omvat voorts een FIFO 211, en een FIFO-regelaar 21 h. De FIFO ontvangt pakketinformatie uit de koppelinrichting 200 en slaat deze tijdelijk op totdat de informatie wordt uitgelezen en via de buffer aan de-.pakketlijn 105 wordt toegevoerd. De FIFO-regelaar 21 k ontvangt informatie over de baan 212 vanuit de FIFO met lengte-informatie, zoals 20 bits, welke specificeren of de FIFO op dit moment tenminste half-vol of vol is. De FIFO-regelaar voert deze informatie over banen 206 en 207 aan de logische arbitrageketen 218 toe, welke deze informatie als extra parameterbits voor betwistingsdoeleinden gebruikt. De uitgangslijnkoppelinrichting 220 bevat de schakeling door middel waarvan de poort informa-25 tie van de pakketlijn 106 ontvangt. Deze schakeling omvat een buffer 221, een FIFO 227, een FIFO-regelaar 225, en een pakketherkennings inrichting 223.
Meer in het bijzonder voert de informatieprocessor 120, die door de poort volgens fig. 2 wordt bediend, een pakket van informatie, dat 30 naar een andere poort moet worden gezonden, over de baan 116-1, via de I/O-koppelinrichting 200 en via de baan 201 aan de FIFO 211 toe. De FIFO-regelaar 21^ detecteert de ontvangst van een volledig pakket door de FIFO 211, en zendt een verzoek voor lijntoegang naar de logische arbitrageketen 218, die dan tijdens het volgende betwistings- of arbitra-35 ge-interval werkt en tracht toegang voor de poort tot de lijn 105 te verkrijgen. Bij het verkrijgen van een dergelijke toegang veroorzaakt de FIFO-regelaar 2lk, dat de FIFO 211 de pakketinformatie, die deze bevat, —__- -1 8300040 ί *- - 10 - via de "buffer 213 aan de pakket lijn 105 toevoert. Deze informatie omvat inleidende informatie, welke de poort identificeert waarnaar liet pakket wordt gezonden. Ha het passeren van de schakelaar 107 van fig. 1 wordt de informatie over de pakket lijn 106 aan de haan 112 van de ontvangende 5 poort en via de "buffer 221 daarvan aan de bijbehorende FIFO 227 en de bijbehorende pakketherkenningsinrichting 223 toegevoerd. Het element 223 detecteert, dat de informatie, welke zich thans in de FIFO 227 bevindt, inderdaad naar deze poort is gericht en veroorzaakt daarna door middel van de FIFO-regelaar 225, dat de FIFO 227 de informatie via de baan 202, 10.· de I/O-koppelinrichting 200 en via de baan 117 naar de inrichting richt, die door de ontvangende poort wordt bediend.
Fig. 3 toont de golfvormen van de tempeer- en besturingssignalen, die via de kloklijn 103 aan de poorten worden toegevoerd. Het bovenste signaal is een positieve rasterpuls en identificeert het begin van elk 15- raster. Een lijnbetwistingsinterval begint bij elke rasterpuls. Dit raster is zolang als voor een geheel over te dragen pakket nodig is. De logische lijnbetwisting en de pakketoverdracht kunnen gelijktijdig gedurende elk raster optreden, waarbij de poort, die een betwistingsperiode wint, de pakketlijn 105 tijdens het volgende raster bestuurt. Het onder-20 ste signaal is het bit-kloksignaal en dit signaal wordt gebruikt voor een aantal besturings doeleinden tijdens het betwistings- of arbitrage-interval.
De gedetailleerde uitvoeringsvorm van de logische arbitrageketen 218 van fig. 2 is weergegeven in fig. k en 5. Deze schakeling realiseert 25 verder de prioriteitscodebits en een inschakel-/uitschakellijn of masker lijn, welke veroorzaakt, dat elke verzoekende poort eventuele status-bits op de arbitragelijn buiten beschouwing laat wanneer de uitschakel-potentiaal wordt aangelegd.
_i .—.Tijdens de basisarbitrageperiode wordt het ,,hard-wired,, toege-30 wezen poortgetal in het element 527 via de baan 528 toegevoerd aan het parallel-in, serie-uit-schuifregister 500. De RASTERKLOK-puls wordt aan de BELASTIHG-ingang van het schuifregister 500 via de baan k26 toegevoerd. Wanneer de RASTEEKLOK hoog wordt, worden alle bits van het toegewezen poortgetal parallel aan het schuifregister 500 toegevoerd. Op dit moment 35 wordt aangenomen, dat de signalen voor de volle bit (baan 52*0, halfvolle bit (baan 522) en de snapshot-bit (baan k23a die aan het schuifregister 500 worden toegevoerd, LO zijn (zoals later zal worden besproken).
8300040 * ' « - 11 -
Walmeer de poort voor de eerste mal wordt bekrachtigd, worden de flip-flops 4l0, 4ll, 4l8, 421 en 422 teruggesteld door het HOOFDVEIJGEEF-ingangssignaal op de respectieve CLE-ingangen daarvan over de haan 4l6.
De respectieve Q-uitgangen daarvan zijn LO wanneer deze flip-flops wor-5 den teruggesteld.
Wanneer uit de FIFQ-regelaar 214 een YEEZOM-HAHGEHDE-signaal 216 aanwezig is wanneer de poort cm lijntoegang verzoekt, wordt een Hl over de haan 216 naar de rechter ingang van de NM-poort 430 en de onderste ingang van de EN-poort 4lT gevoerd. Deze Hl stelt deze poorten in werking.
10 Wanneer de volgende EASTEEKLQK Hl wordt op de haan 426, wordt het uitgangssignaal van de HEH-poort 430 LO. Het L0-uit gangs signaal van de HM-poort 430 wordt over de haan 431 toegevoerd aan de actieve L0-voor-instelingang van de D-flip-flop 410 en aan de actieve LO-instelingang van de SE-flip-flop 412. Dit LO-ingangssignaal stelt de heide fliprflops 15 in en veroorzaakt, dat hun Q-uitgangen Hl worden. Het HI Q-uit gangs-signaal uit de SE-flip-flop 412 wordt over de haan 413 gevoerd om, de HM-poort 4θ6 met drie ingangen gedeeltelijk in werking te stellen. Deze Hl stelt ook de D-ingang van de D-flip-flop 421 in werking.
Alle hits in het schuifregister 500 worden nu in serie, een hit 20 tegelijkertijd met elke puls van de hitklok, over de haan 501 uit het schuifregister naar de onderste ingang van de exclusieve 0F-poort 4o4 verschoven. 0p dit moment wordt aangenomen, dat de bovenste ingang van de exclusieve 0F-poort 4o4 LO is, zodat signalen op de onderste ingang over de haan 501 de poort 404 naar de haan 405 ongewijzigd passeren. Het 25 uit gangs signaal van de exclusieve 0F-poort 4θ4 wordt over de haan 405 naar de middeningang van de KM-poort 4θ6 naar de onderste -ingang van de exclusieve 0F-poort 409 gevoerd. De rechter- en linker ingangen van de EM-poort 4θ6 zijn op dit moment ingeschakeld en derhalve worden de aan de middeningang van deze poort toegevoerde hits omgekeerd en via de haan 30 407 aan de arbitragelijn 102 toegevoerd.
De logische combinatie van de prioriteitshits, die door alle verzoekende poorten aan de lijn 102 worden toegevoerd, wordt vanuit de lijn 102 toegevoerd aan de bovenste ingang van de exclusieve 0F-poort 409 via de haan 408 en aan de bovenste ingang van de poort 417. De exclusieve 0F-35 poort 409 vergelijkt de huidige cijfervaarde van de arbitragelijn 102 met de waarde van het cijfer, dat deze poort op de lijn brengt. Indien er een onjuiste aanpassing is, zullen de ingangssignalen van de exclusieve 830 0 0 4 0 ' ~........... .........................
_ fi - 12 - OF-poort U09 aan elkaar zijn aangepast en wordt de tiitgang van de exclusieve OF-poort 409 LO. Men stelt» dat een onjuiste aanpassing aanwezig is wanneer de poort een poging doet om een Hl aan de lijn toe te voeren als een 0 pp de uitgang van de poort 4θβ op een tijdstip, waarop de lijn LO 5 wordt gedreven als tenminste een andere poort wanneer aan de lijn vanaf de uitgang van de ‘bijbehorende poort 4o6 een 1 wordt toegevoerd. Wanneer derhalve een dergelijke onjuiste aanpassing aanwezig is, is de onderste ingang van de poort 409 LO van de 0 uit het schuifregister van de huidige poort; de bovenste ingang van de poort is eveneens LO van de 1, die in 10 geïnverteerde vorm aan de lijn 102 wordt toegevoerd door de poort 4θβ van een andere poort. Deze veroorzaakt, dat de poort 409 een LO als een onjuist-aanpassingssignaal opwekt. Dit betekent, dat de poort die een 1 toevoert, een hogere prioriteit heeft en dat de poort, welke een 0 toevoert, zichzelf uit de strijd dient terug te trekken.
‘15 Het LO-onjuiste-aanpassingssignaal uit de exclusieve OF-poort 409 wordt via de baan 439» via de poort 440 aan de D-ingang van de D-flip-flop 410 toegëvoerd. Bij het begin van de volgende bitklokpuls wordt de Q-uitgang van.de D-flip-flop 410. LO en deze LO wordt via de baan 411 toegevoerd aan de actieve LO R-ingang van de RS-flip-flop 412. Deze LO 20 stelt de RS-flip-flop 412 terug. Het resulterende LQ-uitgangssignaal op Q van de RS-flip^flop 412 wordt via de baan 413 toegevoerd aan de rechteringang van de UM-poort 4θβ. Deze L0 belet op een doeltreffende wijze, dat de UM-poort 4θ6 prioriteitsbits aan de lijn 102 toevoert doordat de rechteringang van de poort buiten werking wordt gesteld. Der-25 halve zal de poort volgens fig. 4 en 5 hebben gefaald om de arbitrage te winnen onder de boven aangenomen omstandigheden. Thans wordt aangenomen, dat geen onjuiste aanpassing wordt gedetecteerd. De uitgang van de exclusieve OF-poort 409 blijft Hl wanneer élk cijfer wordt tóegevoerd aangezien, de twee ingangssignalen aan de poort niet aan elkaar zijn aangepast. 30 Dit HI-uitgangssignaal wordt over de baan 439 via de poort 44 toegevoerd aan de D-ingang van de D-flip-flop 410. Dit HI-ingangssignaal veroorzaakt, dat de bijbehorende Q-uitgang Hl blijft over de baan 411 naar de LQ-terugstelingang van.de SR-flip-flop 412. Deze overgang van L0 naar Hl bij de LO-terugstelingang van de SR-flip-flop 412. stelt deze flip-35 flop niet terug en derhalve blijft de bijbehorende Q-uitgang HX. Het Q-uitgangs signaal van de SR-flip-flop 412. wordt over de baan 413 toegevoerd aan de ingang van de UM-poort 4θβ. Hierdoor blijft deze UM-poort de 83 0 0 Ö 4 Ö * m - 13 - prioriteitbits naar de arbitragelijn 102 doorgeven en de poort in de strijd houden.
Een poort' "wint de arbitrage voor de lijn 102 wanneer door de bijbehorende exclusieve OF-poort h09 geen onjuiste aanpas singstoestand wordt 5 gedetecteerd. Dit veroorzaakt, dat de Q-uitgangen van de flip-flops 410 en bl2 Hl blijven. Het Hl Q-uitgangssignaal van de SR-flip-flop 412 wordt toegevoerd aan de D-ingang van de D-flip-flop 421 over de baan 413.
Het HI-signaal van de volgende RASTERKLOK-puls stelt de Q-uitgang van de D-flip-flop 421 op Hl in. Het HI-uitgangssignaal uit Q van de D-flip-10 flop 421 wordt als een POORT GEKOZM signaal op de lijn 21T gevoerd. Het POORT GEKOZEH signaal wordt ook toegevoerd aan de R-ingang van de SR-flip-flop 422 teneinde de Q-uitgang daarvan op LO terug te stellen. Dit LO Q-uitgangssignaal van de SR-flip-flop 422 wordt over de baan 423 als een 0 voor de SSB-bit aan het schuifregister 500 toegevoerd.
15 De uitvinding voorziet in extra prioriteitscodebits, die bij de toegewezen poortnummerbits van het element 527 ais de meest significante bits van de prioriteitscode van de poort tijdens de betwisting kunnen worden gevoegd. Deze worden geleverd door de flip-flops.521 en 523, welke werken wanneer door de FIFO-regelaar 214 een "volle" of "half-volle" 20 toestand wordt gedetecteerd. Wanneer de FIFO-regelaar 214 vaststelt, dat de FIFO 211 tenminste half-vol is, wordt een Hl half-VOL signaal over de baan 206 vanuit de FIFO-regelaar 214 aan de D-ingang van de D-flip-flop 521 toegevoerd. De HI-overgang van de ceerste RASTERKLOK op de CLK-in-gang van de flip-flop 521 over de baan 426 stelt de flip-flop in tenein-25 de te veroorzaken, dat het Q-uitgangssignaal daarvan Hl wordt. Het Hl Q-uitgangssignaal van de D-flip-flop 521 wordt over de baan 522 toegevoerd aan de 2SB-ingang van het schuifregister 500. De vertraging in de flip-flop 521 maakt het mogelijk, dat dezelfde klokrand van de RASTERKLOK zowel de flip-flop 521 als het. schuifregister 500 klokt zonder dat een 30 wedlooptoestand optreedt.
Wanneer de FIFO-regelaar 214 vaststelt, dat de FIFO 211 vol is, wordt.een Hl VOL-signaal op de baan 207 uit de FIFO-regelaar 214 naar de D-ingang van de D-flip-flop 523 gevoerd. De overgang van LQ naar Hl bij de volgende RASTERKLOK-puls op de CLK-ingang van de flip-flop 523 35 stelt de flip-flop in teneinde te veroorzaken, dat de Q-uitgang daarvan Hl wordt. Het HI Q-uitgangssignaal van de flip-flop 523 wordt over de baan 52b toegevoerd aan de MSB -ingang van het schuifregister 500. De 8 3 0 0 0 4 0 »' · - 14 - · vertraging in de flip-flop 523 maakt het mogelijk, dat dezelfde klok-rand van de RASTERKLOK zowel de flip-flop 523 als het schuif register 500 klokt zonder dat een wedlooptoestand'optreedt.
Bits uit de flip-flops 521 en 523 veranderen de prioriteit voor 5 poortarbitrage, gebaseerd op het bepalen van een volle of een half-volle toestand. Deze bits worden dan tezamen met de snapshotbit op de baan 423 en het toegewezen "hard-wired" poortgetal 527 over de baan 528 aan het schuifregister 500 toegevoerd.'
De snapshot-bit wordt op een 1 ingesteld door een door drie 10 delende teller 514, indien geen andere poort een 1 als een snapshot-bit aan de arbitragelijn 102 toevoert op het tijdstip, dat de SSB-bit uit het schuifregister wordt uitgelezen en aan de lijn 102 wordt toegevoerd.
De lijn is op dat moment Hl aangezien alle poorten een 0 toevoeren. De door drie delende teller-514 wordt door elke RASTER-puls teruggesteld en 15 telt de volgende bitklokpulsen, die aan de CLK-ingang daarvan over de baan 425 worden toegevoerd.:
Opdat de voorrand van de puls, die door de door drie delende teller 514 wordt opgewekt, de snapshot-bit op de juiste wijze in de flipflop 418. klokt, moet’ervoor worden gezorgd, dat door de bepaalde combi-20 . natie van gekozen onderdelen, het snapshot-signaal nog steeds stabiel is op de D-ingang van de flip-flop 4l8 wanneer de klokpuls uit de teller 514 aankomt. Er doet zich hier een potentiële wedlooptoestand voor, omdat dezelfde voorrand van de bitklok, welke veroorzaakt, dat de logische arbitrageketen de volgende bit aan de arbitragelijn 102 toevoert, tevens 25 de teller 514 klokt. Voor de meeste realisaties toont een tempeeranalyse voor het meest slechte geval, dat de vertraging, welke wordt veroorzaakt door het'schuifregister 500, de.poort 4o4, de lijnaandrijfpoort 4θ6, de capaciteit van de arbitragelijn 102 en de poort 417 veel groter is dan de vertraging over de teller 514 en dat zich derhalve geen wedlooptoestand 30 voordoet. Indien bij een bepaalde keuze van de logische onderdelen wel een wedloopprobleem optreedt, wordt het probleem geëlimineerd door een vertragingselement, dat tussen de poort 417 en de D-ingang van de flipflop 418-wordt ingebracht. SSB-bits, die op de arbitragelijn 102 aanwezig zijn, stellen een 0 voor en worden als een Hl aan de bovenste ingang 35 van de Μ-poort 41T toegevoerd. Aangezien de D-flip-flop 4l8 slechts door de derde bitklokpuls uit de door drie. delende teller 514 wordt geklokt, kan.de Q-uitgang van deze flip-flop slechts op Hl worden ingesteld indien 8300040 a. -» - 15 - het uitgangssignaal van de EN-poort U17 op dit moment Hl is. Het uitgangssignaal van -de EN-poort klj is slechts Hl op het tijdstip van de bitklok 3» indien geen snapshot-hits van 1 op de arbitragelijn 102 aanwezig zijn en indien deze poort op de haan 216 een actief Hl. VERZOEK 5 HANGEND-signaal hezit. In dit geval wordt een HI-signaal over de haan 1ll*-l aan de poort 1*17 toegevoerd om de flip-flop 1*1$ in te stellen wanneer deze door de teller 51¾ wordt geklokt. Het HI Q-uitgangssignaal van de D-flip-flop 1*18 wordt aan de instelingang van de SR-flip-flop 1*22 over de haan 1*19 toegevoerd om de bijbehorende Q-mitgang op Hl in te stel-10. len. Dit HI-uitgangssignaal wordt als een 1 aan de SSB-ingang van het schuifregister 500 over de haan 1*23 toegevoerd. De snapshot-hit wordt dan door de overgang van LO naar Hl van de volgende RASTERKLOK aan het schuifregister 500 toegevoerd.
Alle hits in het parallel-in, serie-uit-schuifregister 500 worden 15- vervolgens één hit tegelijkertijd met elke puls van de bitklok over de haan 501 naar de exclusieve 0F-poort Uol* uit het schuifregister verschoven. Wanneer de bovenste ingang van de poort l*0l* L0 is, worden de hits ongewijzigd door de exclusieve 0F-poort l*0l* doorgelaten. De teller 1*33 en de flip-flop 1*35 9 welke zijn toegevoegd om bitklokpulsen te tellen 20 en te beletten, dat een signaal op de polariteitslijn 101 de eerste drie prioriteitbits (volle, half-volle en snapshot-hits) omkeert en het mogelijk te maken, dat een signaal op de polariteitslijn 101 slechts de toegewezen poortadresbits omkeert, die uit het element 527 worden ontvangen.
Een signaal op de maskerlijn 10¾ kan slechts de snapshot-hits en de 25 volle- en half-volle-hits maskeren.
De teller ¾33 en de SR-flip-flop ¾35 worden teruggesteld wanneer de RASTERKLOK-puls over de haan ¾26 Hl is. Dit veroorzaakt een LO-uitgangssignaal op de Q-uitgang van de SR-flip-flop ¾359 Deze L0 wordt over de haan ¾36 toegevoerd aan de EN-poort 1*02 hij de onderste ingang daarvan en 30 aan de NQF-poort 1*37 hij de onderste ingang daarvan. Wanneer de onderste ingang daarvan L0 is, inverteert het uitgangssignaal van de NOF-poort ¾37 een. L0-maskersignaal, dat aan de bovenste ingang van de poort uit de maskerlijn 10¾ over de haan 118-1 wordt toegevoerd. Het geïnverteerde maskerlijnsignaal wordt dan als een Hl over de haan ¾38 aan de onderste 35 ingang van de 0F-poort ^0 toegevoerd. Dit stelt een maskersignaal in en belet, dat de poort zich uit de strijd terugtrekt gedurende de tijd van de eerste drie hits, aangezien de Hl op de poort kko belet, dat de flip- 83 0 0 0 4 0 .........
- 16- flop 410 wordt teruggesteld. De MSB-, 2SB- en SSB-bits worden echter nog steeds aan de lijn 102 toegevoerd, zodat andere stelselfaciliteiten deze kunnen gebruiken voor statusregistratie of andere doeleinden, welke gewenst kunnen zijn.
5 Het LO-ingangssignaal van de EN-poort 402 uit de Q-uitgang van de flip-flop 435 stelt na de eerste drie bitperioden de EN-poort buiten werking en belet, dat deze een polariteitsomkeringssignaal doorgeeft, dat • uit de polariteitslijn 101 over de baan 113-1 wordt ontvangen. Het resulterende LÖ-uitgangssignaal van de EN-poort 402 wordt over de baan 403 10 aan de exclusieve OF-poort 4o4 toegevoerd. Dit maakt het mogelijk, dat het andere ingangssignaal uit het schuifregister 500 over de baan 501 de exclusieve OF-poort 4θ4 ongewijzigd over de baan lf05 naar de middeningang van de HEN-poort 4θ6 met drie ingangen en de exclusieve OF-poort 409 kan-passeren.
15 De door drie delende teller 433 wordt door de BITKLOK gelncre- menteerd wanneer elke bit uit het schuifregister 500 wordt verschoven. Wanneer drie bitklokpulsen zijn geteld, zijn de eerste drie bits (vol, half-vol en snapshot) uit het schuifregister 500 verschoven en stelt de door drie delende teller 433’ de uitgang Hl daarvan via de baan 434 naar ' 20 de SR-flip-flop 435 ia» De SR-flip-flop 435 wordt op de S-ingang daarvan op HX ingesteld en stelt de Q-uitgang daarvan op Hl in. Het HI-uitgangs- . signaal uit de SR-flip-flop 435 wordt toegevoerd aan de Eïï-poort 402 en de NOF-poort 43T» Het HI-ingangssignaal naar de NOF-poort 437 wordt omgekeerd in een LQ. Dit belet, dat een LO-maskerlijnsignaal 104 op de 25 baan 118-1 over de NOF-poort 437 wordt gevoerd. Het LO-uitgangssignaal van de NOF-poort 437 wordt over de baan 438' toegevoerd aan de OF-poort 440.. De Hl uit de SR-flip-flop 435 via de baan 436 stelt de EN-poort 402 gedeeltelijk in werking. Dit maakt het mogelijk, dat de polariteitslijn f · 101.een HI-omkeersignaal over de baan 113-1 en de EN-poort 402 aan de 30 exclusieve OF-poort 4θ4 toevoert.
Indien het polariteitslijnsignaal en de poortgetalbits uit het schuifregister 500 beide Hl zijn op de ingang van de exclusieve OF-poort 4o4, zal de uitgang L0 zijn. Indien de ingangssignalen uit de polariteits-lijn en de poortgetallen verschillen, zal de uitgang Hl zijn. Derhalve 35 maakt een L0-signaal uit de polariteitslijn 101 het mogelijk, dat een poortgetalbit de exclusieve OF-poort 4o4 ongewijzigd passeert. Een HI-ingangssignaal uit de polariteitslijn inverteert een poortgetalbit, die 83Ó 0 0 4 0 '............“ \ - 17 - over de exclusieve OF-poort 4o4 wordt gevoerd indien de Q-uitgang van de flip-flop 435 ook hoog is. Het uitgangssignaal van de exclusieve OF-poort 4o4 wordt weer aan de middeningang van de HEN-poort 4o6 met drie ingangen en aan de exclusieve OF-poort 409 over de haan 405 toegevoerd.
5 De linker ingang van de HEN-poort 4θ6 met drie ingangen wordt nor maliter ingeschakeld over de haan 443 door de flip-flop 442. De D-flip-flop 442 kan de logische poortarhitrageketen synchroon met de rasterklok hij het begin van een raster inschakelen of uitschakelen. Bij. een Hl op de haan 119 wordt de D-flip-flop 442 door de RASlERKLOK-puls over de haan 10 426 op Hl ingesteld. Het HI-uit gangs signaal hij Q wordt aan de EN-poort 4θ6 over de haan 443 toegevoerd teneinde de poort gedeeltelijk in werking te stellen. De flip-flop 442 hlijft ingesteld, waarbij de bijbehorende Q-uitgang Hl is tenzij op de lijn 108 en via de baan 119-1 een laag POORT UITSCHAKEL-signaal wordt ontvangen teneinde deze poort buiten 15 werking te stellen.
De rechteringang van de HEN-poort 4θ6 met drie ingangen wordt op de hoven besproken wijze over de haan 413 in werking gesteld. De HEN-poort 4o6 wordt derhalve ingeschakeld en het middeningangs signaal wordt omgekeerd en over de haan 407 als prioriteitshits naar de arbitragelijn 20 102. gevoerd. De prioriteitshits worden uit de arbitragelijn 102 aan de exclusieve OF-poort 409 en de poort 417 toegevoerd. De exclusieve OF-poort 409 vergelijkt de cijferwaarde van datgene, dat op de arbitragelijn 102 aanwezig is, met de waarde van elk cijfer, dat deze poort op de lijn brengt. Indien er een onjuiste aanpassing is, zijn de ingangssigna-25 len van de exclusieve OF-poort 409 identiek en wordt de uitgang van de exclusieve OF-poort 409 L0. Er wordt een onjuiste aanpassing gedetecteerd wanneer het lijnsignaal een 1 (L0) is en het poortsignaal een 0 (Hl) -is. Het LO-uitgangssignaal van de exclusieve OF-poort 409 wordt over de haan 439 toegevoerd aan de OF-poort 440. Dit L0-signaal wordt aan de 30 D-ingang van de D-flip-flop 410 toegevoerd. Hierdoor worden de flip-flops 410 en 412 teruggesteld en wordt de poort 4θ6 uitgeschakeld teneinde de poort uit de strijd terug te trekken.
Indien de ingangssignalen van de exclusieve OF-poort 409 niet identiek zijn, hlijft de uitgang van de exclusieve OF-poort 409 Hl. Dit EE-35 uitgangssignaal wordt over de haan 439 toegevoerd aan de OF-poort 440.
Het HI-ingangssignaal van de OF-poort 440 veroorzaakt een HI-uitgangs-signaal en derhalve een ΞΙ-ingangs signaal op D van de D-flip-flop 410.
8300040 - 18 -
Bij de D-ingang van de D-flip-flop 1*10 duurt de basisarbitrageperiode voort tot voltooiing, zoals boven is besproken.
8300040

Claims (7)

1. Stelsel -voor het toewijzen vaa toegang tot een wat opvragen betreft gedeelde faciliteit (105) over een aantal eenheden (110), waarbij elke eenheid is voorzien van een toegewezen uniek, uit n cijfers bestaand prioriteitsgetal (k2T), welk stelsel is voorzien van een stelsel-5 regelaar (100), een arbitragelijn (102), die alle eenheden (110) met elkaar verbindt, en een arbitrageschakeling (218) in elk van de eenheden (110) voor het verzoeken van toegang tot de wat opvragen betreft gedeelde faciliteit (10?) met het kenmerk, dat de arbitrageschakeling is voorzien van een aantal logische inrichtingen (521, 523) met een aantal toestanden, 10 een logische besturingsschakeling voor het selectief en in combinatie schakelen van de logische inrichtingen vanuit een eerste toestand naar een tweede toestand in elk van de eenheden onder bestuur van bepaalde parameters, die de huidige dynamische toestand van de eenheden voorstellen, een. registerschakeling (500) voor het vormen van een dynamisch 15 prioriteitsgetal van elk van de eenheden door de uitgangssignalen van de logische inrichtingen (522, 52*0 als parametercijfers aan de meer significante cijferposities van het dynamische getal toe te voeren en door de cijfers van het toegewezen prioriteitsgetal (527) aan de minder significante posities van het dynamische getal toe te wijzen, waarbij het stel-20 sel verder is voorzien van een maskergeleider (10U), die de eenheden (llO) met elkaar verbindt, een eerste schakeling (12U) in de regelaar (lOO). om op bepaalde tijdstippen aan de maskergeleider (101) een masker-omkeersignaal toe te voeren, een superpositieschakeling (U06) in elk van de eenheden, die op dat moment toegang tot de wat opvragen betreft ge-25 deelde faciliteit (105) verzoekt voor het gelijktijdig superponeren van de overeenkomstige cijfers van het bijbehorende dynamische prioriteits-. getal op de arbritagelijn (102), en wel sequentieel, cijfer-voor-cijfer, een vergelijkingsschakeling (^09) in elk van de verzoekende eenheden (110). om de cijferwaarde op de arbitragelijn (102) daarvan met de over-30 eenkomstige cijferwaarde, die door de verzoekende eenheid wordt toegevoerd, te vergelijken, een uit schakels chakeling (UUo) in elk van de verzoekende eenheden, die wanneer het maskersignaal op de maskerlijn aanwezig is, de uitgang van de vergelijkingsschakeling (U09) van de verzoekende eenheid zodanig buiten werking stelt, dat de parametercijfers, die 35 door de eenheid (110) op de arbitragelijn (102) worden gesuperponeerd, 8300040 ' - 20 - niet worden gebruikt "bij het "bepalen van de toegang, en een tweede schakeling (421) om uit de faciliteitstoegangsstrijd een verzoekende eenheid van de eenheden (110) te verwijderen "bij de detectie van eai voor geschreven vergelijkingsresultaat tussen een lijncijferwaarde en de overeen-5 komstige cijferwaarde, die door de eenheid wordt toegevoerd, waarbij de uitsehakelschakeling (U^-O) zodanig werkt, dat de preferentie voor facili-teitstoegang tussen de gelijktijdig verzoekende eenheden wordt "bepaald door eventuele parametercijfers, waarvan de vergelijking niet "buiten werking is gesteld, en door de toegevoerde cijfers van de toegewezen priori-10 teitsgetallen van de verzoekende eenheden.
2. Stelsel volgens conclusie 1 met het kenmerk, dat de logische "besturingsschakeling is voorzien van een "buffergeheugen (215) in elke eenheid, een arbitrageregélaar (214) voor het controleren van het buffer-. geheugen in elke eenheid teneinde te bepalen of het minder dan X procent 15 vol of X procent vol of vol informatie is, welke door de eenheid aan de . voor opvragen gedeelde faciliteit (105) moet worden toegevoerd, een eerste keten (206) om de eerste logische inrichting (521) in elke eenheid vanuit een eerste naar een tweede toestand om te schakelen wanneer de buffer van de eenheid tenminste X procent vol is, een tweede keten (207), 20 . welke bestemd is om de tweede inrichting van de logische inrichtingen (523) van een eenheid vanuit een eerste naar een tweede toestand om te schakelen wanneer de buffer van de eenheid vol is, en het register (500) uitgangssignalen van het stel logische inrichtingen als parametereijférs aan de faciliteit toevoert als de meer significante cijfers van het dy-25 namische prioriteitsgetal.
3. Stelsel volgens conclusie 2 met het kenmerk, dat de logische besturingsschakeling .verder is voorzien van een derde.logische inrichting .(.422) in elke eenheid, die door de stelselregelaar wordt bestuurd voor het bepalen van een snapshot optreden, een vierde logische inrichting 30 .(418, 417) in elke.eenheid voor het registreren van een. faciliteits-toegangsverzoek, dat tijdens een snapshot tijdoptreden aanwezig is, waarbij de vierde logische inrichting (4-18) is voorzien van een poort (4lT) om de derde logische inrichting (422) in elke eenheid waarvan een dienstverleningsverzoek tijdens een snapshottijd optreden aanwezig is, • 35 vanuit een eerste naar een tweede toestand om te schakelen, waarbij de derde logische inrichting (422) in de tweede toestand een snapshotbit . (423) als een van de parameterbits van het dynamische prioriteitsgetal 8300040 ·. - 21 -van de eenheid opwekt. h. Stelsel volgens conclusie 1 of 3 met het kenmerk, dat de arbi-trageschakeling verder is voorzien van een derde schakeling (fc3ö) om het uitschakelen van de vergelijkingsschakeling door een maskersignaal 5 te beletten wanneer de cijfers van het toegewezen prioriteitsgetal van een eenheid op de arbitragelijn worden gesuperponeerd.
5· Werkwijze voor het toewijzen van toegang tot een wat opvragen betreft gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid is voorzien van een uniek toegewezen uit n cijfers bestaand prioriteits-10 getal voor het bepalen van de faeiliteitstoegang wanneer een aantal eenheden gelijktijdig om toegang verzoekt met het kenmerk, dat logische inrichtingen met een aantal toestanden in combinatie in elke eenheid worden ingesteld om de geldende dynamische status van bepaalde eenheidspara-meters voor te stellen, in elke eenheid een dynamisch eenheidspriori-15 teitsgetal wordt gevormd, met cijfers, die door de inrichtingen worden opgewekt en de eenheidsparameters in de meer significante cijferpositie daarvan voorstellen, waarbij de cijfers van het toegewezen prioriteitsgetal van de eenheid zich in de minder significante cijferpositie bevinden, de eenheden met een maskerlijn en een arbitragelijn worden ver-20 bonden, een maskersignaal op gekozen tijdstippen aan de maskerlijn wordt toegevoerd, gelijktijdig op de arbitragelijn, sequentieel, eijfer-voor-cijfer, de overeenkomstige cijfers van het dynamische prioriteitsgetal van elk van de eenheden, die op dat moment om een faeiliteitstoegang verzoekt, worden gesuperponeerd, de cijferwaarden op de arbitragelijn 25 sequentieel met de overeenkomstige cijferwaarden, die door elk van de verzoekende eenheden worden toegevoerd, worden vergeleken, en de vergelijking van de parametercijfers, gesuperponeerd op de lijn, wordt belet wanneer een maskersignaal gelijktijdig qp de maskerlijn aanwezig is, zodat de preferentie tussen de verzoekende eenheden voor faciliteits-30 toegang wordt bepaald door een van de parameterci jf ers, waarvan de vergelijking niet wordt belemmerd, en de cijfers van de toegewezen prioriteit sgetallen, uit de faciliteitstoegangsstrijd een eenheid van de eenheden wordt verwijderd bij de detectie van een voorgeschreven vergelij-kingsresultaat tussen de eijferwaarde van de arbitragelijn en de waarde 35 van het overeenkomstige cijfer, dat dan door de eenheid wordt toegevoerd, en faeiliteitstoegang wordt toegestaan aan de eenheid, welke in de strijd blijft, nadat alle cijfers van.het bijbehorende dynamische prioriteits- 8300040 - 22 - getal aan de arbitragelijn zijn toegevoerd.
6. Werkwijze volgens conclusie 5S waarbij sommige van de parameter-cijfers in elke verzoekende eenheid worden opgewekt door bet controleren van een buffergeheugen in de eenheid teneinde te bepalen of het minder 5 dan X procent vol of X procent vol of vol informatie is, welke erop wacht om door de eenheidaan de faciliteit te worden toegevoerd, een eerste inrichting van de logische inrichtingen van een eenheid vanuit een eerste naar een tweede toestand wordt omgeschakeld wanneer het geheugen van de eenheid tenminste X procent vol is, een tweede inrichting van de 10 logische inrichtingen van een eenheid vanuit een eerste naar een tweede toestand wordt omgeschakeld wanneer het geheugen van de eenheid vol is, en uitgangssignalen van de logische inrichtingen als parametercijfers aan de arbitragelijn worden toegevoerd als de meer significante cijfers van het dynamische prioriteitsgetal van de verzoekende eenheden.
7. Werkwijze volgens conclusie 6, waarbij tenminste een van de parametercijfers in elke verzoekende eenheid wordt opgewekt door een snap-shottijd te bepalen, een derde inrichting van de logische inrichtingen in elke eenheid, die om toegang verzoekt, tijdens het optreden van de snapshottijd vanuit .een eerste naar een tweede toestand om te schakelen, 20 een snapshotcijfer aan de lijn toe te voeren als een van de parametercijfers in elke eenheid, die tijdens de snapshottijd om toegang verzoekt, en de logische inrichting in elke eenheid, waaraan vervolgens toegang tot de faciliteit wordt verschaft wanneer de snapshot-bit aan de lijn wordt toegevoerd vanuit een tweede naar een eerste toestand wordt omge-25 sehakeld.
8. Werkwijze volgens conclusie 6 of 7 in combinatie met het beletten van de belemmering van de vergelijking van de toegewezen prioriteitsge-talcijfers wanneer een maskersignaal op de masker lijn gelijktijdig met de superpositie van de toegewezen prioriteitscijfers op de arbitragelijn 30 aanwezig is. 83 0 0 0 4 Ö .......'...................... .............
NL8300040A 1982-01-07 1983-01-06 Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. NL8300040A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33767282 1982-01-07
US06/337,672 US4463445A (en) 1982-01-07 1982-01-07 Circuitry for allocating access to a demand-shared bus

Publications (1)

Publication Number Publication Date
NL8300040A true NL8300040A (nl) 1983-08-01

Family

ID=23321519

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8300040A NL8300040A (nl) 1982-01-07 1983-01-06 Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.

Country Status (8)

Country Link
US (1) US4463445A (nl)
KR (1) KR880002196B1 (nl)
CA (1) CA1193338A (nl)
DE (1) DE3300260A1 (nl)
FR (1) FR2519440B1 (nl)
GB (1) GB2114334B (nl)
NL (1) NL8300040A (nl)
SE (1) SE450055B (nl)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4633394A (en) * 1984-04-24 1986-12-30 International Business Machines Corp. Distributed arbitration for multiple processors
DE3546664C3 (de) * 1985-02-22 1995-10-26 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US4794516A (en) * 1985-10-31 1988-12-27 International Business Machines Corporation Method and apparatus for communicating data between a host and a plurality of parallel processors
US4809164A (en) * 1986-03-26 1989-02-28 Tandem Computers Incorporated Processor controlled modifying of tabled input/output priority
US5146565A (en) * 1986-07-18 1992-09-08 Intel Corporation I/O Control system having a plurality of access enabling bits for controlling access to selective ports of an I/O device
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5349690A (en) * 1988-05-11 1994-09-20 Digital Equipment Corporation Fair arbitration scheme for arbitrating between multiple nodes in a computer system seeking control of a common bus
US4961140A (en) * 1988-06-29 1990-10-02 International Business Machines Corporation Apparatus and method for extending a parallel synchronous data and message bus
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5274774A (en) * 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5168568A (en) * 1989-02-06 1992-12-01 Compaq Computer Corporation Delaying arbitration of bus access in digital computers
US5060139A (en) * 1989-04-07 1991-10-22 Tektronix, Inc. Futurebus interrupt subsystem apparatus
JP3553060B2 (ja) * 1990-01-02 2004-08-11 モトローラ・インコーポレイテッド マイクロコンピュータにおける逐次割込み
US5212796A (en) * 1990-01-02 1993-05-18 Motorola, Inc. System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
US5265092A (en) * 1992-03-18 1993-11-23 Digital Equipment Corporation Synchronization mechanism for link state packet routing
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
DE4304187B4 (de) * 1993-02-12 2005-11-10 Tenovis Gmbh & Co. Kg Verfahren zur Beschleunigung des Zugriffswettbewerbs für an ein Bussystem angeschlossene Stationen in Kommunikations-Vermittlungsanlagen
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5546548A (en) * 1993-03-31 1996-08-13 Intel Corporation Arbiter and arbitration process for a dynamic and flexible prioritization
US5388245A (en) * 1993-06-01 1995-02-07 Intel Corporation Memory arbitration method and apparatus for multiple-cycle memory coprocessors employing a data cache unit and stack RAM
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
DE19614238C1 (de) * 1996-04-10 1997-12-11 Siemens Ag Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
US5898694A (en) * 1996-12-30 1999-04-27 Cabletron Systems, Inc. Method of round robin bus arbitration
US6356560B1 (en) * 1997-05-30 2002-03-12 Adtran, Inc. Arbitration mechanism for statistically multiplexed frame relay switching system
US5909558A (en) * 1997-07-31 1999-06-01 Linzmeier; Daniel Low power serial arbitration system
KR100455396B1 (ko) * 2002-10-14 2004-11-06 삼성전자주식회사 마스터 블록들의 우선 순위를 결정하는 파라미터 발생회로 및 파라미터 발생 방법.
DE102004013635B4 (de) * 2004-03-19 2006-04-20 Infineon Technologies Ag Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens
DE102010023569A1 (de) * 2010-06-08 2011-12-08 Siemens Aktiengesellschaft Verteiltes Kommunikationssystem, insbesondere für Leistungsschalter
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (nl) * 1971-12-27 1973-09-27 Hitachi Ltd
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
SE414087B (sv) * 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US4209840A (en) * 1978-06-28 1980-06-24 Honeywell Inc. Data processing protocol system
US4320452A (en) * 1978-06-29 1982-03-16 Standard Oil Company (Indiana) Digital bus and control circuitry for data routing and transmission
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4281381A (en) * 1979-05-14 1981-07-28 Bell Telephone Laboratories, Incorporated Distributed first-come first-served bus allocation apparatus
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen

Also Published As

Publication number Publication date
SE8207441L (sv) 1983-07-08
KR840003564A (ko) 1984-09-08
US4463445A (en) 1984-07-31
DE3300260C2 (nl) 1990-02-22
GB8300292D0 (en) 1983-02-09
KR880002196B1 (ko) 1988-10-17
SE8207441D0 (sv) 1982-12-28
FR2519440B1 (fr) 1985-07-12
GB2114334A (en) 1983-08-17
GB2114334B (en) 1985-09-18
DE3300260A1 (de) 1983-07-14
SE450055B (sv) 1987-06-01
CA1193338A (en) 1985-09-10
FR2519440A1 (fr) 1983-07-08

Similar Documents

Publication Publication Date Title
NL8300040A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
NL8300045A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
US4920486A (en) Distributed arbitration apparatus and method for shared bus
JP2559906B2 (ja) アービトレーション・システム及び方法
US4969120A (en) Data processing system for time shared access to a time slotted bus
US6338106B1 (en) I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
US5301283A (en) Dynamic arbitration for system bus control in multiprocessor data processing system
NL8300044A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
US5548762A (en) Implementation efficient interrupt select mechanism
US4744023A (en) Processor access control arrangement in a multiprocessor system
NL8300041A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
KR100907119B1 (ko) 티어-기반 메모리의 판독/기입 마이크로-커맨드 스케줄러
CN101344871A (zh) 一种保证访问先后顺序的总线仲裁单元及其实现方法
JPS60143047A (ja) 並列バス要求裁定式のマルチマスタ−通信バスシステム
DE4129614A1 (de) System und verfahren zur datenverarbeitung in einer mehrzahl von betriebsarten entsprechend programminterner parallelverarbeitungseigenschaften unter verwendung eines cachespeichers
JPS63244158A (ja) コンピュータ・システム
EP2975529A1 (en) Requests and data handling in a bus architecture
JPH0962563A (ja) 共有メモリシステム、並列型処理装置並びにメモリlsi
US4974148A (en) Bus arbiter with equitable priority scheme
EP0512685B1 (en) Quadrature bus protocol for carrying out transactions in a computer system
US6473821B1 (en) Multiple processor interface, synchronization, and arbitration scheme using time multiplexed shared memory for real time systems
JPS6091743A (ja) マルチマスター通信バス
US5038274A (en) Interrupt servicing and command acknowledgement system using distributed arbitration apparatus and shared bus
US4967390A (en) Bus driving and decoding circuit
SU1753477A1 (ru) Устройство управлени сегментированной пам тью многопроцессорной системы

Legal Events

Date Code Title Description
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed