NL8300045A - Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. - Google Patents

Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. Download PDF

Info

Publication number
NL8300045A
NL8300045A NL8300045A NL8300045A NL8300045A NL 8300045 A NL8300045 A NL 8300045A NL 8300045 A NL8300045 A NL 8300045A NL 8300045 A NL8300045 A NL 8300045A NL 8300045 A NL8300045 A NL 8300045A
Authority
NL
Netherlands
Prior art keywords
unit
line
gate
requesting
units
Prior art date
Application number
NL8300045A
Other languages
English (en)
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of NL8300045A publication Critical patent/NL8300045A/nl

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Telephonic Communication Services (AREA)
  • Small-Scale Networks (AREA)

Description

* --£ί * ' w * 9 ‘ " " " ~ ~ ' —— - — - —— *''" ........ **
*a 70 HQ5Q
Betr.: Schakeling voor het toewijzen, van toegang tot een voor opvragen gedeelde lijn. ______________________ __
De uitvinding heeft betrekking op een stelsel voor het toewijzen van toegang tot een voor opvragen gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid een toegevezen,bepaald, uit n cijfers bestaand prioriteitsgetal bezit, welk stelsel is voorzien van een 5 stelselregelaar, een arbitragelijn, die alle eenheden met elkaar verbindt, en een arbitrageschakeling in elk van de eenheden voor het verzoeken van toegang tot de wat opvragen betreft gedeelde faciliteit.
Bij stelsels waardin een aantal inrichtingen een gemeenschappelijke hulpbron deelt, wordt meer in het bijzonder gebruik gemaakt van in-^ richtingen voor het toewdLjzen van toegang tot de hulpbron onder omstandigheden gedurende welke een aantal bijbehorende inrichtingen gelijktij- . dig om toegang kan verzoeken’. Er zijn vele verschillende toewijzings-stelsels bekend. Bij informatieverwerkende en pakketschakelstelsels is het bekend gebruik te maken van een gecentraliseerde toewijzingsinrich-^ ting of regelaar voor het toewijzen van toegang tot een gemeenschappelijke informatielijn, die een aantal eenheden, zoals poorten, die tegelijkertijd om toegang tot de lijn kunnen vragen, met elkaar verbindt. De regelaar kan met een geschikt algoritbme worden geprogrammeerd om toegang tot de lijn toe te wijzen overeenkomstig een voorafbepaald criterium, 20 dat gewenst kan zijn. Ofschoon gecentraliseerde regelaartoewijzings-stelsels op een geschikte wijze voldoen aan hun beoogde functie, zijn zij niet altijd gewenst in verband met de inherente complexe bouw van het stelsel, die een gevolg is van het grote aantal onderlinge verbindingen, dat tussen de regelaar, de lijn en de poorten nodig is. Voorts doet zich een betrouwbaarheidsprobleem voor aangezien bij een onjuist functioneren van de regelaar het gehele stelsel buiten werking kan worden gesteld. Een stelsel met een gecentraliseerde regelaar vindt men in het Amerikaanse octrooischrift 3.903.5^0.
Het is bekend gebruik te maken van verdeelde lijntoewijzingsstel- seis waarin geen regelaar wordt gebruikt voor het bepalen van toegang, doch in plaats daarvan de onderlinge samenwerking van de verzoekende poorten de lijntoewijzing in het geval van simultane verzoeken bepaalt.
Dergelijke verdeelde stelsels verdienen dikwijls de voorkeur aangezien de kosten- en betrouwbaarheidsproblemen, die zich hij het gecentraliseer- 35 de regelaarstelsel voordoen, worden vermeden.
83 0 0 0 4 5 ..........................................
V 4 * — ' - 2 -
Bij een dergelijk verdeeld toewijzingsstelsel wordt aan elke poort die om toegang kan verzoeken tot een gemeenschappelijke lijn, een constant prioriteitsgetal toegewezen, dat een aantal binaire cijfers omvat. De toegang wordt in het geval van gelijktijdige verzoeken op basis van het 5 prioriteitsgetal-verleend. Tijdens de lijnbetwistingsperiode, wanneer twee of meer poorten gelijktijdig toegang vragen, voert elke vragende poort de overeenkomstige bits van zijn prioriteitsgetal sequentieel, bit-; voor bit, in synchronisme met het toevoeren van overeenkomstige bits door alle andere gelijktijdig vragende poorten, aan een arbitragelijn toe.
10 Wanneer elke bit wordt toegevoerd, vergelijkt elke vragende poort de waarde van de* bit, die de poort op dit moment toevoert, met de logische combinatie van de overeenkomstige bits, die gelijktijdig door alle tegelijkertijd vragende poorten aan de arbitragelijn worden toegevoerd. Indien een bit, die êên vragende poort op een bepaald moment toevoert, 15 een voorgeschreven relatie heeft ten opzichte van (bijvoorbeeld gelijk is aan of groter is dan) de bits, die door de andere vragende poorten aan de lijn worden toegevoerd, gaat deze handeling voort en voert de poort de volgende bit van zijn toegewezen prioriteitsgetal aan de arbitragelijn toe.
20 Elke poort blijft in de strijd zolang als elke bit, die de poort toevoert, de voorgeschreven relatie heeft, ten opzichte van de logische combinatie van de overeenkomstige bits, die op dat moment door andere betwistende poorten worden toegevóerd. Een poort trekt zich uit de strijd terug wanneer de poort vaststelt, dat een bit, die deze poort toe-25 voert, een relatie ten opzichte van de bits, die door de andere poorten worden toegevoerd, heeft, (zoals kleiner is dan) hetgeen aangeeft, dat een of meer van de andere poorten een hoger prioriteitsgetal hebben. Op dat moment trekt elke poort met een lager prioriteitsgetal zich uit de strijd terug en.voert deze poort geen.verdere bits aan de lijn toe.
30 .Deze strijdhandeling duurt voort; de resterende bits van de poort- prioriteitsgetallen worden' door alle resterende verzoekende poorten aan 'de lijn.toegevoerd; poorten met een lagere prioriteit trekken zich uit de strijd terug; en aan het eind van het betwistingsinterval, wanneer de laatste bit aan de lijn is toegevoerd, blijft slechts de poort met de 35 hoogste prioriteit in de strijd en wordt aan deze poort toegang.tot de lijn verschaft. Een inrichting van het bovenbeschreven type vindt men in het Amerikaanse octrooischrift 3-796.992 en in het Amerikaanse octrooi- 83 0 0 0 4 5........... " ..............
« * —-4 - 3 - schrift 3.818.UU7.
Het bovenbeschreven verdeelde betwistingsstelsel -werkt op een bevredigende wijze. Het stelsel brengt echter een probleem met zich mede, omdat de poortprioriteitsgetallen vastliggen en, aangezien de poorttoe-5 gang door deze getallen wordt bepaald, de poorten kunnen worden beschouwd als functioneel in een vaste preferentiereeks te zijn gerangschikt, waarbij de poort waaraan de meeste voorkeur wordt gegeven, het hoogste prioriteitsgetal heeft, en de poort waaraan de minste voorkeur wordt gegeven, het laagste prioriteitsgetal bezit. Waar dit het geval is, is de toegang 10 tot de lijn niet onpartijdig, aangezien poorten met de hogere prioriteits-getallen altijd worden begunstigd in het geval van simultane verzoeken. Ofschoon deze onbillijke toewijzing van poorten in bepaalde stelsels kan worden toegestaan, vormt zij een probleem bij die stelsels, waarin een meer billijke toegang door alle poorten is vereist. ....
15 De problemen worden volgens de uitvinding opgelost bij een stel sel voor het toewijzen van toegang tot een wat opvragen betreft gedeelde faciliteit, waarin de arbitrageschakeling is voorzien van een aantal logische inrichtingen met een aantal toestanden, een logische besturings-schakeling om de logische inrichtingen in elk van de eenheden selectief 20 en in combinatie uit een eerste toestand naar een tweede toestand cm te schakelen onder bestuur van bepaalde parameters, die de huidige dynamische toestand van de eenheden voorstellen, een registerschakeling voor het vormen van een dynamisch prioriteitsgetal van elk van de eenheden door de uitgangssignalen van de logische inrichtingen als parametercijfers 25 aan de meer significante cijferposities van het dynamische getal toe te voeren en door de cijfers van het toegewezen prioriteitsgetal aan de minder significante posities van het dynamische getal toe te voeren, waarbij het stelsel verder is voorzien’van een maskergeleider, die de eenheden onderling verbindt, een eerste schakeling in de regelaar om een 30 maskeromkeersignaal op gekozen tijdstippen aan de maskergeleider toe te voeren, een superpositieschakeling in elk van de eenheden, die op dat moment toegang verzoekt tot de vat opvragen betreft gedeelde faciliteit, om de overeenkomstige cijfers van het bijbehorende dynamische prioriteitsgetal gelijktijdig, achtereenvolgens, cijfer-voor-cijfer, op de arbitra-35 gelijn te superponeren, een uitschakelschakeling in elk van de verzoekende eenheden, die ..zolang als het maskersignaal op de maskerlijn aanwezig is de superpositieschakeling zodanig buiten werking stelt, dat de para- 8300045 ............
V V
-1+ - met er cijfers van een verzoekende eenheid op de arbitragelijn worden ge-superponeerd, en een vergelijkingsschakeling in elk van de verzoekende eenheden om de eijfervaarde op de arbitragelijn daarnaar met de overeenkomstige cijferwaarde, die door de verzoekende eenheid wordt toegevoerd, 5 te vergelijken, en een tweede schakeling om een verzoekende eenheid van de eenheden uit de faciliteitstoegangsstrijd te verwijderen bij het detecteren van een-voorgeschreven vergelijkingsresultaat tussen een lijn-cijferwaarde en de overeenkomstige cijferwaarde, die door de eenheid wordt toegevoerd, waarbij de uitschakelschakeling zodanig werkt, dat. 10 de preferentie voor faciliteitstoegang tussen de gelijktijdig verzoekende eenheden wordt bepaald door eventuele parametercijfers, die aan de lijn . worden toegevoerd, en door de toegevoerde cijfers van de toegewezen prioriteitsgetallen van de verzoekende eenheden.
Er wordt voorzien in een werkwijze en stelsel voor het toewijzen 15 van een wat opvragen betreft gedeelde lijn over een of meer verzoekende eenheden of poorten, die elk een bepaald, toegewezen prioriteitsgetal met een aantal binair gecodeerde cijfers bezit.
Verder omvat volgens de uitvinding elke poort faciliteiten om de huidige toestand van verschillende operationele poortparameters dyna-20 misch te controleren en overeenkomstige poortprioriteitsbits op te wekken, die deze parameters voorstellen. Deze opgewekte bits worden tezamen met de toegewezen poortprioriteitsgetalbits gebruikt voor het bepalen van.
' de lijntoegang.
De door .de faciliteiten volgens de uitvinding opgewekte poortpa-25 rameterbits worden in de meer significante bitposities van een poort-schuif register gevoerd. De toegewezen poortprioriteitsgetalbits worden aan de rest van het schuifregister toegevoerd teneinde van minder significantie dan de parameterbits te zijn. Tijdens de lijnbetwistingstijden, worden de bits in het schuifregister van elke verzoekende poort sequen-30 tieel, een-voor-een, uitgelezen, beginnende met de meest significante bit, en toegevoerd aan de arbitragelijn.
Tijdens omstandigheden waarin door de faciliteiten volgens de uitvinding geenpoortparameterbits worden opgewekt , bevat het schuifregister nullen in de overeenkomstige, meer significante bitposities en be-35 zit het regulair toegewezen poortprioriteitsgetal bits in de minder significante, bitposities daarvan. Onder deze omstandigheden wordt de poort-prioriteit bepaald onder gebruikwan slechts het toegewezen poortprio- 8300045 " - 5 - riteitsgetal. Tijdens operationele toestanden van poorten, vaarin een 1 voor een of meer van de parameterbits wordt opgewekt, worden deze parameterbits evenwel uit het schuifregister voor de poortprioriteitsgetal-hits uitgelezen, en zullen deze derhalve de lijntoegang besturen. Indien ' 5 twee of meer poorten identieke parameterbits bezitten, die op. een een zijn ingesteld, en er geen andere poorten met parameterbits zijn, die een hogere prioriteit aangeven, worden de poortprioriteitsgetalhits gebruikt om de knoop door te hakken.
De volgens de uitvinding verschafte faciliteiten voor het con-10 troleren van poortparameters en het opwekken van overeenkomstige parameterbits, voor invoer in het poortschuifregister, omvatten faciliteiten voor het controleren van de huidige inhoud van een pakketbuffer in elke poort teneinde vast te stellen of deze minder dan half vol is, tenminste half vol is of vol is met pakketinformatie. Deze faciliteiten kunnen 15 respectievelijk voorzien in geen bits, een buffer-half-vol-bit, en een buffer-vol-bit.
. De faciliteiten voor het opwekken van poortparameterbits omvatten snapshot-faciliteiten, welke ervoor zorgen, dat alle poorten, die op een bepaald tijdstip om dienstverlening verzoeken, vèor alle later ver-20 zoekende poorten worden bediend. Deze snapshot-faciliteiten omvatten een flip-flop, die op een bepaald tijdstip een snapshot-tijdstip genoemd, wordt ingesteld, in elke poort, die dtn om lijntoegang verzoekt. De instelling van deze flip-flop in elk van deze poorten voert een snapshot-bit van 1 aan het bijbehorende schuifregister als een meer significante 25 bit voor de bits van het toegewezen poortprioriteitsgetal toe. Een snapshot-flip-flop wordt teruggesteld wanneer de poort daarvan toegang tot de lijn verkrijgt en aan het eind van een bepaald aantal betwistingspe-rioden zullen alle poorten waarvan de bijbehorende snapshot-flip-flops zijn ingesteld, zijn bediend en zullen hun snapshot-flip-flops zich alle 30 in een terugsteltoestand bevinden. Er treedt dan een nieuwe snapshot-tijd op en de snapshot-flip-flop in elke dan op dat moment verzoekende poort wordt ingesteld om een nieuwe groep van poorten te bepalen, waaraan de voorkeur wordt gegeven.
Evenals eerst worden de overeenkomstige schuifregisterbits van el-35 ke verzoekende poort gelijktijdig aan de arbitragelijn tijdens de betwis-tingstijd en wel sequentieel, bit-voor-bit, toegevoerd. Hierbij zijn zowel poortparameterbits als de toegewezen poortprioriteitsgetalbits
'830 0 0 4 5 J
* -6-.
aanwezig. De bitwaarden van elke "betwistende poort worden in een voorgeschreven volgorde met de overeenkomstige li jncijferwaarde vergeleken.
Een eenheid wordt uit de lijnstrijd verwijderd, indien hij een cijferverge-iijking een voorgeschreven resultaat wordt verkregen, dat aangeeft, dat 5 een andere poort met hogere prioriteit om toegang verzoekt. Bij de be-. schreven uitvoeringsvorm volgens de uitvinding is de prioriteit voor lijntoegang gebaseerd op de waarde van het getal, bepaald door de para-meterbits en de prioriteitsnummerbits in elk poortschuifregister. Bij de beschreven uitvoeringsvorm wordt een bedrade OF-TTL-lijn gebruikt, waar-1Ö in een 1 de dominante laagspanningstoestand voorstelt.
Verder verkrijgt men volgens, de uitvinding een grotere flexibiliteit door de poortpreferentie te bepalen door de aanwezigheid van een maskerlijn. De maskerlijn is effectief wanneer deze wordt geactiveerd door een stelselregelaar teneinde te veroorzaken, dat de arbitragescha-15 keling van elke poort op een selectieve wijze éên of alle parameterbits tijdens de betwistingstijd buiten beschouwing laat.
Eet maskersignaal schakelt een schakeling in elke poort tijdelijk uit en veroorzaakt, dat de lijntoegang wordt bepaald door het toegewezen poortprioriteitsgetal plus één van de parameterbits, die niet wordt ge-20 maskeerd. De maskerschakeling belet ook, dat gemaskeerde bits van 1 aan de arbitragelijn worden toegevoerd. De lijn wordt tijdens maskertoestan-den in een 0-bitstand gehouden.
' Deze maskering is een gewenst kenmerk aangezien het onder bepaalde stelselomstandigheden gewenst kan zijn één of meer parameterbits bij 25 het bepalen van de lijntoegang buiten beschouwing te laten. De uitvinding realiseert het maskerlijnkenrnerk op een fout-tolerante wijze, waarbij wordt belet, dat de maskerlijn de toegewezen poortprioriteitsbits maskeert. Hierdoor wordt ervoor gezorgd, dat een bepaalde soort steeds zal worden gekozen in het geval van een onjuiste toestand, waarbij per-30 manent een maskersignaal aan de maskerlijn wordt toegevoerd.
Verder is een inschakel-/uitschakellijn aanwezig, welke een geleider omvat, die voor elke poort uniek is en zich vanuit een stelselregelaar naar de poort uit strekt. De geleider is verbonden met een schakeling in elke poort, die de poort op een doeltreffende wijze buiten werking 35 stelt en belet, dat deze om lijntoegang verzoekt. Dit kenmerk is van nut bij onjuiste ketenwerkingen, welke eventueel kunnen leiden tot het feit, 8 3 0 Ö 0T5 " ! - 7 - dat een poort steeds alle 1-en aan de lijn tijdens de arbitragetijd toevoert en derhalve de lijntoegang monopoliseert.
Bi-j een pakketschakelaar worden pakketten in een buffergeheugen in de poorten opgeslagen; de logische poortbetwistingsketen dingt naar 5 toegang tot de gemeenschappelijke hulpbronnen, inclusief meer in het bijzonder een gemeenschappelijke pakketoverdrachtslijn, die hier een informatielijn wordt genoemd. Ben pakket zal verloren gaan, indien het wordt overgedragen naar een-poort, welke reeds een of meer pakketten in het bijbehorende buffergeheugen bezit en niet voldoende ruimte heeft om nog tQ een pakket op te slaan. De mate van verlorengaan. van pakketten kan gering worden gemaakt - door in elke poort voldoende geheugenruimte te verschaffen, zodat op een statistische basis de mate van verlorengaan van pakketten acceptabel is bij de verkeersgrens van de schakelaar. De uitvinding maakt het mogelijk de pakket schakelaar zodanig te ontwerpen, dat 15 kleinere geheugens nodig zijn om dezelfde mate van verlorengaan van pakketten bij een-bepaalde mate van netwerkverkeer te verschaffen; of bij een constante hoeveelheid geheugen, zal de mate van verlorengaan van pakketten kleiner zijn bij een bepaalde mate van verkeer. Aangezien de grootste hoeveelheid kosten en complexheid van de schakelaar meer in het 2Ώ bijzonder aanwezig is in het geheugen of de queue van de poorten, kan de logische poortbetwistingsketen op een aanmerkelijke wijze worden uiige-.. -• = breid waarbij nog steeds de kosten en de complexe bouw van het stelsel worden gereduceerd aangezien de vermogens volgens de uitvinding significante kosten- en complexheidsreducties in het geheugen mogelijk maken.
25 De uitvinding voorziet in organen om het arbitrage-algorithme van de schakelaar gevoelig te maken voor de dynamische toestand van de poorten en ook in organen om de parameters, waarvoor het algorithms gevoelig is, op een raster-voor-raster-basis te wijzigen. Dit geschiedt door fout-tolerante organen zonder dat iets wordt opgeofferd aan de verdeelde aard 30 .van de arbitrage-organen.
De bovenbeschreven inrichting lost het hezwaarr. van de stand der techniek op, doordat wordt voorzien in een grotere flexibiliteit en een meer optimale toewijzing van poorten voor toegang tot een faciliteit of lijn ia stelsels, waarbij aan elke poort een vast prioriteitsgetal is 35 toegewezen, waarvan de waarde anders de lijntoegangsprioriteit zou bepalen.
De uitvinding zal onderstaand nader worden toegelicht onder ver- 83 0 0 0 4 5 .......
- 8 - wijzing naar de tekening. Daarbij toont : fig. 1 een vereenvoudigd blokschema ter illustratie van de componenten van een typerend stelsel, waarin de uitvinding kan worden toegepast; 5 fig. 2 verdere details van de poortketen volgens fig. 1; fig. 3 een tijddiagram; fig. 1; en 5 de ketendetails van de logische arbitrageschakeling van de poort volgens fig. 2; en fig. 6, welke men bij fig. 3 vindt, de wijze waarop de figuren tO ^ en 5 ten opzichte van elkaar dienen te worden geplaatst.
Fig. 1 toont een pakketschakelstelsel volgens de uitvinding. In fig. 1 is- weergegeven een regelaar 100 met een polariteitsgenerator 122, ' poorten 110-1 tot en met 110-n, een schakelaar 107, en een aantal lijnen, die de regelaar 100 met de poorten 110 verbinden.
15 De pakketlijn 105 ontvangt de informatie, die vanuit de uitgang 1~11 van elke poort naar een andere poort wordt gevoerd. De pakketlijn 106 ontvangt deze informatie nadat deze over de schakelaar 107 is gevoerd en voert deze informatie aan de ingang 112 van elke poort toe. Een kloklijn 103 voert de signalen, aangegeven in fig. 3» uit de regelaar aan de 20 poorten toe. De arbitragelijn 102 ontvangt tegelijkertijd de overeenkomstige prioriteitsbits, die sequentieel, door elke verzoekende poort gedurende de lijnbetwistingstijd worden toegevoerd. De polariteitsgeleider •101 voert een potentiaal uit de regelaar 100 aan de poorten 110 op gekozen tijdstippen toe teneinde te veroorzaken, dat deze poorten aan de 25 lijn 102 het omgekeerde van elk cijfer van hun toegewezen prioriteits-getal toevoeren.
De inschakel-/uitschakellijn 108 omvat een geleider, die uniek is voor elke poort en zich vanuit de regelaar 100 naar elke poort 110 uitstrekt. Deze lijn is effectief wanneer de lijn wordt geactiveerd tenein-30 . de te veroorzaken, dat de bijbehorende poort uit het dienstverlenings-bedrijf wordt verwijderd en de toegang tot de arbitragelijn en de pakket-lijnen 105 en 106 aan deze poort wordt ontzegd. De maskerlijn 10¼ omvat een geleider, die voor alle poorten gemeenschappelijk is en zich vanuit de regelaar 100 naar de poorten uitstrekt. Deze lijn is effectief 35' wanneer zij wordt geactiveerd teneinde te veroorzaken, dat een combinatie' van de poortparameterbits tijdens de betwistingstijd buiten beschouwing - wordt gelaten, zodat de lijntoegang wordt toegewezen op basis van de res- ~ 8 3 0 0 0 4 5 ..... : * f · -· - 9 - terende parameterbits, indien aanwezig, en het aan elke poort toegevezen prioriteitsgetal.
De informatieprocessor 120-1 en de postregelaar 120-n zijn tezamen met de posten 121 illustratief voor het type van faciliteiten, dat door 5 de poorten kan worden "bediend. Zoals typerend is "bij pakket schakeling, draagt een zendende poort, die toegang tot de pakketlijn 105 verkrijgt, informatie, die gewenst is, over de pakketlijn 105, via de schakelaar 107, en via de pakketlijn 106 naar de ingang 112 van de poort waarnaar de informatie is gericht, over.
.10 Fig. 2 toont verdere details van de poorten 110 volgens fig. 1.
• Elke poort omvat een I/Q-koppelinrichting 200, een ingangslijhkoppel-inrichting 210, en een uitgangslijnkoppelinrichting 220 .De ingangslijn-koppelinrichting 210 omvat een logische arbitrageketen 218 en een buffer-keten 213, die informatie aan de pakketlijn 105 toevoert. De koppel-15 inrichting 210 omvat voorts een FIFO -buffer 211, en een FIFO-regelaar 21U. De FIFO ontvangt pakketinformatie uit de kcppelinrichting 200 en slaat deze tijdelijk op totdat de informatie wordt uitgelezen en via de buffer aan de..pakketlijn 105 wordt toegevoerd. De FIFO-regelaar 21¾ ontvangt informatie over de baan 212 vanuit de FIFO , waarbij deze informatie bits be- 20 vat, welke specificeren of de FIFO op dit moment tenminste half-vol of vol is. De -regelaar voert deze informatie over banen 20b en 2QT aan de logische arbitrageketen 218' toe, welke deze informatie als extra pa- rameterbits voor betwistingsdoeleinden gebruikt ./De uitgangsli jnkoppel- inrichting 220 bevat de schakeling door middel waarvan de poort informs-• / 25 tie de pakketlijn 106 ontvangt. Deze schakeling omvat een buffer 221, een FIFO 227, een FIFO-regelaar 225, en een pakketherkennings inrichting 223.
Meer in het bijzonder voert de informatieprocessor 120, die door. de poort volgens fig. 2 wordt bediend, een pakket van informatie, dat 30 naaf een andere poort moet worden gezonden, over de baan 116-1, via de I/Q-koppeliarichting 200 en via de baan 201 aan de FIFO 211 toe. De FIFO-regelaar 21¾ detecteert de ontvangst van een volledig pakket door de FIFO 211, en zendt een verzoek voor lijntoegang naar de logische arbitrageketen 218, die dan tijdens het volgende betwistings- of arbitra-35 ge-interval werkt en tracht toegang voor de poort tot de lijn 105 te verkrijgen. Bij het verkrijgen van een dergelijke toegang veroorzaakt de • FIFO-regelaar 21k, dat de FIFO 211 de pakketinformatie, die deze bevat, 8300045 * .
- 10 - via de buffer 213 aaa de pakket lij η 105 toevoert. Deze informatie omvat inleidende informatie, welke de pbort identificeert waarnaar het pakket wordt gezonden. Ha het passeren van de schakelaar 107 van fig. 1 wordt de informatie over de pakketlijn 106 aan de baan 112 van de ontvangende 5 poort en via de buffer 221. daarvan aan de bijbehorende FIFO 227 en de bijbehorende pakketherkenningsinrichting 223 toegevoerd. Het element 223 detecteert, dat de informatie, welke zich’thans in de FIFO 227 bevindt, inderdaad naar deze poort is gericht en veroorzaakt daarna door middel van de FIFO-regelaar 225, dat de FIFO 227 ie informatie via de baan 202, 10.· de I/O-koppelinrichting 200 en via de baan 117 naar de inrichting richt, . die door de ontvangende poort wordt bediend.
Fig. 3 toont de golfvormen van de tempeer- en besturingssignalen, die via de kloklijn 103 aan de poorten worden toegevoerd. Het bovenste signaal is een positieve rasterpuls en identificeert het begin van elk 15 raster. Een lijnbetwistingsinterval begint bij elke rasterpuls. Dit raster is zo lang als voor een geheel over te dragen pakket nodig is. De logische lijnbetwisting en de pakketoverdracht kunnen gelijktijdig gedurende elk raster optreden, waarbij de poort, die een betwistingsperiode wint, de pakketlijn 105 tijdens het volgende raster bestuurt. Het onder-20 ste signaal is het bit-kloksignaal en dit signaal wordt gebruikt voor een aantal besturingsdoeleinden tijdens het betwistings- of arbitrage-interval.
De gedetailleerde uitvoeringsvorm van de logische arbitrageketen 218 van fig. 2 is weergegeven in fig. k en 5. Deze schakeling realiseert 25 verdere.·; prioriteitscodebits en een inschakel-/uitschakellijn of mas-kerlijn, welke veroorzaakt, dat elke verzoekende poort eventuele status-bits op de arbitragelija buiten beschouwing laat wanneer de uitschakel-potentiaal wordt aangelegd.
_i.______Tijdens de basisarbitrageperiode wordt het '’hard-wired” toege- 30 wezen poortgetal in het element 527 via de baan 528 toegevoerd aan het parallel-in, serie-uit-schuifregister 500. De HASTEEKLOK-puls wordt aan de BELASTIHG-ingang van het schuif register 500 via de baan k2 6 toegevoerd. Wanneer de RASTEHKL0K hoog wordt, worden alle bits van het toegewezen poortgetal parallel aaa het schuifregister 500 toegevoerd. Op dit moment 35" wordt aangenomen, dat de signalen voor de volle bit (baan 52*0, halfvolle bit (baan 522) en de snapshot-bit (baan 1+23J, die aan het schuif- register 500 worden toegevoerd, L0 zijn (zoals later zal worden besproken).
- “ 8 3 0 0'G 4 5'------------------------------ ---------------------------— - It -
Wanneer de poort voor de eerste maal wordt bekrachtigd, worden de flip-flops 410, Ml, 4l8, 421 en 422 teruggesteld door het HOOFDVRIJGEEF-ingangssignaal op de respectieve CER-ingangen daarvan over de baan 4l6.
De respectieve Q-uitgangen daarvan zijn LO wanneer deze flip-flops wor-5 den teruggesteld.
Wanneer uit de FIFO-regelaar 214 een VERZQEK-HANGEHDE-signaal 216 aanwezig is wanneer de poort om lijntoegang verzoekt, wordt een Hl over de baan 216 naar de rechte^ ingang van de NEN-poort 430 en de onderste ingang van de EN-poort 41T gevoerd. Deze Hl stelt deze poorten in werking.
10 Wanneer de volgende RASTERKLQK Hl wordt op de baan 426, wordt het uitgangssignaal van de NEN-poort 430 LO. Het L0-uitgangs signaal van de NEN-poort 430 wordt over de- baan 431 toegevoerd aan de actieve L0-voor-instelingang van de D-flip-flop 410 en aan de actieve L0-instelingang van de SR-flip-flop 412. Dit LO-ingangssignaal stelt de beide flip-flops '15 in en veroorzaakt, dat hun Q-uitgangen Hl worden. Het HI Q-uit gangs-signaal uit de SH-flip-flop 412 wordt over de baan 413· gevoerd om de NEN-poort 4o6 met drie ingangen gedeeltelijk in werking te stellen. Deze Hl stelt ook de D-ingang van de D-flip-flop 421 in werking.
Alle bits in het schuifregister 500 worden _ in serie, een bit 20 tegelijkertijd met. elke puls van de bitklok, over de baan 501 uit het schuifregister naar de onderste ingang van de exclusieve OF-poort 4θ4 verschoven. Op dit moment wordt aangenomen, dat de bovenste ingang van de exclusieve 0F-poort 4o4 L0 is, zodat signalen op de onderste ingang over de baan 501 .de poort 4o4 naar de baan 405 ongewijzigd passeren. Het 25 uitgangssignaal van de exclusieve OF-poort 4θ4 wordt over de baan 405. uaar _ de t ·? ηΤτοττητ ngortg van de NEN—poort 4o6- on. naar de onderste ingang van de * ·*· exclusieve OF-poort 409 gevoerd. De rechter- en linker ingangen van de HEN-poort 406 zijn op dit moment ingeschakeld en derhalve worden de aan de middeningang van deze poort toegevoerde bits omgekeerd en via de baan 30 · 40T aan de arbitragelijn 102 toegevoerd.
De logische combinatie van de prioriteitsbits, die door alle verzoekende poorten aan de lijn 102 worden toegevoerd, wordt vanuit de lijn 102 toegeveerd aan de bovenste ingang van de exclusieve OF-poort 409 via de baan 4o8 en de bovenste ingang van de poort 417. De exclusieve 0F- 35 poort 409 vergelijkt de huidige cijferwaarde van de arbitragelijn 102 met de waarde van het cijfer, dat deze poort op de lijn brengt. Indien er een onjuiste aanpassing is, zullen de ingangssignalen van de exclusieve 8300045 ~'" k * - 12 - OF-poort 1+09 aan elkaar zijn aangepast en wordt de uitgang van de exclusieve OF-poort 1+09 LO.· Men stelt, dat een onjuiste aanpassing aanwezig is wanneer de poort een poging doet om een Hl aan de lijn als een 0 via de uitgang van de poort 1+θ6 toe te voeren op een tijdstip, waarop de lijn LO 5 wordt gedreven door tenminste één andere poort, die aan de lijn vanaf de uitgang van de bijbehorende poort 1+06 een 1 toevoert. Wanneer derhalve een dergelijke onjuiste aanpassing aanwezig is, is de onderste ingang van de poort 1+09 LO van de 0 uit het schuifregister van de huidige poort; de bovenste ingang van de poort is eveneens LO van de 1, die in 10 geïnverteerde vorm aan de lijn 102 wordt toegevoerd door de poort 1+θβ van een andere poort. Deze veroorzaakt, dat de poort 1+09 een LO als een onjuist-aanpassingssignaal opwekt. Dit betekent, dat de poort, die een 1 toevoert, een hogere prioriteit heeft, en dat de poort, welke een 0 toevoert, zichzelf uit de strijd dient terug te trekken.
15 Het LO-onjuiste-aanpassingssignaal uit de exclusieve OF-poort' I+09 wordt via de baan 1+39 aan de D-ingang van de D-flip-flop 1+10 toegevoerd. Bij het begin van de volgende bitklokpuls wordt de Q-uitgang van de D-flip-flop 1+10 L0 en deze actieve L0 wordt via de baan 1+11 toegevoerd aan de actieve LQ R-ingang van de RS-flip-flop 1+12. Deze L0 20 stelt de RS-flip-flop 1+12 terug. Het resulterende LO-uitgangssignaal op Q van de RS-flip-flop 1+12 wordt via de baan 1+13 toegevoerd aan de rechteringang van de NEN-poort 1+06. Deze L0 verwijdert op een doeltreffende wijze de HEN-poort l+06 van de lijn 102 doordat de rechteringang van de poort buiten werking wordt gesteld. Derhalve zal de poort volgens 25 fig. 1+ en 5 onder de boven' aangenomen omstandigheden hebben gefaald om de arbitrage te winnen. Thans .wordt aangenomen, dat geen onjuiste aanpassing wordt gedetecteerd. .De uitgang van de exclusieve OF-poort 1+09 blijft' Hl wanneer' elk cijfer wordt toegevoerd aangezien de twee ingangssignalen van. de poort 'niet aan elkaar zijn aangepast. Dit HI-uit gangs signaal 30 wordt over de baan 1+39 toegevoerd aan de D-ingang van de D-flip-flop 1+10. Dit Hl-ingangssignaal veroorzaakt, dat de bijbehorende Q-uitgang Hl blijft over de baan 1+11' haar de LO-terugstelingang van de SR-flip-flop 1+12. Dit HI-signaal op de LO-terugstelingang van de SR-flip-flop 1+12 stelt dezè flip-flop niet terug en derhalve blijft de bijbehorende Q-uit-35 gang Hl. Het Q-uitgangssignaal van de SR-flip-flop 1+12 wordt over de baan 1+13 toegèvoerd aan de meest rechtse 3-ingang van de NEN-poort I+06. Hierdoor blijft deze NEN-poort de prioriteitsbits naar de arbitragelijn 102 doorlaten en wordt de poort in de strijd gehouden.
........8300045 -13-.
Een poort wint de arbitrage voor de lijn 102 wanneer door de bijbehorende exclusieve OF-poort 409 geen onjuiste aanpassingstoestand wordt gedetecteerd. Dit veroorzaakt, dat de Q-uitgangen van de flip-flops 410 en 412 Hl blijven. Het Hl Q-uitgangssignaal van de SR-flip-flop 412 5 wordt toegevoerd aan de D-iogang van de D-flip-flop 421 over de baan 413. De over gang van LO naar Hl van de volgende RASTERKLOK-puls stelt de Q-uitgang van de D-flip-flop 421 op Hl in. Het HI-uit gangs signaal uit Q van de D-flip-flop 421 wordt als een POORT GEKOZEN-s ignaal op de lijn 217 gevoerd. Het POORT GEKOZEN-signaal wordt ook toegevoerd aan de R-ingang van 10 de SR-flip-flop 422 teneinde de Q-uitgang daarvan op LO terug te stellen. Dit LO Q-uitgangssignaal van de SR-flip-flop 422 wordt over de baan 423 als een 0 voor de SSEB-bit aan het schuifregister 500 toegevoerd.
De uitvinding voorziet in extra prioriteitscodebits , die aan de toegewezen poortnummerbits van het element 527 als de meest significan-15 te bits van de prioriteitscode van de poort tijdens de betwisting kunnen worden toegevoegd. Deze worden geleverd door de flip-flops 521 en 523, welke werken wanneer door de FIFO-regelaar 214 een "VOLLE" of "HALF-VOLLE" toestand wordt gedetecteerd. Wanneer de FIFO-regelaar 214 vaststelt, dat de FIFO 211 tenminste half-vol is, wordt een HI half-VOL-signaal over de 20 baan 206 uit de FIFO-regelaar 214 aan de D-ingang van de D-flip-flop 521 toegevoerd. De over gang van L0 naar EI van de volgende RASTERKL0K-puls op de CLK-ingang van de flip-flop 521 over de baan 426 stelt de flip-flop in teneinde te veroorzaken, dat het Q-uitgangssignaal daarvan Hl wordt. Het HI Q-uitgangssignaal van de D-flip-flop 521 wordt over de 25 baan 522 toegevoerd aan de 2SB-ingang van het schuifregister 500. De vertraging in de flip-flop 521 maakt het mogelijk, dat dezelfde klokrand van de RASTERKLOK-puls zowel de flip-flop 521 als het schuifregister 500 klokt zonder dat een vedlooptoestand optreedt.
Wanneer de FIFO-regelaar 214 vaststelt, dat de FIFO 211 vol is, 30 wordt een Hl VOL-signaal op de baan 207 uit de FIFO-regelaar 214 naar de D—ingang van de D-f lip—flop 523 gevoerd. De HI-overgang bij de volgende RASTERKLOK-puls op de CLK-ingang van de flip-flop 523 stelt de flipflop in teneinde te veroorzaken, dat de Q-uitgang daarvan Hl wordt. Het Hl Q-uitgangssignaal van de flip-flop 523 wordt over de baan 524 toege-35 voerd aan de MSB-ingang van het schuifregister 500. Bs vertraging in de flip-flop 523 maakt het mogelijk, dat dezelfde klokrand van de RASTERKLOK-puls zowel de flip-flop 523 als het schuifregister 500 klokt zonder dat een 83 0 0 0 4 5 ~ ~ .....
- 1¾ - wedlooptoestand optreedt.
Bits uit de flip-flops 521 en 523 veranderen de prioriteit voor poortarbitrage, gebaseerd op bet bepalen van een volle of een half·-volle toestand. Deze bits worden dan tezamen met de snapsbotbit op de baan 423 5 en bet toegewezen "hard-wired" poortgetal 527 over de baan 528 aan bet schuifregister 500 toegevoerd.
De snapsbot-bit wordt op een 1 ingesteld door een door drie delende teller 514, indien geen andere poort een 1 als een snapshot-bit aan de arbitragelijn 102 toevoert op bet tijdstip, dat de SSB-bit uit 10 bet schuifregister wordt uitgelezen en aan de lijn 102 wordt toegevoerd.
De lijn is op dat moment Hl aangezien alle poorten een 0 toevoeren. De door drie delende teller 514 wordt door elke RASTER-puls teruggesteld en telt de volgende bitklokpulsen, die aan de CLK-ingang daarvan over de baan 1*25 worden toegevoerd.
15 Opdat de voorrand van de puls, die door de door drie delende tel ler 514 wordt opgewekt, de .snapshot-bit op de juiste wijze in de flipflop ^18 klokt, moet ervoor worden gezorgd, dat.door de bepaalde combinatie van gekozen onderdelen, bet snapshot-signaal op de D-ingang van de flip-flop 8 nog steeds stabiel is wanneer de klokpuls uit de teller 514 20. aankomt. Er doet zich bier een potentiële wedlooptoestand voor, omdat dezelfde voorrand van de bitklok, welke veroorzaakt, dat de.logische arbitrageketen de volgende bit aan de arbitragelijn 102.toevoert, tevens de teller 514 klokt. Voor de meeste realisaties toont een tempeeranalyse voor bet meest slechte geval, dat de vertraging, welke wordt veroorzaakt 25 door bet schuifregister 500» de poort 4θ4, de lijnaandrijfpoort 4θ6, de capaciteit van de arbitragelijn 102 en de poort U17, veel groter is dan de vertraging over de teller 514 en dat zich derhalve geen wedlooptoestand voordoet. Indien bij.een bepaalde keuze van de logische onderdelen wel ' een wedloópprobleem optreedt, wordt het probleem geëlimineerd door een 30 vertragingselement, dat tussen de poort 417 en de D-ingang van de flipflop 418. wordt opgenomen. De SSB-bits, die op de arbitragelijn 102 aanwezig zijn, stellen een O.voor en worden als.een Hl aan de bovenste ingang van de EN-poort 417 toegevoerd. Aangezien de D-flip-flop 4l8 slechts door de derde bitklokpuls uit de door drie delende teller 514 wordt geklokt, 35 kan de Q-uitgang van deze flip-flop slechts op Hl worden ingesteld indien het uitgangssignaal van de EN-poort 417’ op dit moment Hl is. Het uitgangssignaal van de EN-poort 417 is slechts Hl op bet tijdstip van de 8313 0 0 4 5 - 15 - bitklok 3» indien geen snapshot-tits van 1 op de arbitragelijn 102 aanwezig zijn en indien deze poort op de haan 216 een actief Hl VERZOEK EANGEHD-signaal bezit. In dit geval wordt een HI-signaal over de baan 114-1 aan de poort 417 toegevoerd om de flip-flop 418 in te stellen van-5 neer deze door de teller 514 wordt geklokt. Het HI Q-uit gangs signaal van de D-flip=flop 418 wordt aan de instelingang van de SR-flip-flop 422 over de baan 419 toegevoerd om de bijbehorende Q-uitgang op Hl in te stellen. Dit HI-uitgangssignaal wordt als een 1 aan de SSB-ingang van het schuifregister 500 over de baan 423 toegevoerd. De snapshot-bit wordt dan 10 door de LO-overgang van de volgende RASTERKLOK-puls aan het schuifregister 500 toegevoerd.
Alle bits in het parallel-in, serie-uit-schuifregister 500 worden vervolgens met een bit tegelijkertijd tezamen met elke puls van de bit-klok over de baan 501 naar de exclusieve 0F-poort 4θ4 uit het schuifre-15 gister verschoven. Wanneer de bovenste ingang van de poort 4o4 L0 is, worden de bits ongewijzigd door de exclusieve 0F-poort 4o4 doorgelaten.
De teller 433 en de flip-flop 435 dienen om bitklokpulsen te tellen en te beletten, dat een signaal op de polariteitslijn 101 de eerste drie prioriteitsbits (volle, half-volle en snapshot-bits) omkeert en het moge-20 lijk te maken, dat een signaal op de polariteitslijn 101 slechts de toegewezen poortadresbits, die uit het element 527 worden ontvangen, omkeert. Een signaal op de maskerlijn 104 kan slechts de snapshot-bits en de volle- en half-volle-bits maskeren.
De door drie delende teller 433 en de SR-flip-flop 435 worden 25 ei kg keer, dat de RASTERKLOK-puls over de baan 426 Hl wordt, teruggesteld. Dit veroorzaakt een L0-uitgangssignaal op de Q-uitgang van de SR-flip-flop 435* Deze L0 wordt over de baan 436 aan de EN-poort 402 en de OF- .· poort 437 toegevoerd. Waar de onderste ingang van de-poort 437 uit^de.baan 436 L0 is, voert de uitgang van de 0F-poort 437 de signalen, ontvangen 30 uit maskerlijn 104 over de baan 118-1 verder. Wanneer de maskerlijn L0 is teneinde een MASKER-werking te verkrijgen, houdt de LO op de baan 118-1 naar de poort 437 de uitgang van de poort 437 DO. Deze L0 wordt over de baan 438 toegevoerd aan een ingang van de HEH-poort 406. Hierdoor wordt de poort 4o6 uitgeschakeld en wordt de poortuitgang Hl gehouden, waardoor 35 de poort niet in staat is om de uit de poort 4o4 ontvangen schuifregister-bits aan de arbitragelijn 102 toe te voeren. Wanneer de maskerlijn Hl is, om een niet-maskertoestand voor te stellen, is de uitgang van de 0F-poort 437 Hl naar de NEN-poort 4o6. Hierdoor wordt de poort 4o6 gedeeltelijk 83 Ö Ó 0 4 5 ............— - 16 - in werking gesteld, zodat de prioriteitsbits naar de arbitragelijn 102 kunnen worden overgedragen wanneer de andere drie ingangen van de poort 4ö6 Hl zijn.
Het LO-ingangssignaal op de baan 436 uit de flip-flop 435 gaat 5 ook naar de onderste ingang van de poort 402 teneinde deze buiten werking te stellen om te beletten, dat deze een polariteitsomkeringssignaal doorlaat, dat uit de polariteitslijn 101 over de baan 113-1 kan worden ontvangen. Het resulterende LQ-uitgangssignaal van de uitgescbakelde M-poort 402 wordt over de baan 403 aan de bovenste ingang van de exclu-10 sieve 0F-poort 4θ4 toegevoerd. Dit maakt bet mogelijk, dat de poort 404 uitgangsbits uit het schuifregister 500 over de baan 501 ontvangt en deze bits ongewijzigd doorlaat en over de baan 405 naar een ingang van de NEN-poort 4θ6 en naar de onderste ingang van de 0F-poort 409 voert.
De door drie delende teller 433 wordt geincrementeerd wanneer elke 15 bit uit het schuifregister 500 door de bitklok wordt verschoven. Wanneer drie bitklokpulsen zijn geteld, zijn de eerste drie bits (vol, halfvol en snapshot) uit het schuifregister 500 verschoven en stelt de door drie delende teller 433 de uitgang Hl daarvan via de baan· 434 naar de SR-flip-flop 435 ia· De SR-flip-flop 435 wordt op de S-ingang daarvan op 20 Hl ingesteld en stelt de Q-uitgang daarvan op Hl in. Het HI-uitgangs-signaal uit de SR-flip-flop 435' wordt toegevoerd aan de M-poort 402 en de 0F-poort 431-
Het HX-ingangs signaal naar de 0F-poort 437 maakt de uitgang daarvan Hl. Dit belet, dat een LO-maskerlijnsignaal, dat later over de baan 25 118-1 kan worden ontvangen, over de 0F-poort wordt toegevoerd. Het Hl-uit gangssignaal van de 0F-poort 437 wordt over de baan 438 toegevoerd aan de UM-poort 4o6 om deze gedeeltelijk in werking te stellen. Dit belet de mogelijkheid van een maskering van de toegewezen poortgetalprioriteits-bits uit de lijn 102.
30 Het EC-ingangssignaal van de M-poort 402 uit de SR-flip-flop 435 over de baan 436 stelt de M-poort 402 gedeeltelijk in werking. Dit maakt het mogelijk, dat de polariteitslijn 101 polariteitsomkeersigna-len over de baan 113-1 via de M-poort 402 aan de exclusieve 0F-poort 4θ4 bij de bovenste ingang daarvan toevoert. .
35 Indien het polariteitslijnsignaal en de poortgetalbits uit het schuifregister 500 beide Hl zijn op de ingang van de exclusieve 0F-poort . 4θ4, zal de uitgang van de poort L0 zijn. Indien de ingangssignalen uit 3300045 - 17 - de polariteitslijn en de poortgetaUen verschillenr:. zal de uitgang Hl zijn. Derhalve maakt een LO-signaal uit de polariteitslijn t01 het mogelijk, dat een poortgetalhit de exclusieve OF-poort UoU ongewijzigd passeert. Een HI-ingangssignaal uit de polariteitslijn inverteert een 5 poortgetalhit, die over de exclusieve OF-poort 1+01+ wordt gevoerd. Het uitgangssignaal van de exclusieve OF-poort 1+01+ wordt weer aan éên ingang van de NEN-poort l+ö6 en aan de exclusieve OF-poort 1+09 over de haan 1+05 toegevoerd.
De linkeringang van de NEN-poort I+06 wordt normaliter over de haan 10 1+1+3 door de flip-flop 1+1+2 ingeschakeld. De D-flip-flop 1+1+2 kan de logische poortarhitrageketen synchroon met de rasterklok hij het hegin van een raster inschakelen of uitschakelen. Bij een Hl op de haan 119-1 wordt de D-flip-flop 1+1+2 door de RASTERKLQK-puls over de haan 1+26 qp Hl ingesteld. Het HI-uitgangssignaal hij Q wordt aan de linkeringang van 15 de EN-poort ho6 over de haan 1+1+3 toegevoerd teneinde de poort gedeeltelijk in werking te stellen. De flip-flop 1+1+2 hlijffc ingesteld, waarbij de bijbehorende Q-uitgang Hl is totdat via de haan 119-1 een laag POORT UITSCHAKEL-signaal uit de regelaar 100 aan de D-ingang van de flip-flop wordt toegevoerd teneinde deze poort buiten werking te stellen.
20 De rechteringang van de HEN-poort 1+06 met vier ingangen wordt op de bovenbesproken wijze over de haan 1+13 in werking gesteld. De HEN-poort l+06 wordt derhalve op de 1+ ingangen daarvan ingeschakeld en het ingangssignaal van de poort 1+01+ wordt omgekeerd en over de haan 1+07 als prioriteitshits naar de arbitragelijn 102 gevoerd. De prioriteitshits 25 op de lijn 102 worden aan de OF-poort 1+09 en de poort 1+17 toegevoerd. De OF-poort 1+09 vergelijkt de cijferwaarde van datgene, dat op de arbitpage-lijn 102 aanwezig is, met de waarde van elk cijfer, dat deze poort op de lijn brengt. Indien er een onjuiste aanpassing is, zijn de heide ingangssignalen van de OF-poort 1+09 DO en wordt de uitgang van de OF-poort 1+09 30 L0. Het uitgangssignaal van de OF-poort 1+09 wordt toegevoerd aan de D-ingang van de D-flip-flop 1+10. Hierdoor worden de flip-flops 1+10 en 1+12 teruggesteld en wordt de poort I+06 uit de strijd genomen, zoals elders is beschreven.
Indien er geen onjuiste aanpassing is, is êén van de ingangen 35 van de OF-poort 1+09 Hl en is de uitgang van de OF-poort 1+09 Hl. Dit HI-uitgangssignaal wordt toegevoerd aan de D-ingang van de flip-flop 1+10.
- Met een Hl op de D-ingang van de D-flip-flop 1+10 duurt de basisarbitrage-periode voort tot voltooiing, zoals hoven is besproken.
8300045

Claims (9)

1. Stelsel voor het toewij zen van toegang tot een wat aanvraag betreft gedeelde faciliteit (105) over een aantal eenheden (110), waarbij elke eenheid is voorzien van een toegewezen, uniek, uit n cijfers be- staand prioriteitsgetal (¾27), welk stelsel is voorzien van een stelsel-5 regelaar (100), een arbitragelijn (102), die alle eenheden (110) met elkaar verbindt, en een arbitrageschakeling (218) in elk van de eenheden (110) voor het verzoeken van toegang tot de wat aanvraag betreft gedeelde faciliteit -(105) met het kenmerk, dat de arbitrageschakeling is voorzien van een aantal logische inrichtingen (521, 523) met een aantal toe-10 standen, een logische besturingsschakeling voor het selectief en in combinatie omschakelen van de logische inrichtingen in elk van de eenheden uit een eerste toestand naar een tweede toestand onder bestuur van bepaalde parameters, die de huidige dynamische toestand van de eenheden voorstellen, een register schakeling (500) voor het vormen van een dyna-15 misch prioriteitsgetal voor elk van de eenheden door de uitgangssignalen van de logische inrichtingen (522, 52¾) als parametercijfers aan de meer significante, cijferposities van het dynamische getal toe te voeren en door de cijfers van het toegewezen prioriteitsgetal (527) aan de min-• der significante posities van het dynamische getal toe te voeren, waar-20 bij het stelsel verder is voorzien van een maskergeleider (10¾), die de eenheden (110) met elkaar verbindt, een eerste schakeling (12¾) in de regelaar (100) om een maskeromkeersignaal op gekozen tijdstippen aan de maskergeleider (101) toe te voeren, een superpositieschakeling (1*06) in elk van de eenheden, welke op dat moment. toegang tot de wat aanvraag be-25 treft gedeelte.faciliteit (105) verzoekt voor het gelijktijdig super-poneren van de overeenkomstige cijfers van het bijbehorende dynamische prioriteitsgetal op de arbitragelijn (102) èn wel sequentieel, cijfer-voor-cijfer, een'uitschakelschakeling (Wo) in elk van de verzoekende eenheden, welke zolang als het maskersignaal op de maskerlijn aanwezig 30 is, de superpoisit ie schakeling (^6) zodanig buiten werking stelt, dat de parametercijfers van een verzoekende eenheid op de arbitragelijn worden gesuperponeerd, en een vergelijkingssehakeling (^9) in elk van de verzoekende eenheden (110) om de cijferwaarde op de arbitragelijn (102) daarvan te vergelijken met de overeenkomstige cijferwaarde, die door de 35 verzoekende eenheid wordt toegevoerd, een tweede schakeling ^21) om uit 83 0 0 0 4 5 ...................... 7 -19-- de f aciliteitstoegangsstrijd een verzoekende eenheid van de eenheden (110) te verwijderen hij de detectie van een voorgeschreven vergelijkings-resultaat tussen een lijncijfervaarde en de overeenkomstige cijferwaarde, die door de eenheid wordt toegevoerd, waarbij de uitschakelschakeling 5 (440) zodanig werkt, dat de preferentie voor faciliteitstoegang tussen de verzoekende eenheden wordt bepaald door parametercijfers, die aan de -lijn worden toegevoerd, en door de toegevoerde cijfers van de toegewezen prioriteitsgetallen van verzoekende eenheden.
2. Stelsel volgens conclusie 1 met het kenmerk, dat de logische be-10 sturingssehakeling is voorzien van een buffergeheugen (215) ia elke eenheid, een arbitrageregelaar (214) voor het controleren van het buffergeheugen in elke eenheid teneinde te bepalen of dit minder dan X procent vol of X procent vol of vol informatie is, die door de eenheidïaanc-de wat aanvraag betreft gedeelde faciliteit (105) moet worden toegevoerd, - 15 een eerste keten (206) om de eerste logische inrichting (521) in elke eenheid vanuit een eerste naar een tweede toestand om te schakelen wanneer de buffer van de eenheid tenminste X procent vol is, een tweede keten (2QT) om de tweede van de logische inrichtingen (523) van een eenheid uit een eerste naar een tweede toestand om te schakelen wanneer de 20 buffer van de eenheid vol is, en het register (500) uitgangssignalen van het stel logische inrichtingen als parametercijfers aan de faciliteit als de meer significante cijfers van het dynamische prioriteitsgetal toevoert.
3. Stelsel volgens conclusie 2 met het kenmerk, dat de logische be-25 sturingssehakeling verder is voorzien van een derde logische inrichting (422) in elke eenheid, welke door de stelselregelaar wordt bestuurd voor het bepalen van een snapshottijdoptreden, een vierde logische inrichting (4l8) 417) in elke eenheid voor het registreren van een faciliteits-toegangsverzoek, dat tijdens een snapshottijdoptreden aanwezig is, waar-30 bij de vierde logische inrichting (4l8) is voorzien van een poort (417) om de derde logische inrichting (422) in elke eenheid, waarin een dienstver leningsverzoek aanwezig is tijdens een snapshottijdoptreden, uit een eerste naar een tweede toestand om te schakelen, waarbij de derde logische inrichting (422) in de tweede toestand een snapshotbit (423) 35 als een van de parameterbits van het dynamische prioriteitsgetal van de eenheid opwekt,
4. Stelsel volgens conclusie 1 of 3 met het kenmerk, dat de arbi-trageschakeling voorts is voorzien van een derde schakeling (436) om het 8300045..... r * H ’ - 20 - uitschakelen van de superpositieschakeling door een maskersignaal op de masker lijn te "beletten vanneer de cijfers van het toegevezen prioriteits-getal van de verzoekende eenheid op de arbitragelijn vorden gesuperpo-neerd.
5 5· Stelsel volgens conclusie 1 met het kenmerk, dat het stelsel is voorzien van een inschakel-/uitschakelgeleider (108), een schakeling, die in responsie op het toevoeren van een potentiaal via de inschakel-/ uitschakelgeleider de eenheid buiten verking stelt teneinde te beletten, dat de eenheid toegang tot de faciliteit verzoekt.
4 - 18 - CONCLUSIES :
6. Werkwijze voor het toewijzen van toegang tot een vat aanvraag betreft gedeelde faciliteit over een aantal eenheden, waarbij elke eenheid,. die in de strijd is nadat alle dynamische prioriteitsgetalcijfers daarvan aan de arbitragelijn zijn toegevoerd, een uniek, toegevezen, uit n cijfers bestaand prioriteitsgetal bezit voor het bepalen van faciliteits-15 toegang vanneer een aantal eenheden gelijktijdig om toegang verzoekt, waarbij logische inrichtingen met een aantal toestanden in combinatie in elke eenheid vorden ingesteld om de geldende dynamische status van bepaalde eenheidsparameters voor te stellen, in elke eenheid een dynamisch . eenheidsprioriteitsnummer met cijfers, die door de inrichtingen worden op-20 gewekt, wordt gevormd, welke de eenheidsparameters in de meer significante eijferposities daarvan voorstellen en waarbij de cijfers van het aan de eenheid toegevezen prioriteitsgetal zich in de minder significante eijferposities daarvan bevinden, de eenheden met een maskerlijn en een arbitragelijn .worden verbonden, een maskersignaal op gekozen tijdstippen 25 aan de maskerlijn wordt toegevoerd, gelijktijdig op de arbitragelijn, sequentieel, cijfer-voor-cijfer, de overeenkomstige cijfers van het dynamische prioriteitsgetal van elk van de op dat moment verzoekende eenheden worden gesuperponeerd, de superpositie van eventuele parametercij-fers op de arbitragelijn wordt belemmerd wanneer op de maskerlijn een mas-30 kersignaal aanwezig is, de cijf ervaar den, die op de arbitragelijn worden gesuperponeerd, sequentieel worden vergeleken met de overeenkomstige cijferwaarden, die door elk van de verzoekende eenheden.worden toegevoerd, uit de faciliteitstoegangsstrijd een verzoekende eenheid van de eenheden wordt verwijderd bij de detectie van een voorgeschreven vergelijkings-35 resultaat tussen de cijferwaarde van de arbitragelijn en de waarde van het overeenkomstige cijfer, dat dan door de eenheid wordt toegevoerd, en toegang tot de faciliteit wordt verleend aan de eenheid, welke over- 8 3 Ö Ö 0 45 Λ - 21 - blijft.
7· Werkwijze volgens conclusie 6, waarbij sommige van de parameter-cijfers in elke verzoekende eenheid worden opgewekt door een bufferge-heugen in de eenheid te controleren teneinde vast te stellen of het min-5 der dan X procent vol of X procent vol of vol informatie, welke wacht om door de eenheid aan de faciliteit te worden toegevoerd, een eerste logische inrichting van een eenheid uit een eerste naar een tweede toestand wordt omgeschakeld wanneer het geheugen van de eenheid tenminste X procent vol is, een tweede logische inrichting van een eenheid uit een eerste 10 naar een tweede toestand wordt omgeschakeld wanneer het geheugen van de eenheid vol is, en uitgangssignalen van de logische inrichtingen als parameter cijfers aan de arbitragelijn worden toegevoerd als de meer significante cijfers van het dynamische prioriteitsgetal van de verzoekende eenheden. ....
8. Werkwijze volgens conclusie 7» waarbij tenminste een van de para-metercijfers in elke verzoekende eenheid wordt opgewekt door een snap-shottijd_te bepalen, een derde logische inrichting in elke eenheid, welke om toegang verzoekt tijdens het optreden van de snapshottijd uit een eerste naar een tweede toestand om te schakelen, een snapshot cijfer aan 20 de lijn als een van de parametercijfers in elke eenheid, welke tijdens de snapshottijd toegang verzoekt, toe te voeren, en de logische inrichting in elke eenheid, nadat toegang tot de faciliteit is verleend, uit een tweede naar een eerste toestand wordt amgeschakeld, terwijl de snap-shotbit aan de lijn wordt toegevoerd. 25
9· Werkwijze volgens conclusie 7 of 8 in combinatie met het beletten van de belemmering van de superpositie op de arbitragelijn van het toegewezen prioriteitsgetal van de verzoekende eenheid wanneer een maskersig-naal op de maskerlijn aanwezig is. 8 3 0 0 0 "4 5 ‘ ------------------------------
NL8300045A 1982-01-07 1983-01-06 Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn. NL8300045A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33767482 1982-01-07
US06/337,674 US4488218A (en) 1982-01-07 1982-01-07 Dynamic priority queue occupancy scheme for access to a demand-shared bus

Publications (1)

Publication Number Publication Date
NL8300045A true NL8300045A (nl) 1983-08-01

Family

ID=23321528

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8300045A NL8300045A (nl) 1982-01-07 1983-01-06 Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.

Country Status (8)

Country Link
US (1) US4488218A (nl)
KR (1) KR880002197B1 (nl)
CA (1) CA1193688A (nl)
DE (1) DE3300261A1 (nl)
FR (1) FR2519442B1 (nl)
GB (1) GB2114788B (nl)
NL (1) NL8300045A (nl)
SE (1) SE450301B (nl)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642630A (en) * 1982-12-28 1987-02-10 At&T Bell Laboratories Method and apparatus for bus contention resolution
CA1219091A (en) * 1983-01-10 1987-03-10 Ulrich Killat Method of and arrangement for controlling access to a time-division multiplex message transmission path
US4623886A (en) 1983-01-21 1986-11-18 E-Systems, Inc. Prioritized data packet communication
EP0121030B1 (fr) * 1983-03-29 1987-11-11 International Business Machines Corporation Dispositif d'arbitrage pour l'attribution d'une ressource commune à une unité sélectionnée d'un système de traitement de données
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
JPS607538A (ja) * 1983-06-27 1985-01-16 Dainippon Screen Mfg Co Ltd デ−タ転送制御方法
US4569046A (en) * 1983-07-18 1986-02-04 Northern Telecom Limited Method of, and a terminal for, transmitting bytes to a bus
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
US4641266A (en) * 1983-11-28 1987-02-03 At&T Bell Laboratories Access-arbitration scheme
US4941086A (en) * 1984-02-02 1990-07-10 International Business Machines Corporation Program controlled bus arbitration for a distributed array processing system
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
DE3535436A1 (de) * 1984-10-05 1986-04-10 Mitsubishi Denki K.K., Tokio/Tokyo Arbitrationssystem fuer einen datenbus
US4704606A (en) * 1984-11-13 1987-11-03 American Telephone And Telegraph Company And At&T Information Systems Inc. Variable length packet switching system
US4631534A (en) * 1984-11-13 1986-12-23 At&T Information Systems Inc. Distributed packet switching system
US4656627A (en) * 1984-11-21 1987-04-07 At&T Company Multiphase packet switching system
JPS61141065A (ja) * 1984-12-14 1986-06-28 Mitsubishi Electric Corp 画像表示信号発生装置
US4745600A (en) * 1985-07-09 1988-05-17 Codex Corporation Network collision detection and avoidance apparatus
US5047917A (en) * 1985-07-12 1991-09-10 The California Institute Of Technology Apparatus for intrasystem communications within a binary n-cube including buffer lock bit
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
US4745598A (en) * 1985-11-27 1988-05-17 General Electric Company Method and apparatus for maintaining a dynamic logical ring in a token passing LAN
US4740956A (en) * 1985-12-30 1988-04-26 Ibm Corporation Linear-space signalling for a circuit-switched network
US4788640A (en) * 1986-01-17 1988-11-29 Intel Corporation Priority logic system
US5283903A (en) * 1986-12-25 1994-02-01 Nec Corporation Priority selector
US5257374A (en) * 1987-11-18 1993-10-26 International Business Machines Corporation Bus flow control mechanism
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
EP0324662A3 (en) * 1988-01-15 1990-01-17 EVANS & SUTHERLAND COMPUTER CORPORATION Crossbar system for controlled data transfer
US4991084A (en) * 1988-02-05 1991-02-05 International Business Machines Corporation N×M round robin order arbitrating switching matrix system
US4965716A (en) * 1988-03-11 1990-10-23 International Business Machines Corporation Fast access priority queue for managing multiple messages at a communications node or managing multiple programs in a multiprogrammed data processor
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5377189A (en) * 1989-06-02 1994-12-27 British Telecommunications Public Limited Company Hybrid data communications systems
JPH0387958A (ja) * 1989-06-30 1991-04-12 Nec Corp バスロツク制御方式
EP0426413B1 (en) * 1989-11-03 1997-05-07 Compaq Computer Corporation Multiprocessor arbitration in single processor arbitration schemes
FR2654281A1 (fr) * 1989-11-08 1991-05-10 Alcatel Business Systems Procede et dispositif de resolution de contention pour central telephonique a petite ou moyenne capacite.
KR940002905B1 (en) * 1989-12-15 1994-04-07 Ibm Apparatus for conditioning priority arbitration in buffered direct memory addressing
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5301330A (en) * 1990-10-12 1994-04-05 Advanced Micro Devices, Inc. Contention handling apparatus for generating user busy signal by logically summing wait output of next higher priority user and access requests of higher priority users
US5689657A (en) * 1991-03-30 1997-11-18 Deutsche Itt Industries Gmbh Apparatus and methods for bus arbitration in a multimaster system
US5371863A (en) * 1991-05-30 1994-12-06 Tandem Computers Incorporated High speed processor bus extension
US5546587A (en) * 1991-05-30 1996-08-13 Tandem Computers Incorporated Decentralized bus arbitration system which continues to assert bus request signal to preclude other from asserting bus request signal until information transfer on the bus has been completed
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
US5375223A (en) * 1993-01-07 1994-12-20 International Business Machines Corporation Single register arbiter circuit
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US6006020A (en) * 1993-04-16 1999-12-21 Media 100 Inc. Video peripheral circuitry exercising bus master control over a bus of a host computer
CN1125491A (zh) * 1993-04-16 1996-06-26 数据翻译公司 计算机的视频外围设备
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
US6061348A (en) * 1995-12-22 2000-05-09 Cisco Technology, Inc. Method and apparatus for dynamically allocating bandwidth for a time division multiplexed data bus
US6115374A (en) * 1995-12-22 2000-09-05 Cisco Technology, Inc. Method and apparatus for dynamically assigning bandwidth for a time division multiplexing data bus
US5732079A (en) * 1995-12-22 1998-03-24 Cisco Technology, Inc. Method and apparatus for skewing the start of transmission on multiple data highways
US6058449A (en) * 1997-07-31 2000-05-02 Motorola, Inc. Fault tolerant serial arbitration system
US6157970A (en) * 1997-09-24 2000-12-05 Intel Corporation Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number
US6131127A (en) * 1997-09-24 2000-10-10 Intel Corporation I/O transactions on a low pin count bus
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
US6119189A (en) * 1997-09-24 2000-09-12 Intel Corporation Bus master transactions on a low pin count bus
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN
US6996120B2 (en) * 2001-03-14 2006-02-07 Siemens Communications, Inc. Methods for improving bus performance and bandwidth utilization of a parallel bus LAN
US7707339B2 (en) * 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
US8032678B2 (en) * 2008-11-05 2011-10-04 Mediatek Inc. Shared resource arbitration
US20110113172A1 (en) * 2009-11-12 2011-05-12 Himax Technologies Limited Utilization-enhanced shared bus system and bus arbitration method
US8612649B2 (en) 2010-12-17 2013-12-17 At&T Intellectual Property I, L.P. Validation of priority queue processing
US9208109B2 (en) * 2011-06-01 2015-12-08 Altera Corporation Memory controllers with dynamic port priority assignment capabilities
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (nl) * 1971-12-27 1973-09-27 Hitachi Ltd
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4171536A (en) * 1976-05-03 1979-10-16 International Business Machines Corporation Microprocessor system
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
SE414087B (sv) * 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US4161779A (en) * 1977-11-30 1979-07-17 Burroughs Corporation Dynamic priority system for controlling the access of stations to a shared device
US4330857A (en) * 1980-02-29 1982-05-18 Ibm Corporation Dynamically variable priority, variable position channels in a TDMA burst
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen
US4358829A (en) * 1980-04-14 1982-11-09 Sperry Corporation Dynamic rank ordered scheduling mechanism
US4385350A (en) * 1980-07-16 1983-05-24 Ford Aerospace & Communications Corporation Multiprocessor system having distributed priority resolution circuitry
DE3070320D1 (en) * 1980-09-27 1985-04-25 Ibm Deutschland Priority stage controlled interruption device

Also Published As

Publication number Publication date
DE3300261A1 (de) 1983-07-14
GB2114788B (en) 1985-09-18
SE8207442L (sv) 1983-07-08
FR2519442A1 (fr) 1983-07-08
GB8300265D0 (en) 1983-02-09
KR880002197B1 (ko) 1988-10-17
SE450301B (sv) 1987-06-15
CA1193688A (en) 1985-09-17
KR840003566A (ko) 1984-09-08
US4488218A (en) 1984-12-11
DE3300261C2 (nl) 1989-12-14
SE8207442D0 (sv) 1982-12-28
FR2519442B1 (fr) 1985-07-12
GB2114788A (en) 1983-08-24

Similar Documents

Publication Publication Date Title
NL8300045A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
NL8300040A (nl) Schakeling voor het toewijzen van toegang tot een voor opvragen gedeelde lijn.
US4458314A (en) Circuitry for allocating access to a demand shared bus
US7350004B2 (en) Resource management device
EP0383475A2 (en) Shared resource arbitration
US5706446A (en) Arbitration system for bus requestors with deadlock prevention
JP2559906B2 (ja) アービトレーション・システム及び方法
US4621342A (en) Arbitration circuitry for deciding access requests from a multiplicity of components
US4130864A (en) Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US5555413A (en) Computer system and method with integrated level and edge interrupt requests at the same interrupt priority
US5515523A (en) Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems
US6178475B1 (en) Multimedia system employing timers to properly allocate bus access
US4974148A (en) Bus arbiter with equitable priority scheme
WO1999013405A1 (en) A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation
US4682282A (en) Minimum latency tie-breaking arbitration logic circuitry
US4556939A (en) Apparatus for providing conflict-free highway access
EP0327203A2 (en) NxM arbitrating non-blocking high bandwidth switch
US5471639A (en) Apparatus for arbitrating for a high speed direct memory access bus
US5644733A (en) Dual coupled partitionable networks providing arbitration logic for managed access to commonly shared busses
JPH05504014A (ja) チャネル選択アービトレーション
CA2145553C (en) Multi-processor system including priority arbitrator for arbitrating request issued from processors
US5293493A (en) Preemption control for central processor with cache
EP0307793A2 (en) Bus driving and decoding circuit
US5241629A (en) Method and apparatus for a high performance round robin distributed bus priority network
JP2000276437A (ja) Dma制御装置

Legal Events

Date Code Title Description
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed