DE3300261A1

DE3300261A1 - Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung

Info

Publication number: DE3300261A1
Application number: DE19833300261
Authority: DE
Inventors: Gary Joe 80233 Thornton Col. Grimes
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1982-01-07
Filing date: 1983-01-07
Publication date: 1983-07-14
Also published as: GB2114788A; FR2519442B1; SE8207442D0; US4488218A; CA1193688A; FR2519442A1; SE450301B; GB2114788B; GB8300265D0; KR880002197B1; DE3300261C2; NL8300045A; SE8207442L; KR840003566A

Description

Schaltungsänordnung zur Zuteilung des Zugriffs zu einer auf Anforderungsbasis gemeinsam benutzten Sammelleitung

Die Erfindung betrifft eine Anlage zur Zuteilung des Zugriffs zu einer Einrichtung, die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten, denen je eine besondere Prioritätszahl mit n Ziffern zugeordnet ist, mit einer Anlagensteuerung, einer Konkurrenzsammelleitung, die alle Einheiten verbindet, und mit einer Konkurrenzschaltung in jeder Einheit zur Anforderung des Zugriffs zur gemeinsam benutzten Einrichtung, sowie ein Verfahren zum Betrieb einer solchen Anlage.

Anlagen, bei denen viele Bauteile sich in eine gemeinsame Einrichtung teilen, benutzen in typischer Weise Anordnungen für eine Zuteilung des Zugriffs zur gemeinsamen Einrichtung dann, wenn eine Vielzahl der jeweiligen Bauteile gleichzeitig einen Zugriff verlangen kann. Es sind viele unterschiedliche Zuteilungsanordnungen bekannt. In Datenverarbeitungs- und Paketvermittelungsanlagen ist die Verwendung einer zentralen Zuteilungsanordnung oder eines Steuergerätes für die Zuteilung des Zugriffs zu einer gemeinsamen Datensammelleitung bekannt, die eine Vielzahl von Einheiten, beispielsweise Datenstellen (Ports) verbindet, die gleichzeitig Zugriff zur Sammelleitung anfordern können. Das Steuergerät kann so programmiert sein, daß der Zugriff zur Sammelleitung entsprechend einem im voraus bestimmten Kriterium erteilt wird. Zuteilungsanordnungen mit einer zentralen Steuerung arbeiten zwar brauchbar hinsichtlich ihrer beabsichtigten „Punktion, sie sind jedoch nicht immer wünschenswert, und zwar wegen ihrer Kompliziertheit, die sich aus den vielen erforderlichen Verbindungen zwischen dem Steuer-

nachqereichtI : *■:*:: : · * · ·

-9 -

gerät, der Sammelleitung und den Datenstellen ergeben. Außerdem ergibt sich ein Problem hinsichtlich der Zuverlässigkeit, da eine fehlerhafte Funktion des Steuergeräts das ganze System außer Betrieb setzen kann. Eine Anlage mit einem zentralisierten Steuergerät ist in der US-PS 3 983 540 beschrieben.

Bekannt ist auch die Verwendung von verteilten Zuteilungsanordnungen für eine Sammelleitung, bei der kein Steuergerät für die Festlegung des Zugriffs verwendet wird, sondern statt dessen die Wechselwirkung zwischen den anfordernden Datenstellen die Zuteilung der Sammelleitung bei gleichzeitigen Anforderungen bestimmt. Solche verteilten Anordnungen sind häufig günstiger, da der Aufwand für und die Zuverlässigkeitsprobleme in Verbindung mit zentralisierten Steuergeräten vermieden werden.

Bei einer dieser verteilten Zuteilungsanordnungen ist jeder Datenstelle, die einen Zugriff zu einer gemeinsamen Sammelleitung anfordern kann, eine feste Prioritätszahl mit einer Vielzahl von Binärziffern zugeordnet. im Falle gleichzeitiger Anforderungen bestimmt die Prioritätszahl den Zugriff. Zum Zeitpunkt der Samraelleitungskonkurrenz, wenn zwei oder mehrere Datenstellen gleichzeitig einen Zugriff anfordern, gibt jede anfordernde .Datenstelle die entsprechenden Bits seiner Prioritätszahl nacheinander und Bit für Bit synchron mit der Zuführung der entsprechenden Bits aller anderen, im Augenblick einen Zugriff anfordernden Datenstellen auf eine Konkurrenz-Sammelleitung. Bei Anlegen jedes Bit vergleicht jede anfordernde Datenstelle den Wert dieses Bit mit der logischen Summe der entsprechenden Bits, die gleichzeitig von allen anfordernden Datenstellen auf die Konkurrenz Sammelleitung gegeben werden. Wenn ein Bit, das eine anfordernde Datenstelle im Augenblick zuführt, eine vorgegebene Beziehung zu den Bits hat (beispielsweise gleich oder größer ist), die von den anderen anfordernden Datenstellen an die Sammelleitung gegeben werden, so läuft dieser Vorgang weiter, und die Datenstelle gibt das nächste Bit ihrer zugeordneten Prioritätszahl an die Konkurrenz-

NAOHQEREIOHT

-10-

Sammelleitung.

Jede Datenstelle bleibt im Wettbewerb, solange jedes von ihr zugeführte Bit die vorgegebene Beziehung zur logischen Summe der entsprechenden, im Augenblick von den anderen Datenstellen angelegten Bits hat- Eine Daten stelle schaltet sich selbst aus dem Wettbewerb aus, wenn sie feststellt, daß ein von ihr zugeführtes Bit eine Beziehung zu den im Augenblick von den anderen Datenstellen zugeführten Bits hat Cbeispielsweise kleiner ist als diese), die anzeigt, daß eine oder mehrere der anderen Datenstellen eine höhere Prioritätszahl hat. Dann schaltet sich jede Datenstelle mit einer niedrigeren Prioritätszahl selbst vom Wettbewerb aus und gibt keine weiteren Bits an die Sammelleitung.

Dieses Konkurrenz verfahren läuft dann weiter. Die übrigen Bits der Prioritätszahlen für die Datenstellen werden von allen verbleibenden Datenstellen an die Sammelleitung angelegt. Datenstellen mit niedrigerer Priorität schalten sich selbst aus dem Wettbewerb aus. Am Ende des Wettbewerbs, wenn das letzte Bit an die Sammelleitung gegeben wird, verbleibt nur diejenige Datenstelle, die die höchste Priorität besitzt. Dieser wird der Zugriff zur Sammelleitung gewährt. Eine Anordnung der oben be-• schriebenen Art ist in der US-PS 3 796 992. sowie in der US-PS 3 818 447 beschrieben.

Die oben beschriebene Anordnung mit verteiltem Wettbewerb arbeitet zufriedenstellend. Es tritt jedoch die Schwierigkeit auf, daß die PrioritätszahL*en der Datenstellen fest sind, so daß - da der Zugriff der Datenstellen durch diese Zahlen bestimmt wird - die Datenstellen so angesehen werden können, daß sie funktionell in einer festen Prioritätsreihenfolge angeordnet sind, wobei die am meisten bevorzugte Datenstelle die höchste Prioritätszahl und die am wenigsten bevorzugte Datenstelle die nied- rigste Prioritätszahl besitzen. Daher ist der Zugriff zur Sammelleitung nicht gleichmäßig verteilt, da Datenstellen mit den höheren Prioritätszahlen im Falle gleichzeitiger Anforderungen immer begünstigt sind. Diese ungleichmäßige

NACHGfc-RaiCHTJ

-11-

Zuteilung kann zwar bei bestimmten Anlagen zulässig sein, es ergibt sich aber ein Problem bei solchen Anlagen, bei denen ein gleichmäßigerer Zugriff durch alle Datenstellen erforderlich ist.

Die Erfindung hat sich die Aufgabe gestellt, die vorstehend beschriebenen Probleme und Beschränkungen der bekannten Anlagen zu vermeiden. Die Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben.

Außerdem schafft die Erfindung ein entsprechendes Verfahren. Es wird der Zugriff zur gemeinsamen Sammelleitung zwischen einer oder mehreren anfordernden Einheiten oder Datenstellen aufgeteilt, von denen jede eine besonders zugeordnete Prioritätszahl besitzt.

Entsprechend der Erfindung weist jede Datenstelle Einrichtungen zur dynamischen Überwachung des augenblicklichen Zustandes verschiedener Betriebspararaeter der Datenstelle und zur Erzeugung entsprechender Prioritätsbits auf, die diese Parameter darstellen. Diese Bits werden in Verbindung mit der zugeordneten Prioritätszahl der Datenstelle zur Bestimmung des Zugriffs zur Sammelleitung benutzt.

Die von den Einrichtungen nach der vorliegenden Erfindung erzeugten Datenstellen-Parameterbits werden in die höherstelligen Bitpositionen eines Datenstellen-Schieberegisters eingegeben. Die Bits der zugeordneten Datenstellen-Prioritätszahl werden in den Rest des Schieberegisters eingegeben, so daß sie einen niedrigeren Stellenwert als die Parameter bis besitzen. Bei einem Wettbewerb hinsieht lieh des Zugriffs zur Sammelleitung werden die Bits im Schieberegister jeder anfordernden Datenstelle sequenti-

NACHGEREICHTI J

ell und einzeln ausgelesen, und zwar beginnend mit dem höchststelligen Bit, und an die Konkurrenzsammelleitung angelegt.

Unter Umständen, bei denen die Einrichtungen nach der vorliegenden Erfindung keine Datenstellen-Parameterbits erzeugen, enthält das Schieberegister Null-Werte in den entsprechenden, höherstelligen Bitpositionen und die Bits der normalen, zugeordneten Prioritätszahl in den niedrigerstelligen Bitpositionen. Unter diesen Umständen wird die Priorität der Datenstelle unter Verwendung allein der zugeordneten Prioritätszahl bestimmt. Bei Betriebszuständen der Datenstellen jedoch, bei denen eine 1 für ein oder mehrere Parameterbits erzeugt wird, werden diese Parameterbits vor den Bits der Prioritätszahl der Datenstelle aus dem Schieberegister gelesen und steuern demgemäß selbst den Zugriff zur Sammelleitung. Wenn für zwei oder mehrere Datenstellen identische Parameterbits auf 1 eingestellt und keine weiteren Datenstellen vorhanden sind, deren Parameterbis eine höhere Priorität angeben, so werden die Bits der Prioritätszahlen für die Datenstellen zur Lösung des Problems benutzt. Die Einrichtungen nach der vorliegenden Erfindung zur Überwachung von Datenstellenparametern und zur Erzeugung entsprechender Parameterbits sowie zur Eingabe in das Datenstellen-Schieberegister enthalten Einrichtungen zur Überwachung des augenblicklichen Inhalts eines Paketpuffers in jeder Datenstelle, um festzustellen, ob er weniger als halbvoll, wenigstens halbvoll oder voll ist. Diese Einrichtungen können entsprechend entweder keine Bits, ein

Bit für halbvollen Puffer oder ein Bit für vollen Puffer erzeugen.

Mit der Erfindung werden Einrichtungen zur Erzeugung von Datenstellen-Parameterbits einschließlich von Schnappschuß-Einrichtungen geschaffen, die sicherstellen, daß alle Datenstellen, die zu einem bestimmten Zeitpunkt eine Bedienung anfordern, vor Datenstellen bedient werden, die später eine Bedienung verlangen. Diese Schnappschußeinrichtungen enthalten ein Flipflop, das zu einem bestimm-

-14-

ten Zeitpunkt , der Schnappschuß-Zeitpunkt genannt wird, in jeder Datenstelle eingestellt wird, die dann einen Sammelleitungszugriff anfordert. Durch das Einstellen dieses Flipflops in jeder solchen Datenstelle wird ein Schnappschuß-Bit 1 in das zugeordnete Schieberegister als höherstelliges Bit vor den Bits der zugeordneten Prioritätsnummer eingegeben. Ein Schnappschuß-Flipflop wird dann zurückgestellt, wenn seiner Datenstelle ein Sammelleitungszugriff gewährt wird,und am Ende einer gegebenen Anzahl von Konkurrenzzyklen sind alle Datenstellen, deren Schnappschuß-Flipflop eingestellt war, bedient worden,und deren Schnappschuß-Flipflops sind dann im rückgestellten Zustand. Es tritt dann ein neuer Schnappschuß-Zeitpunkt auf, und das Schnappschuß-Flipflop in jeder dann einen Zugriff anfordernden Datenstelle wird eingestellt, um eine neue Gruppe von Datenstellen zu definieren, die zu bevorzugen sind.

Wie vorher werden die entsprechenden Schieberegisterbits jeder anfordernden Datenstelle während der Zeit einer Konkurrenz gleichzeitig und nacheinander Bit für Bit auf eine Sammelleitung gegeben. Dazu gehören die Parameterbits der Datenstelle sowie die Bits der zugeordneten Prioritätszahl. Die Bitwerte jeder konkurr-ierenden •Datenstelle werden in einer vorgeschriebenen Reihenfolge mit den entsprechenden Bitwerten auf der Sammelleitung verglichen. Eine Einheit wird aus dem Wettbewerb hinsichtlich des Zugriffs zur Sammelleitung herausgenommen, wenn bei irgendeinem Ziffernvergleich ein vorgeschriebenes Ergebnis erhalten wird, das angibt, daß eine andere Datenstelle köherer Priorität einen Zugriff anfordert. Bei dem beschriebenen Ausführiingsbeispiel der Erfindung beruht die Priorität hinsichtlich des Zugriffs zur Sammelleitung auf der Größe der Zahl , die durch Parameterbits und die Bits der zugeordneten Prioritätszahl im Schieberegister jeder Datenstelle definiert wird. Bei diesem Ausführungsbeispiel wird eine TTL-Sammelleitung mit verdrahtetem ODER-Glied benutzt, bei der eine 1 den dominanten Zustand niedriger Spannung darstellt.

I NA

-15-

Außerdem ist entsprechend der vorliegenden Erfindung eine zusätzliche Anpassungsfähigkeit bei der Bestimmung der Datenstellen-bevorzugung mittels einer Maskiersammelleitung vorgesehen. Die Maskiersammelleitung veranlaßt bei Aktivierung durch das Anlagensteuergerät , daß die Konkurrenzschaltung jeder Datenstelle während eines Konkurrenzintervalls selektiv einige oder alle Parameter bits nicht beachtet.

Das Maskiersignal inaktiviert zeitweilig interne Schaltungen jeder Datenstelle und bewirkt,, daß der Sammelleitungszugriff durch die zugeordnete Prioritätszahl der Datenstelle zuzüglich von Parameterbits bestimmt wird, die nicht maskiert werden. Gleichzeitig gibt die Maskierschaltung die Möglichkeit, daß alle Bits einschließlich der maskierten Parameterbits während eines Konkurrenz-Intervalls an die Konkurrenzsammelleitung angelegt werden. Die Bits auf der Sammelleitung können durch andere Einrichtungen der Anlage, beispielsweise Aufzeichnungseinrichtungen, benutzt werden, um den Zustand der Anlage zu überwachen und die Wirksamkeit der Parameterbits zu bestimmen.

Dieses Maskieren ist ein zweckmäßiges Merkmal, da es unter bestimmten Bedingungen wünschenswert sein kann, -ein oder mehrere Parameterbits bei der Bestimmung des Sammelleitungszugriffs nicht zu beachten. Mit der Erfindung wird das Maskiersammelleitungsmerkmal in einer fehlersicheren Weise verwirklicht, die verhindert, daß die Maskiersammelleitung die Bits der zugeordneten Prioritätszahl maskiert. Dadurch wird sichergestellt, daß eine be- stimmte Datenstelle auch im Fall eines Störzustandes immer gewählt wird, der dauernd ein Maskiersignal an die Maskiersammelleitung anlegt.

Außerdem ist eine Betätigungs-Inaktivierungssammelleitung vorgesehen, die eine für jede Datenstelle besondere Ader enthält und von dem Anlagensteuergerät zur Datengtelle führt. Die Ader ist mit Schaltungen in jeder Datenstelle verbunden, die die Datenstelle inaktivieren und verhindern, daß sie einen Sammelleitungszugriff an-

fordert. Dieses Merkmal ist zweckmäßig in Verbindung mit Fehlfunktionen, die möglicherweise verursachen, daß eine Datenstelle dauernd nur 1-Werte in einem Konkurrenzinter vall an die Sammelleitung anlegt und dadurch den Sammelleitungszugriff monopolisiert.

Bei einer Paket-vermittlungsstelle werden Pakete in einem Pufferspeicher in den Datenstellen gespeichert. Die Konkurrenz-Logikschaltung der Datenstelle versucht ¹^ nen Zugriff zu den gemeinsamen Einrichtungen der Paketvermittlung einschließlich in typischer Weise einer gemeinsamen Paket-Übertragungssammelleitung, die hier Datensammelleitung genannt wird. Ein Paket geht dann verloren, wenn es zu einer Datenstelle übertragen wird, bei ¹^ der bereits ein oder mehrere Pakete im Pufferspeicher vorhanden sind und nicht genug Platz zur Speicherung eines weiteren Pakets da ist. Die Rate der PaketVerluste kann dadurch klein gemacht werden, daß in jeder Datenstelle ausreichend Speicherraum vorgesehen ist, derart, daß auf statistischer Grundlage die Paketverlustrate bei der Verkehr sgrenze der Vermittlungsanlage annehmbar ist. Die vorliegende Erfindung schafft die Möglichkeit, die Paketvermittlungseinrichtung so auszubilden, daß kleinere Speicher erforderlich sind, um die gleiche Paketverlustrate

²^ bei einem vorgegebenen Verkehrsumfang im Netzwerk zu erhalten, oder es kann bei einer festen Speichergröße die Paket verlustrate für einen gegebenen Verkehrsumfang kleiner sein. Da der größte Teil des Aufwandes und der Kompliziertheit der Vermittlungsanlage in typischer Weise im Speicher oder der Warteschlange der Datenstellen vorhanden ist, kann die Konkurrenz-Logik der Datenstelle wesentlich vergrößert werden, wobei trotzdem der Aufwand und die Kompliziertheit der Anlage sinken, da mit der vorliegenden Erfindung eine wesentliche Verringerung hinsichtlich der Kosten und des Aufwandes für den Speicher ermöß'licht wird. Mit der Erfindung werden Einrichtunßen

NACHQEREICHT

3200261

-17-

geschaffen, um den Konkurrenz-Algorithmus der Paketvermittlung empfindlich für den dynamischen Zustand der Datenstellen zu machen, sowie Einrichtungen, um die Parameter auf einer Rahäen-für-Rahmen-Grundlage zu ändern, für die der Algorithmus empfindlich ist. Dies wird durch eine fehlerzulassende Einrichtung erreicht, ohne den verteilten Aufbau der Konkurrenzeinrichtung zu beeinträchtigen.

Die obenbeschriebene Anordnung überwindet die Probleme nach dem Stand der Technik dadurch, daß eine erhöhte Anpassungsfähigkeit und eine bessere Zuteilung der Datenstellen hinsichtlich eines Zugriffs zu einer Einrichtung oder einer Sammelleitung in Anlagen geschaffen wird, bei denen jeder Datenstelle eine feste Prioritätszahl zugeordnet ist, deren Größe im anderen Fall die Priorität hinsichtlich des Sammelleitungszugriffs bestimmen würde. Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild mit den Bauteilen einer typischen Anlage, in der

die Erfindung angewendet werden kann; Fig. 2 weitere Einzelheiten der Datenstellen-

schaltung gemäß Fig. 1; Fig. 3 ein Zeitdiagramm;

Fig. 4 und 5 die Schaltungseinzelheiten der

Konkurrenz-Logik für die Datenstelle gemäß Fig. 2 ;
Fig. 6 die Zusammengehörigkeit der Fig. 4,und 5.

Fig. 1 zeigt eine Paketvermittlungsanlage nach der Erfindung. Die Anlage enthält ein Steuergerät 100 mit einem Polaritätsgenerator 122, Datenstellen (Ports) 110-1 bis 110-n , eine Vermittlungseinrichtung 107 und eine Anzahl von Sammelleitungen, die das Steuergerät 100 mit den Datenstellen 110 verbinden. Zu diesem Sammelleitungen gehört die Paketsammelleitung 105, die die von der Datenausgangsleitung 111 jeder Datenstelle abgegebenen und für eine andere Datenstelle bestimmten Daten aufniamt.

NACHGEREICHT ; "ϊ · ! ; ? ·■ · · .

-18-

Die Paketsammelleitung 106 empfängt diese Daten nach Weiterleitung über die Vermittlungseinrichtung 107 und gibt sie an die Eingangsleitung 112 jeder Datenstelle. Eine Taktsammelleitung 103 überträgt die in Fig. 3 gezeigten Signale vom Steuergerät zu den Datenstellen. Eine Konkurrenz-Sammelleitung 102 nimmt die jeweiligen Prioritätsbits auf, die sequentiell durch jede Datenstelle während einer Sammelleitungs-Konkurrenzzeit zugeführt werden. Eine Polaritätsader 101 gibt zu gewählten Zeitpunkten ein Potential vom Steuergerät 100 zu den Datenstellen 110, um diese zu veranlassen, den Kehrwert aller Ziffern der ihnen zugeordneten Prioritätszahl an die Sammelleitung 102 anzulegen.

Die Betätigungs/Abschaltsammelleitung 108 enthält für jede Datenstelle eine besondere Ader und führt vom Steuergerät 100 zu jeder Datenstelle 110. Bei Aktivierung veranlaßt diese Sammelleitung, daß die jeweilige Datenstelle außer Betrieb gesetzt wird und daß ihr der Zugriff zur Konkurrenz-Sammelleitung 102 und zu den Paketsammelleitungen 105 und 106 verweigert wird. Die Maskiersammelleitung 104 umfaßt eine allen Datenstellen gemeinsame Ader und führt vom Steuergerät 100 zu den Datenstellen. Bei Aktivierung bewirkt sie, daß eine Kombination der Datenstellen-Parameterbits während der Konkurrenzzeit nicht beachtet wird, so daß der Zugriff zur Sammelleitung anhand der restlichen Parameterbits, falls vorhanden, sowie der jeder Datenstelle zugeordneten Prioritätszahl gewährt wird.

Ein Datenprozessor 120-1 und ein Endstellen Steuergerät 120-n zusammen mit Endstellen 121 dienen als Beispiel für diejenige Art von Einrichtungen, die durch die Datenstellen bedient werden können. In einer für eine Paketvermittlung typischen Weise überträgt eine sendende Datenstelle, die Zugriff zur Paketsammelleitung 105 erhalten hat, Daten irgendeiner gewünschten Art über die Paketsammelleitung 105, die Vermittlungseinrichtung 107 sowie die Paketsammelleitung 106 zur Eingangsleitung 112 derjenigen Datenstelle, für die die Daten bestimmt sind.

Fig. 2 zeigt weitere Einzelheiten der Datenstellen 110 in Fig. 1. Jede Datenstelle enthält eine Eingangs-Ausgangs-(I/O)-Schnittstelle 200, eine Eingangs-Sammelleitungsschnittstelle 210 und eine Ausgangs-Sammellei-

_ tungsschnittstelle 220. Die Eingangs-Sammelleitungsö

schnittstelle 210 beinhaltet eine Konkurrenz-Logikschaltung 218 sowie einen Puffer 213, der Daten an die Paket Sammelleitung 105 gibt. Die Schnittstelle 210 enthält wei terhin einen sogenannten FIFO-Speicher 211, bei dem eine zuerst eingegebene Information auch als erste wieder ausgegeben wird (von Rirst-Jji-_First-Out) , einen Paketlängen detektor 205 und ein FIFO-Steuergerät 214. Der FIFO-Speicher 210 nimmt Paketinformationen von der Schnittstelle 200 auf und speichert sie zeitweilig, bis die Informationen wieder ausgelesen und über den Puffer zum Palo

ketspeicher 105 gegeben werden. Der Paketlängendetektor 205 enthält Zähler und ähnliche Bauteile, um die Länge jedes vom FIFO-Speicher 211 aufgenommenen und wieder ausgelesenen Paketes zu überwachen. Der Detektor 205 überwacht die Anzahl von Paketen, die kleiner oder größer

als eine vorbestimmte Länge sind und sich im Augenblick im FIFO-Speicher befinden,und überträgt mittels der Adern 208, 209 diese Information zur Konkurrenz-Logikschaltung 218, die wiederum die Information als Datenstellen-Parameterbits verwendet. Das FIFO-Steuergerät 214 nimmt 25

Informationen über den Weg 212 vom FIFO-Speicher 211 auf, wobei diese Informationen Paketlängeninformationen sowie Bits umfassen, die angeben, ob der FIFO-Speicher im Augenblick wenigstens halbvoll oder voll ist. Das FIFO-Steuergerät 214 überträgt diese Informationen über die Wege 206 und 207 zur Konkurrenz-Logikschaltugn 218, die die Informationen als zusätzliche Parameterbits für Konkurrenzzwecke benutzt.

Die Ausgangssammelleitungsschnittstelle 220 enthält diejenigen Schaltungen, mit welchen die Datenstelle ob

Informationen von der PaketSammelleitung 106 aufnimmt. Zu diesen Schaltungen gehören ein Puffer 221, ein FIFO-Speicher 227, ein FIFO-Steuergerät 225 und eine Paket-

erkennungsschaltung 223.

In typischer Weise gibt der durch die Datenstelle gemäß Fig,-2 bediente Datenprozessor 120 ein Inforraationspaket, das zu einer anderen Datenstelle auszur senden ist, über den Weg 116-1 , die Eingangs-Ausgangs-Schnittstelle 200 und den Weg 201 zum FIFO-Speicher 211. Das FIFO-Steuergerät 214 stellt den Empfang eines vollständigen Paketes durch den FIFO-Speicher 211 fest und überträgt eine Anforderung für einen Sammelleitungszugriff zur Konkurrenz-Logikschaltung 218. Diese versucht dann während des nächsten Konkurrenzintervalls, einen Zugriff zur Sammelleitung 105 für die Datenstelle zu gewinnen. Bei Erhalt eines solchen Zugriffs veranlaßt das FIFO-Steuergerät 214 dann den FIFO-Speicher 211, das in ihm enthaltene Informationspaket über den Puffer 213 zur Paketsammeileitung 105 zu geben. Die Informationen enthalten einen Nachrichtenkopf (Header), der diejenige Datenstelle identifiziert, zu der das Paket ausgesendet wird. Nach Durchlaufen der Vermittlungseinrichtung 107 (Fig. 1) werden die Informationen über die Paketsammelleitung 106 zum Weg 112 der empfangenden Datenstelle gegeben und über dessen Puffer 221 zu dessen FIFO-Speicher 227 und dessen Paketerkennungsschaltung 223 übertragen. Die Schaltung 223 stellt fest, daß die sich jetzt im FIFO-Speicher 227 befindende Information tatsächlich für ihre Datenstelle bestimmt ist,und veranlaßt dann mit Hilfe des FIFO-Steuergerätes 225, daß der FIFO-Speicher 227 die Information über den Weg 202 , die Eingangs-Ausgangs-Schnittstelle 200 und den Weg 217 zu dem durch die empfangende Datenstelle bedienten Gerät überträgt.

Fig. 3 zeigt die Kurvenform der Zeitsteuerungsund Steuersignale, die über die Taktsammelleitung 103 zu den Datenstellen gegeben werden. Das oberste Signal ist ein positiver Rahmenimpuls, der den Anfang jedes Rahmens bezeichnet. Mit jedem Rahmenirapuls beginnt ein Sammelleitungs-Konkurrenzintervall. Ein Rahmen ist so lang, wie es für die Übertragung eines vollständigen Pakets erforderlich ist. Die logischen Vorgänge bei einer Sammel-

leitungskonkurrenz und die Paketübertragung können gleichzeitig während jedes Rahmens stattfinden, wobei diejenige Datenstelle, die einen Konkurrenzzyklus gewinnt, die Paketsammelleitung 105 während des nächsten g Rahmens steuert. Das untere Signal ist das Bittaktsignal, das für eine Anzahl von Steuerzwecken während des Konkurrenzintervalls benutzt wird.

Die Einzelheiten der Konkurrenz-Logikschaltung 218 gemäß Fig. 2 sind in den Fig. 4 und 5 dargestellt.

Diese Schaltungen verwirklichen zusätzliche Prioritätscodebits und umfassen eine Betätigungs-Inaktivierungssammelleitung oder Maskiersammelleitung, die veranlaßt, daß jede anfordernde Datenstelle Zustandsbits auf der Konkurrenzsammelleitung nicht beachtet, wenn das Inaktivierungspotential angelegt ist.

Während eines Konkurrenzzyklus wird die verdrahtete Datenstellennummer in der Schaltung 527 über den Weg 528 in ein Schieberegister 500 mit paralleler Eingabe und serieller Ausgabe geladen. Der Rahmentaktimpuls wird dem Ladeeingang des Schieberegisters 500 über den Weg 426 zugeführt. Wenn der Rahmentaktimpuls auf H geht, werden alle Bits der zugeordneten Datenstellennummer (Prioritätszahl) parallel in das Schieberegister 500 eingegeben. Es sei hier angenommen, daß die Signale für das Voll-Bit (Weg 524), das Halbvoll-Bit (Weg 522) und das Schnappschuß-Bit (Weg 423), die an das Schieberegister 500 angelegt sind, auf L sind (wie später erläutert werden soll).

Wenn die Datenstelle zu Anfang an Spannung gelegt wird, so werden die Flipflops 410, 412, 418, 421, durch das Hauptlösch-Eingangssignal an ihren Eingängen CLR über den Weg 416 zurückgestellt. Deren Ausgänge Q sind dann auf L.

Wenn ein Anforderung-Vorhanden-Signal 216 vom FIFO-Steuergerät 214 bei Anforderung eines Sammelleitungs-Zugriffs vorhanden ist, so gelangt ein Signal H über den Weg 2W zum rechten Eingang des NAND-Gatters 430 sowie zum unteren Eingang des UND-Gatters 417. Die Gatter werden dadurch betätigt. Wenn der nächste Rahmentaktimpuls auf dem

• ··

-22-

Weg 426 auf H geht, so erscheint ein Signal L am Ausgang des NAND-Gatters 430. Das Ausgangssignal L des NAND-Gatters 430 wird über den Weg 431 zum aktiven L-Voreinstelleingang des D-Flipflops 410 und zum aktiven L-Einstelleingang des SR-Flipflops 412 übertragen. Dieses Eingangssignal L stellt beide Flipflops ein, so daß ihre Ausgänge Q auf H gehen. Das Q-Ausgangssignal H des SR-Flipflops 412 bereitet über den Weg 413 das NAND-Gatter 406 mit drei Eingängen vor. Außerdem wird der D-Eingang des D-Flipflops 421 betätigt. Es werden jetzt alle Bits im Schieberegister 500 seriell aus dem Schieberegister ausgeschoben, und zwar jeweils ein Bit bei jedem Impuls des Bittaktes, und über den Weg 501 zum unteren.Eingang des Exklusiv-ODER-Gatters

404 gegeben. Es sei zu diesem Zeitpunkt angenommen, daß

der obere Eingang des Exklusiv-ODER-Gatters 404 auf L liegt, so daß Signale am unteren Eingang über den Weg 501 unverändert über das Gatter 404 zum Weg 405 laufen. Das Ausgangssignal des Exklusiv-ODER-Gatters 404 gelangt über den Weg

405 zum mittleren Eingang des NAND-Gatters 406 und zum

unteren Eingang des Exklusiv-ODER-Gatters 409. Der rechte und linke Eingang des NAND-Gatters 406 sind im Augenblick betätigt, so daß die an den mittleren Eingang angelegten Bits invertiert und über den Weg 407 zur Konkurrenzsammei-"leitung 102 übertragen werden.

Die logische Kombination der durch alle anfordernden Datenstellen an die Sammelleitung 102 angelegten Prioritätsbits wird von der Sammelleitung 102 über den Weg 408 zum oberen Eingang des Exklusiv-ODER-Gatters 409 sowie zum oberen Eingang des Gatters 417 übertragen. Das Exklusiv-ODER-Gatter 409 vergleicht den augenblicklichen Ziffernwert auf der KonkurrenzSammelleitung 102 mit dem Wert der Ziffer, den die vorliegende Datenstelle auf die Sammelleitung gibt. Wenn eine Nichtübereinstimmung vorhanden ist, so stimmen die Eingangssignale des Exklusiv-ODER-Gatters 409 überein,und der Ausgang des Exklusiv-ODER-GattePs 409 geht auf L. Eine Nichtübereinstimmung ist vorhanden, wenn die Datenstelle versucht, ein Signal H in Form einer 0 am Ausgang des Gatters 406 auf die Sammel-

-23-

leitung zu einem Zeitpunkt zu geben, wenn diese dadurch auf L gebracht wird, daß wenigstens eine andere Daten stelle eine 1 vqm_oAusgang ihres Gatters 406 an die Sammelleitung anlegt. Wenn demgemäß eine Nichtübereinstimmung vorhanden ist, so liegt der untere Eingang des Gatters 409 aufgrund der 0 vom Schieberegister der vorliegenden Datenstelle auf L. Der obere Eingang des Gatters 409 liegt ebenfalls auf L, und zwar aufgrund der 1, die durch das Gatter 406 einer anderen Datenstelle in invertierter Form auf die Sammelleitung 102 gegeben worden ist. Dadurch erzeugt das Gatter 409 ein Signal L als Nichtübereinstimmungssignal. Dies bedeutet, daß die eine 1 anlegende Datenstelle höhere Priorität hat und daß die eine 0 anlegende Datenstelle sich selbst aus dem Wettbewerb ausschalten muß.

Das Nichtübereinstimmungssignal L vom Exklusiv-ODER-Gatter 409 wird über den Weg 439

zum D-Eingang des D-Flipflops 410 übertragen. Zu Beginn des nächsten Bittaktimpulses geht der Q-Ausgang des D-Flipflops 410 auf L , und dieses Signal L wird über den Weg 411 zum Aktiv-L-Eingang R des RS-Flipflops 412 übertragen und stellt das Flipflop zurück. Das sich ergebende Signal L am Ausgang Q des Flipflops 412 gelangt über den "Weg 413 zum rechten Eingang des NAND-Gatters 406. Dadurch wird das NAND-Gatter 406 von der Sammelleitung 102 abgeschaltet. Die Datenstelle gemäß Fig. 4 und 5 hat also unter den oben angegebenen Bedingungen die Konkurrenz nicht gewinnen können. Es sei jetzt angenommen, daß keine Nichtübereinstimmung festgestellt wird. Der Ausgang des Exklusiv-ODER-Gatters 409 bleibt auf H, wenn jede Ziffer zugeführt wird, da die beiden Eingangssignale des Gatters nicht übereinstimmen. Dieses Ausgangssignal H wird über den Weg 439

zum D-Eingang des Flipflops 410 geführt. Dadurch bleibt der Q-Ausgang auf H, und dieses Signal wird über'^en Weg 411 zum L-Rückstelleingang des SR-Flipflops 412 übertragen. Dieser L-H-Übergang am Rückstelleingang des Flipflops 412 stellt das Flipflop nicht zurück, so

• t

-24-

daß sein Ausgang Q auf H bleibt. Das Signal am Ausgang Q des Flipflops 412 gelangt über den Weg 413 zu einem Eingang des NAND-Gatters 406. Dadurchkann dieses Gatter weiterhin die Prioritätsbits zur KonkurrenzSammelleitung 102 weiterleiten, und die Datenstelle bleibt im Wettbewerb.'

Eine Datenstelle gewinnt die Konkurrenz bezüglich der Sammelleitung 102, wenn ihr Exklusiv-ODER-Gatter 401 keine Nichtübereinstimmung feststellt. Dadurch bleibt der Ausgang Q der Flipflops 410 und 412 auf H. Das Q-Ausgangssignal H des Flipflops 412 gelangt über den Weg 413 zum D-Eingang des Flipflops 421. Das Signal H des nächsten Rahmentaktimpulses bringt den Ausgang Q des Flipflops 421 auf H. Dieses Ausgangssignal wird über den Weg 217 als Datenstelle-Ausgewählt-Signal weitergeleitet und gelangt außerdem zum R-Eingang des SR-Flipflops 422, so daß dessen Ausgang Q auf L zurückgestellt wird. Dieses Ausgangssignal L des Flipflops 422 wird über den Weg 423 als 0 für das Bit SSB zum Schieberegister 500 weitergeleitet.

Die vorliegende Erfindung sieht vor, daß zusätzliche Prioritätscodebits zu den Bits der zugeordneten Datenstellennummer aus der Schaltung 5 27 als höchststellige Bits des Prioritätscode für die Datenstelle hinzugefügt werden. Diese Bits werden durch die Flipflops 521 und 523 •geliefert, die dann eingestellt sind, wenn das FIFO-Steuergerät 214 einen Voll-Zustand oder Halbvoll-Zustand feststellt. Wenn das Steuergerät 214 bestimmt, daß der FIFO-Speicher 211 wenigstens halb voll ist, so wird ein Halbvoll-Signal H über den Weg 206 vom FIFO-Steuergerät 214 zum D-Eingang des D-Flipflops 521 übertragen. Der H-Übergang des ersten Rahmentaktimpulses über den Weg 426 am Eingang CLK des Flipflops 521 stellt das Flipflop ein, so daß sein Ausgang Q auf H geht. Dieses Signal H gelangt über den Weg 522 zum Eingang 2SB des Schieberegisters 500. Die Verzögerung durch das Flipflop 521 gibt die Möglichkeit, daß die gleiche Taktflanke des Rahmentaktimpulses sowohl das Flipflop 521 als auch das Schieberegister 500 taktet, ohne daß ein Nachlaufzustand (Race) entsteht.

Wenn das FIFO-Steuergerät 214 feststellt, daß

-25-

der FIFO-Speicher 211 voll ist, so wird ein Voll-Signal H vom Steuergerät 214 über den Weg 207 zum D-Eingang des Flipflops 523 übertragen. Der L-H-Übergang des nächsten Rahmentaktimpulses am Eingang CLK des Flipflops 523 stellt dieses Flipflop ein, so daß dessen Ausgang Q auf H geht. Dieses Signal H gelangt über den Weg 5 24 zum Eingang MSB des Schieberegisters 500. Die Verzögerung durch das Flipflop 523 gibt die Möglichkeit, daß die gleiche Taktflanke des Rahmentaktimpulses sowohl das Flipflop 523 als auch das Schieberegister 500 taktet, ohne daß eine Nachlaufbedingung eintritt.

Bits von den Flipflops 521 und 523 ändern die Priorität für die Datenstellen-Konkurrenz, und zwar basierend auf der Bestimmung eines Voll- oder Halbvoll Zustandes. Diese Bits werden dann zusammen mit dem Schnappschuß-Bit auf dem Weg 423 und der zugeordneten, fest verdrahteten Datenstellennummer 527 über den Weg 528 in das Schieberegister 500 geladen.

Das Schnappschuß-Bit wird durch einen durch 3 teilenden Zähler 514 auf 1 gesetzt, wenn keine anderen Datenstelle eine 1 als Schnappschuß-Bit dann auf die Konkurrenzsammelleitung 201 gibt, wenn das Bit SSB aus dem Schieberegister gelesen und auf die Sammelleitung 102 gegeben wird. Die Sammelleitung liegt zu diesem Zeitpunkt auf H, da alle Datenstellen eine 0 anlegen. Der Zähler 514 wird durch jeden Rahmentaktimpuls zurückgestellt und zählt die nachfolgenden Bittaktimpulse, die über den Weg 425 an seinen Eingang CLK angelegt werden.

Damit die ansteigende Flanke des durch den Zähler 514 erzeugten Impulses das Schnappschuß-Bit richtig in das Flipflop 418 führt, muß durch richtige Auswahl speziellen Kombination von Bauteilen dafür gesorgt werden, daß das Schnappschuß-Signal am D-Eingang des Flipflops 418 noch stabil ist, wenn der Taktimpuls vom Zähler 514 ankommt. Es ist hier eine Spannungsüberschneidung vorhanden, da die gleiche ansteigende Flanke des Bittaktimpulses, die bewirkt, daß die Konkurrenz-Logikschaltung das Bit SSB auf die Konkurrenz-Sammelleitung

3300-Zb I

-26-

1CT2 bringt, auch den Zähler 514 weiterschaltet. Für die meisten praktischen Verwirklichungen zeigt eine Zeitanalyse für den schlimmsten Fall, daß die Verzögerung, die sich durch die Kombination der durch das Schieberegister 500, das Gatter 404, das Sammelleitungs-Treibgatter 406, die Kapazität der Konkurrenz-Sammelleitung 102 und des Gatters 417 verursachten Verzögerungen wesentlich größer als die Verzögerung über den Zähler 514 ist, so daß keine Schwierigkeit auftritt. Wenn jedoch für eine bestimmte Wahl von Logikbausteinen Schwierigkeiten auftreten, dann kann ein Verzögerungselement zwischen das Gatter

417 und den D-Eingang des Flipflops 418 zur Beseitigung der Schwierigkeiten eingefügt werden. Die im Augenblick

'auf der KonkurrenzSammelleitung 102 vorhandenen Bits SSB stellen eine 0 dar und werden als Signal H an den oberen Eingang des UND-Gatters 417 angelegt. Da das D-Flipflop

418 nur durch den dritten Bittaktimpuls vom Zähler 514 getaktet wird, kann der Ausgang Q dieses Flipflops nur auf H gesetzt werden, wenn sich der Ausgang des UND-Gatters 417 zu diesem Zeitpunkt auf H befindet. Das ist während des Bittaktes 3 nur dann der Fall, wenn keine Schnappschuß-Bits 1 auf der Konkurrenzsammelleitung 102 vorhanden sind und wenn die vorliegende Datenstelle ein aktives Anforderung -Vorhanden -Signal H auf dem Weg 216 hat. In diesem Fall stellt ein Signal H über den Weg 114-1 und das Gatter 417 das Flipflop 418 ein, wenn es durch den Zähler 514 getaktet wird. Das Q-Ausgangssignal H des Flipflops 418 gelangt über den Weg 419 zum Einstelleingang des SR-Flipflops 42 2 und stellt dessen Ausgang Q auf H ein. Dieses Ausgangssignal H gelangt als 1 über den Weg 423 zum Eingang SSB des Schieberegisters 500. Das Schnappschuß^Bit wird dann durch den L-H-Übergang des nächsten Rahmentaktimpulses in das Schieberegister 500 geladen.

Alle Bits im Schieberegister 500 mit paralleler Eingabe und serieller Ausgabe werden nachfolgend aus dem Schieberegister mit jeweils einem Bit bei jedem Impuls des Bittaktes über den Weg 501 zum Exklusiv-ODER-Gatter 404 ausgeschoben. Wenn der obere Eingang des Gatters 404 auf

I nachgereichtI

β ··

-27-

L ist, so durchlaufen die Bits das Gatter 404 unverändert. Der Zähler 433 und das Flipflop 435 sind vorgesehen, um Bittaktimpulse zu zählen und zu verhindern, daß ein Signal auf der Polaritätssaramelleitung 101 die ersten drei Prioritätsbits (Voll-, Halbvoll- und Schnappschuß-Bit) inveftiert und die Möglichkeit zu schaffen, daß ein Signal auf der Polaritätssammelleitung 101 nur die Bits der zugeordneten, von der Schaltung 527 gelieferten Datenstellenadresse invertiert. Ein Signal auf der Maskiersammelleitung 104 kann nur die Schnappschuß-Bits und die Voll-,und Halbvoll-Bits maskieren.

Der Zähler 433 und das Flipflop 435 werden

zurückgestellt, wenn der über den Weg 426 gelieferte Rahmentastittpuls auf H ist. Dadurchliefert der Q-Ausgang des Flipflops 435 ein Signal L. Dieses Signal gelangt über den Weg 436 zum UND-Gatter 402 und zum ODER-Gatter 437. Wenn der untere Eingang über den Weg 436 auf L ist, so leitet der Ausgang des ODER-Gatters 437 die von der Maskiersammelleitung 104 über den Weg 118-1 empfangenen Signale weiter. Wenn die Maskiersammelleitung zur Durchführung einer Maskieroperation auf L ist, so hält das Signal L auf dem Weg 118-1 zum Gatter 437 dessen Ausgang auf L. Dieses Signal L wird über den Weg 438 zu einem Eingang des NAND-Gatters 406 weitergeleitet. Dadurch wird das Gatter 406 abgeschaltet und sein Ausgang auf H gebracht, so daß das Gatter nicht in der Lage ist, die vom Gatter 404 empfangenen Schieberegisterbits zur Konkurrenzsammelleitung 102 zu geben. Wenn die Maskiersamraelleitung auf H ist, um einen Nicht-Maskierzustand ^ darzustellen, so ist der Ausgang des ODER-Gatters 437 auf H, und dieses Signal läuft zum NAND-Gatter 406. Dieses wird dadurch vorbereitet, so daß Prioritätsbits auf die Konkurrenzsammelleitung 102 gegeben werden können, wenn die anderen drei Eingänge des Gatters 406 auf H sind.

^Das Eingangssignal L auf dem Weg 436 vom Flipflop 435 läuft außerdem zum unteren Eingang des Gatters 402, schaltet- das Gatter ab und verhindert, daß gegebenenfalls von der Polaritätssammelleitung 101 über den Weg 113-1 während der Zeiten der Bits MSB, 2SB und SSB empfangene

j NAOHGEREtCHTJ

-28-

Polaritätsumkehrsignale weitergeleitet werden. Das sich ergebende Ausgangssignal L des abgeschalteten UND-Gatters 402 wird über den Weg 403 an den oberen Eingang des Exklusiv-ODER-Gatters 404 angelegt. Dadurch kann das Gatter 404 die Ausgangsbits des Schieberegisters 500 über den Weg 501 aufnehmen und unverändert über den Weg 405 an einen Eingang des NAND-Gatters 406 sowie an den unteren Eingang des ODER-Gatters 409 anlegen.

Der durch 3 teilende Zähler 433 wird durch den Bittakt weitergeschaltet, wenn jedes Bit aus dem Schieberegister 500 herausgeschoben wird. Wenn drei Bittaktimpulse gezählt worden sind, sind die ersten drei Bits (Voll-, Halbvoll- und Schnappschuß-Bit) aus dem Schieberegister herausgeschoben worden, und der Zähler 433 liefert ein Ausgangssignal H über den Weg 434 zum SR-ELipflop 435. Das Flipflop 435 wird durch ein Signal H an seinem Eingang S eingestellt, so daß sein Ausgang Q auf H geht. Dieses Ausgjngssignal H wird dem UND-Gatter 402 und dem NOR-Gatter 437 zugeführt.

Das Eingangssignal H des ODER-.Gatters 437 bringt dessen Ausgang auf H. Dadurch wird verhindert, daß ein Maskiersammelleitungssignal L, das nachfolgend über den Weg 118-1 ankommt, über das ODER-Gatter 437 läuft. Das Ausgangssignal H des ODER-Gatters 437 gelangt über den Weg 438 zum NAND-Gatter 406 und bereitet es vor. Dadurch wird jede Möglichkeit verhindert, daß die Prioritätsbits der zugeordneten Datenstellennuramer von der Sammelleitung 102 maskiert

werden.

Das Eingangssignal H des UND-Gatters 402 vom SR-Flipflop 435 über den Weg 436 bereitet das UND-Gatter 402 vor. Dadurch kann die Polaritätssammelleitung 101 folaritätsumkehrsignale über den Weg 113-1 und das UND-Gatter 402 zum oberen Eingang des ODER-Gatters 404 führen.

Wenn das Polaritätssammelleitungssignal und die Bits der Datenstellennuramer vom Schieberegister 500 am Eingang¹:des Exklusiv-ODER-Gatters 404 beide auf H sind, dann ist dessen Ausgang auf L. Wenn die Eingangssignale

330026J_-

InachqereichtI
— _i ι

von der Polaritätssammelleitung und die DatenStellennummer jedoch verschieden sind, dann ist der Ausgang des Gatters

404 auf H. Demgemäß ermöglicht ein Signal L von der Polaritätssammelleitung 101, daß jedes Bit der Datenstellennummer unverändert über das Exklusiv-ODER-Gatter 404 läuft, Ein Eingangssignal H von der Polaritätssammelleitung invertiert dagegen jedes Bit der DatenStellennummer beim Durchlaufen des Exklusiv-ODER-Gatters 404, wenn das Ausgangssignal Q des Flipflops 435 ebenfalls auf H ist. Das Ausgangssignal des Gatters 404 wird wiederum über den Weg

405 Zium mittleren Eingang des NAND-Gatters 406 und zum Exklusiv-ODER-Gatter 409 geführt.

Der linke Eingang des NAND-Gatters.406 ist normalerweise durch das Flipflop 442 über den Weg 443 betätigt. Das D-Flipflop 442 kann die Konkurrenzlogikschaltung synchron mit dem Rahmentakt am Beginn eines Rahmens entweder betätigen oder inaktivieren. Bei einem Signal H auf dem Weg 119 wird das D-Flipflop 442 durch den Rahmentaktimpuls über den Weg 426 eingestellt. Das Signal H am Ausgang Q bereitet über den Weg 443 das UND-Gatter 406 vor. Das Flipflop 442 bleibt eingestellt mit einem Signal H an seinem Ausgang Q, falls nicht ein Datenstellen-Inaktivierungssignal L über die Sammelleitung 108 und den Weg 119-1 ankommt und diese Datenstelle inaktiviert. Der rechte Eingang des NAND-Gatters 406 wird, wie oben beschrieben, über den Weg 413 betätigt. Demgemäß ist das NAND-Gatter 406 betätigt und das Eingangssignal vom Gatter 404 wird invertiert und über den Weg 407 als Prioritätsbits zur Konkurrenzsammelleitung 102 weitergeleitet. Die Prioritätsbits werden von der Konkurrenz Sammelleitung 102 zum Exklusiv-ODER-Gatter 409 und zum Gatter 417 geführt. Das Exklusiv-ODER-Gatter 409 vergleicht den Ziffernwert des Signals auf der Konkurrenz Sammelleitung 102 mit dem Wert jeder Ziffer, den die vorliegende Datenstelle auf die Sammelleitung gibt. Wenn eine Nichtübereinstimmung auftritt, sind die Eingangssignale des Exklusiv-ODER-Gatters 409 auf L, und der Ausgang des Gatters 409 geht auf L.

3300261 j NAOHOERaC?HT

-30-

Das Ausgangssignal L des Exklusiv-ODER-Gatters 409 läuft an den D-Eingang des D-Flipflops 410. Dadurch werden die Flipflops 410 und 412 zurückgestellt, um die Datenstelle aus dem Wettbewerb auszuschalten.
Wenn keine Nichtübereinstimmung auftritt, so ist einer der Eingänge des ODER-Gatters 409 auf H und der Ausgang des Gatters ebenfalls auf H. Dieses Ausgangssignal H gelangt zu Eingang D des Flipflops 410. Wenn am Eingang D des Flipflops 410 ein Signal H ansteht, dann läuft der Konkurrenzzyklus zu Ende, wie oben beschrieben.

Claims

Patentansprüche

1. Anlage zur Zuteilung des Zugriffs zu einer Einrichtung (105), die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten (110), denen je eine besondere Prioritätszahl (427) mit η Ziffern zugeordnet ist,

mit einer Anlagensteuerung (100), einer Konkurrenzsammelleitung (102), die alle Einheiten (110) verbindet, und mit einer Konkurrenz-Schaltung (218) in jeder Einheit zur Anforderung des Zugriffs zur gemeinsam benutzten Einrichtung (105),

dadurch gekennzeichnet, daß die Konkurrenzschaltung folgende Bauteile aufweist: eine Vielzahl von Mehrzustands-Logikbauteilen (521, 523), eine Logiksteuerschaltung zur selektiven und kombinierten Umschaltung der Logikbauteile in jeder der Einheiten aus einem ersten in einen zweiten Zustand unter Steuerung besonderer Parameter, die den augenblicklichen dynamischen Zustand der Einheiten angeben, und Registerschaltungen (500) zur Bildung einer dynamischen Prioritätszahl für jede der Einheiten durch Eingabe der Ausgangssignale der Logikbauteile jeder Einheit als Parameterziffern in die höheren Ziffernstellen der dynami-

Sonnenberger StraBe 43 6200 Wiesbaden Telefon (06T21) 562943/5« 1998 Telex 4186237 Telegramme Patentcon»ull

• · * w

-2-

sehen Zahl und durch Eingabe der Ziffern der zugeordneten Prioritätszahl (527) in die niedrigeren Ziffernstellen der dynamischen Zahl,
- und die Anlage"folgende Bauteile aufweist: eine Maskierader (104), die die Einheiten (110) verbindet,

eine erste Schaltung (124) im Steuergerät(100) zum Anlegen eines invertierten Maskiersignals zu gewählten Zeitpunkten an die Maskierader (101), eine Uberlagerungsschaltung (406) in Jeder der Einheiten, die im Augenblick einen Zugriff zur gemeinsam benutzten Einrichtung (105) anfordern, um gleichzeitig die sich entsprechenden Ziffern der zugeordneten dynamischen Prioritätszahl nacheinander Ziffer für Ziffer auf die Konkurrenz-Sammelleitung (102) zu geben, eine Inaktiv!erungsschaltung (440) in jeder anfordernden Einheit (110), die solange das Maskiersignal auf der Maskiersammelleitung vorhanden ist, anspricht, und die Uberlagerungsschaltung (406) außer Tätigkeit setzt, so daß die Parameterziffern einer anfordernden Einheit auf der Konkurrenz-Sammelleitung überlagert werden, eine Vergleichsschaltung (409) in jeder der anfordernden Einheiten (110), die den Ziffernwert auf der Konkurrenz-.Sammelleitung (102) mit dem entsprechenden, durch die anfordernde Einheit angelegten Ziffernwert vergleicht, und eine zweite Schaltung, die eine anfordernde Einheit (110) vom konkurrierenden Zugriff zur gemeinsam benutzten Einrichtung ausschaltet, wenn ein vorgegebenes Vergleichsergebnis zwischen einem Ziffernwert auf der Sammelleitung und dem entsprechenden, durch die Einheit zugeführten Ziffernwert festgestellt wird,

und daß die Inaktivierungsschaltung (440) so ausgelegt ist, daß die Bevorzugung für einen Zugriff zu der gemeinsam benutzten Einrichtung zwischen den anfordernden Einheiten durch an die Sammelleitung angelegte Parameter-

ziffern und die angelegten Ziffern der zugeordneten Prioritätszahlen für die anfordernden Einheiten bestimmt wird.

2. Anlage nach Anspruch 1,

dadurch gekennzeichnet, daß die Logiksteuerschaltung folgende Bauteile aufweist:

einen Pufferspeicher (215) in Jeder Einheit, ein Konkurrenz-Steuergerät (214), die den Pufferspeicher in jeder Einheit überwacht, um festzustellen, ob er weniger als X % voll oder X % voll oder gefüllt mit einer Information ist, die durch die Einheit an die gemeinsam benutzte Einrichtung (105) anzulegen ist, eine erste Schaltung (206), die ein erstes Logikbauteil

(521) in jeder Einheit von einem ersten in einen zweiten Zustand umschaltet, wenn der Pufferspeicher der Einheit weniger als X % voll ist,

eine zweite Schaltung (207), die das zweite Logikbauteil (523) einer Einheit aus einem ersten in einen zweiten Zustand umschaltet, wenn der Pufferspeicher der Einheit voll ist,

und daß das Register (500) Ausgangssignale der eingestellten Logikbauteile als Parameterziffern an die gemeinsam benutzte Einrichtung in Form der höherstelligen Ziffern der dynamischen Prioritätszahl anlegt.

3« Anlage nach Anspruch 2,

dadurch gekennzeichnet, daß die Logiksteuerschaltung folgende Bauteile aufweist:
ein drittes Logikbauteil (422) in jeder Einheit, das durch das Steuergerät der Anlage gesteuert wird und einen Schnappschuss-Zeitpunkt definiert, ein viertes Logikbauteil (418, 417) in jeder Einheit, das aufzeichnet, wenn eine Anforderung für einen Zugriff zur gemeinsam benutzten Einrichtung während eines

naohgereiohtI

-4-

Schnappschuss-Zeitpunktes vorhanden ist, daß das vierte Logikbauteil (418) ein Gatter (417) aufweist, um das dritte Logikbauteil (422) aus einem ersten in einen zweiten Zustand in jeder Einheit umzuschalten, bei der eine Bedienungsanforderung während eines Schnappschuss-Zeitpunktes vorliegt,

und daß das dritte Logikbauteil (422) im zweiten Zustand ein Schnappschuss-Bit (423) als eines der Parameter-Bits für die dynamische Prioritätszahl der Einheit erzeugt.

4. Anlage nach Anspruch 1 oder 3» dadurch gekennzeichnet, daß die Konkurrenz-Schaltung eine dritte Schaltung (436) aufweist, die die Inaktivierung der Überlagerungsschaltung durch ein Maskiersignal auf der Maskiersammelleitung immer dann verhindert, wenn die Ziffern der zugeordneten Prioritätszahl einer anfordernden Einheit auf der Konkurrenz-Sammelleitung überlagert sind.

5. Anlage nach Anspruch 1,

dadurch gekennzeichnet, daß die Anlage eine Betätigungs-Abschaltader (108) und Schaltungen aufweist, die unter Ansprechen auf das Anlegen eines Potentials über die Betätigungs-Abschaltader die Einheit inaktiviert, um zu verhindern, daß sie einen Zugriff zu der gemeinsam benutzten Einrichtung anfordert.

6. Verfahren zur Zuteilung des Zugriffs zu einer Einrichtung, die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten, wobei jeder Einheit eine besondere Prioritätszahl mit η Ziffern zugeordnet ist, um den Zugriff zu der gemeinsam benutzten Einrichtung zu bestimmen, wenn mehrere Einheiten gleichzeitig einen Zugriff anfordern, gekennzeichnet durch die Verfahrensschritte:

NACHGEREIOHTJ -"■ ..* '..' .Γ. *..·*..·

-5-

a) Kombiniertes Einstellen von Mehrzustands-Logikbauteilen in jeder Einheit, um den augenblicklichen dynamischen Zustand angegebener Parameter der Einheit darzustellen,

b) Bilden einer dynamischen Prioritätszahl in jeder Einheit, deren Ziffern durch die Logikbauteile erzeugt sind und die Parameter der Einheit in den höherstelligen Ziffernpositionen darstellen, wobei die Ziffern der zugeordneten Prioritätszahl der Einheit in den niedri- !O geren Ziffernposäfcionen verbleiben,

c) Verbinden der Einheiten mit einer Maskiersammelleitung unä einer Konkurrenz-Sammelleitung,

d) Anlegen eines Maskiersignals zu gewählten Zeiten an die MaskierSammelleitung,

!5 e) Sequentielles überlagern der entsprechenden Ziffern der dynamischen Prioritätszahl jeder im Augenblick anfordernden Einheit Ziffer für Ziffer auf der Konkurrenz-Sammelleitung, .

f) Sperren der Überlagerung von Parameterziffern auf der Konkurrenz-Sammelleitung immer dann, wenn ein Maskiersignal auf der Maskiersammelleitung vorhanden ist,

g) Sequentielles Vergleichen der auf der Konkurrenz-Sammelleitung überlagerten Ziffernwerte mit den entsprechenden Ziffernwerten, die von jeder der anfordernden Einheiten angelegt werden,

h) Entfernen jeder anfordernden Einheit aus dem Wettbewerb für einen Zugriff zur gemeinsam benutzten Einrichtung bei Feststellung eines vorgeschriebenen Ergebnisses für einen Vergleich zwischen dem Ziffernwert der Konkurrenz-Sammelleitung und dem Wert der entsprechenden Ziffer, die dann durch die Einheit zugeführt wird, und i) Gewähren des Zugriffs zur gemeinsam benutzten Einrichtung für die verbleibende Einheit.

-δι

7. Verfahren nach Anspruch 6,

dadurch gekennzeichnet, daß einige der Parameterziffern in jeder anfordernden Einheit durch folgende Verfahrensschritte erzeugt"werden:

a) Überwachen eines Pufferspeichers in der Einheit, um festzustellen, ob er weniger als X % voll oder X % voll oder voll mit einer Information ist, die darauf wartet, von der Einheit an die gemeinsam benutzte Einrichtung angelegt zu werden,

b) Umschalten eines ersten Logikbauteils einer Einheit aus einem ersten in einen zweiten Zustand, wenn der Pufferspeicher der Einheit wenigstens X % voll ist, c) Umschalten eines zweiten Logikbauteils einer Einheit aus einem ersten in einen zweiten Zustand, wenn der Pufferspeicher der Einheit voll ist, und dj Anlegen von Ausgangssignalen der Logikbauteile als Parameterziffern an die Konkurrenz-Sammelleitung in Form der höherstelligen Ziffern der dynamischen Prioritätszahl für die anfordernden Einheiten.

8. Verfahren nach Anspruch 7»

dadurch gekennzeichnet, daß wenigstens eine der Parameterziffern in jeder anfordernden Einheit durch fol-.gende Verfahrensschritte erzeugt wird:

a) Definieren eines Schnappschuss-Zeitpunktes,

b) Umschalten eines dritten Logikbauteils in jeder Einheit aus einem ersten in einen zweiten Zustand, die während der Schnappschuss-Zeit einen Zugriff anfordert,

c) Anlegen einer Schnappschuss-Ziffer an die Sammelleitung als eine der Parameterziffern in jeder Einheit, die während der Schnappschuss-Zeit einen Zugriff anfordert, und

d) Umschalten des Logikbauteils in jeder Einheit aus einem zweiten in einen ersten Zustand nach Gewähren eines Zugriffs zu der gemeinsam benutzten Einrichtung,

INACHQEREICHTI Γ · · · '

» ■

-7-

während das Schnappschuss-Bit an die Sammelleitung angelegt ist.

9. Verfahren nach Anspruch 7 oder 8, gekennzeichnet durch den Verfahrensschritt: Verhindern der Sperrung für die Überlagerung der zugeordneten Prioritätszahl einer anfordernden Einheit auf der Konkurrenz-Sammelleitung, wenn ein Maskiersignal auf der Maskiersammelleitung vorhanden ist.