CH646025A5

CH646025A5 - Circuit arrangement for receiving and transmitting information data and signalling data in a program-controlled switching centre

Info

Publication number: CH646025A5
Application number: CH637279A
Authority: CH
Inventors: Eckhard Haensel; Vera-Marie Dipl-Ing Huttner; Robert Dipl-Ing Naessl; Peter Dipl-Ing Weidner; Heinrich Dipl-Ing Zeintl
Original assignee: Siemens Ag
Priority date: 1978-07-27
Filing date: 1979-07-09
Publication date: 1984-10-31
Also published as: DE2833048B2; FI792343A; SE432505B; SE7906366L; ATA516379A; ZA79700B; DE2833048A1; AT383447B; FI68489C; IT7924634A0; IT1122327B; FI68489B; BR7904790A

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Aufnahme von jeweils eine Mehrzahl von Bits umfassenden Informationsdaten und Signalisierungsdaten von diese Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen und zur Abgabe entsprechender Daten an eine programmgesteuerte Vermittlungszentrale sowie zur Abgabe von jeweils eine Mehrzahl von Bits umfassenden Informationsdaten und Signalisierungsdaten an die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen auf eine Ansteuerung durch die Vermittlungszentrale hin, wobei eine Aufnahme von Daten in der Vermittlungszentrale durch Abgabe von Meldungen gesteuert wird, die aus dem Auftreten von Daten auf einer Daten in ankommender Übertragungsrichtung zuführenden Übertragungsleitung abgeleitet werden, und wobei die Abgabe von Daten über die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen durch Abgabe von Auftragsbefehlen von der Vermittlungszentrale gesteuert wird. The invention relates to a circuit arrangement for receiving information data and signaling data each comprising a plurality of bits and signaling data from transmission lines transmitting this data in the incoming transmission direction and for delivering corresponding data to a program-controlled switching center and for delivering information data and signaling data each comprising a plurality of bits the data in the outgoing transmission direction transmission lines upon activation by the switching center, wherein a recording of data in the switching center is controlled by submission of messages which are derived from the occurrence of data on a transmission line supplying data in the incoming transmission direction, and wherein the Delivery of data on the data in the outgoing transmission line transmitting transmission lines by issuing order commands from the switching center is carried out.

Es ist bereits ein System zur Vermittlung und Übertragung von von Zubringern abgegebenen binären Informationssignalen zu Abnehmern in einer Datenwählvermittlungsanlage mit einer zentralen Steueranordnung bekannt (DE-PS 1297 133), diè einen platzadressierten zentralen Speicher aufweist, in dem die Zuordnung zwischen den Zubringern und den Abnehmern enthalten ist. Die betreffende zentrale Steueranordnung steuert die Vermittlung von Zustandsänderungen der binären Signale von den Zubringern zu den durch binäre Codewörter bezeichneten Abnehmern, wobei der zentrale Speicher ausserdem alle für die Steuerung der Vermittlung notwendigen Informationen enthält. Alle Zubringer sind dabei über einen eine erste Steuereinrichtung darstellenden Eingabecodewandler mit der zentralen Steueranordnung und dem zentralen Speicher verbunden. Ferner sind alle Abnehmer über einen eine zweite Steuereinrichtung darstellenden Ausgabecodewandler mit der zentralen Steueranordnung und dem zentralen Speicher verbunden. Bei diesem bekannten System werden sämtliche von einem Zubringer ausgesandten, aus Steuersignalen und/oder Nachrichtensignalen bestehenden Informationssignale zur Unterscheidung zwischen Steuersignalen und Nachrichtensignalen und zur Auslösung von jeweils erforderlichen Steuervorgängen über den Eingabecodewandler in den dem betreffenden Zubringer zugeordneten Teil des zentralen Speichers eingespeichert. Ein daraufhin als Steuersignal ermitteltes Informationssignal wird dann einer internen Verarbeitungseinrichtung zugeführt, deren auf die Zuführung des Steuersignals gebildetes, für einen in Frage A system for switching and transmitting binary information signals delivered by feeders to customers in a data dialing switching system with a central control arrangement is already known (DE-PS 1297 133), which has a location-addressed central memory in which the assignment between the feeders and the customers is included. The central control arrangement in question controls the switching of status changes of the binary signals from the feeders to the consumers designated by binary code words, the central memory also containing all the information necessary for controlling the switching. All feeders are connected to the central control arrangement and the central memory via an input code converter which represents a first control device. Furthermore, all consumers are connected to the central control arrangement and the central memory via an output code converter which represents a second control device. In this known system, all information signals emitted by a feeder, consisting of control signals and / or message signals, for distinguishing between control signals and message signals and for triggering the respectively required control processes via the input code converter are stored in the part of the central memory assigned to the feeder concerned. An information signal then determined as a control signal is then fed to an internal processing device, the one formed upon the supply of the control signal, for one in question

2 2nd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

646 025 646 025

kommenden Abnehmer bestimmtes Ergebnissignal in den dem betreffenden Zubringer zugeordneten Teil des zentralen Speichers eingespeichert wird. Sämtliche aus dem zentralen Speicher ausgelesenen Informationssignale werden dann über den Ausgabecodewandler entsprechend den jeweiligen 5 incoming customer certain result signal is stored in the part of the central memory assigned to the feeder in question. All of the information signals read from the central memory are then output via the output code converter in accordance with the respective 5

Abnehmer bezeichnenden Codewörtern abgegeben. Dies bedeutet insgesamt eine erhebliche Belastung der zentralen Steueranordnung, da diese für die jeweils durchzuführenden Bewertungsvorgänge eine entsprechende Anzahl von Verarbeitungszyklen bereitstellen muss, während deren Ausfüh- 10 rung sie im allgemeinen nicht für die Durchführung von anderen Steuerungsaufgaben verfügbar ist. Consumer code words given. Overall, this means a considerable load on the central control arrangement, since it has to provide a corresponding number of processing cycles for the evaluation processes to be carried out, during the execution of which it is generally not available for carrying out other control tasks.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs genannten Art die der zentralen Steueranordnung bei 's dem zuvor betrachteten bekannten System entsprechende Vermittlungszentrale hinsichtlich der Ermittlung und Verarbeitung von Signalisierungsdaten wirksam entlastet werden kann. The invention is based on the object of showing a way in which, in the case of a circuit arrangement of the type mentioned at the outset, the switching center corresponding to the central control arrangement in the known system considered above can be effectively relieved with regard to the determination and processing of signaling data.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer 20 Schaltungsanordnung der eingangs genannten Art erfin-dungsgemäss dadurch, dass sämtliche über die Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen zugeführten Signalisierungsdaten in Mikroprozessoren enthaltenden Überwachungsschaltungen durch 25 Ansteuerung der Mikroprozessoren auf das Vorliegen von bestimmten vorgegebenen Bitkombinationen überprüfbar sind, dass auf die Ermittlung bestimmter vorgegebener Bitkombinationen in den in der jeweiligen Überwachungsschaltung eintreffenden Signalisierungsdaten für diese Bitkombi- 30 nationen charakteristische Meldesignale durch die Mikroprozessoren an die Vermittlungszentrale abgebbar sind, die daraufhin erforderliche Steuerungsvorgänge ausführt, und dass über die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen abzugebende Signalisierungs- 35 daten von den Überwachungsschaltungen auf die Zuführung entsprechender Auftragssignale von der Vermittlungszentrale her abgegeben werden. The object outlined above is achieved in a circuit arrangement of the type mentioned at the outset in accordance with the invention in that all signaling data supplied via the data in the incoming transmission direction in transmission lines can be checked in monitoring circuits containing microprocessors by controlling the microprocessors for the presence of certain predetermined bit combinations, that, based on the determination of certain predefined bit combinations in the signaling data arriving in the respective monitoring circuit, characteristic signal signals for these bit combinations can be output by the microprocessors to the switching center, which then carries out the necessary control processes, and that signaling to be emitted via the transmission lines transmitting data in the outgoing transmission direction - 35 data from the monitoring circuits on the supply of corresponding order signals are handed over from the switching center.

Die Erfindung bringt gegenüber dem betrachteten bekannten System den Vorteil mit sich, dass auf relativ einfa- 40 che Weise durch eine dezentrale Verarbeitung der jeweiligen Signalisierungsdaten die Vermittlungszentrale wirksam entlastet ist. Die Unterscheidung der jeweils eintreffenden Daten nach Signalisierungsdaten und Nachrichtendaten darstellenden Informationsdaten wird nämlich mit Hilfe der in den ein- 45 zelnen Überwachungsschaltungen vorgesehenen Mikroprozessoren gesteuert vorgenommen, wobei im Falle der Ermittelung von Signalisierungsdaten der Vermittlungszentrale lediglich ein entsprechendes Meldesignal zugeführt zu werden braucht. Zur Abgabe von Signalisierungsdaten braucht die 50 Vermittlungszentrale hingegen lediglich ein entsprechendes Auftragssignal an die jeweils in Frage kommende Überwachungsschaltung abzugeben, deren Mikroprozessor sodann die erforderlichen Steuerungsvorgänge und damit die Abgabe der jeweils erforderlichen Signalisierungsdaten veranlasst. 55 Dabei ermöglicht gerade die Verwendung eines Mikroprozessors in der jeweiligen Überwachungsschaltung eine besonders wirksame und unterschiedlichen Gegebenheiten leicht anpassbare Verarbeitung der jeweils eintreffenden Daten und Auslösung der jeweiligen Steuerungsvorgänge. 60 The invention has the advantage over the known system under consideration that the switching center is effectively relieved in a relatively simple manner by decentralized processing of the respective signaling data. The differentiation of the incoming data according to signaling data and information data representing message data is in fact carried out in a controlled manner with the aid of the microprocessors provided in the individual monitoring circuits, and in the case of determining signaling data the switching center only needs to be supplied with a corresponding signal. To deliver signaling data, however, the 50 switching center only needs to send a corresponding order signal to the monitoring circuit in question, the microprocessor of which then initiates the necessary control processes and thus the delivery of the respectively required signaling data. 55 The use of a microprocessor in the respective monitoring circuit enables particularly effective and easily adaptable processing of the incoming data and triggering of the respective control processes. 60

Zweckmässigerweise ist für jede Überwachungsschaltung ein gesonderter Mikroprozessor vorgesehen, mit dessen Hilfe die Aufnahme und die Abgabe der über sämtliche der betreffenden Überwachungsschaltung zugehörigen Übertragungsleitungen übertragenen bzw. zu übertragenden Daten Steuer- 65 bar ist. Hierdurch ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands für die Realisierung der jeweiligen Überwachungsschaltung. A separate microprocessor is expediently provided for each monitoring circuit, with the aid of which the recording and delivery of the data transmitted or to be transmitted via all the transmission lines belonging to the monitoring circuit in question can be controlled. This results in the advantage of a particularly low outlay on circuitry for the implementation of the respective monitoring circuit.

Eine besonders wirksame Schaltungsanordnung ergibt sich im übrigen dann, wenn jedem Mikroprozessor neben einem Programmspeicher ein Datenspeicher für die Aufnahme der Daten, die über die zugehörigen, Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen zugeführt sind, und ein Datenspeicher zugehörig sind, der von der Vermittlungszentrale abgegebene Auftragssignale und Daten zu speichern vermag, die über die zugehörigen Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen zu übertragen sind. Hierdurch ergibt sich eine besonders wirksame Verarbeitung der in unterschiedlichen Übertragungsrichtungen übertragenen bzw. zu übertragenden Daten. A particularly effective circuit arrangement is also obtained when each microprocessor has a program memory, a data memory for receiving the data which are supplied via the associated transmission lines transmitting data in the incoming transmission direction, and a data memory associated with the order signals emitted by the switching center and is able to store data which are to be transmitted via the associated data in transmission lines transmitting in the outgoing transmission direction. This results in a particularly effective processing of the data transmitted or to be transmitted in different transmission directions.

Eine besonders einfache Organisation des Steuerungsablaufs in der jeweiligen Überwachungsschaltung ergibt sich dann, wenn der Mikroprozessor der jeweiligen Überwachungsschaltung im Takte von auf den Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen massgebenden Übertragungstaktsignalen die Abfrage sämtlicher Daten in ankommender Übertragungsrichtung übertragender Übertragungsleitungen und die Ermittlung von Auftragssignalen für die Abgabe von Daten über die der Überwachungsschaltung zugehörigen Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen steuert. Dadurch können in vorteilhafter Weise praktisch zu beliebigen Zeitpunkten auftretende Daten bzw. Auftragssignale für die Verarbeitung in der jeweiligen Überwachungsschaltung erfasst werden. Dabei ist allerdings vorausgesetzt, dass die Arbeitsgeschwindigkeit des Mikroprozessors der jeweiligen Überwachungsschaltung in Bezug auf die Übertragungsgeschwindigkeit der jeweils übertragenen bzw. zu übertragenden Daten hinreichend hoch ist. A particularly simple organization of the control sequence in the respective monitoring circuit is obtained when the microprocessor of the respective monitoring circuit, in the cycle of transmission clock signals determining the transmission lines transmitting the data in the incoming transmission direction, the query of all data in the incoming transmission direction transmission lines and the determination of order signals for delivery controls data via the data associated with the monitoring circuit in the outgoing transmission direction. As a result, data or order signals that occur practically at any point in time can advantageously be recorded for processing in the respective monitoring circuit. However, it is a prerequisite that the operating speed of the microprocessor of the respective monitoring circuit is sufficiently high with respect to the transmission speed of the data transmitted or to be transmitted.

Von Vorteil ist es ferner, wenn jeder Überwachungsschaltung eine Datenbehandlungsschaltung zugehörig ist, über die die jeweiligen Daten zu und von der betreffenden Überwachungsschaltung übertragen werden und in der die in ankommender Übertragungsrichtung übertragenen Daten von zusammen mit ihnen übertragenen Zusatzzeichen, wie z.B. Statusbit und Synchronisierbit, befreit werden. Dadurch können der Überwachungsschaltung und gegebenenfalls der Vermittlungszentrale lediglich diejenigen Datenbits zugeführt werden, die die eigentliche Signalisierungsinformation bzw. Nachrichteninformation enthalten. It is also advantageous if each monitoring circuit is associated with a data processing circuit, via which the respective data are transmitted to and from the relevant monitoring circuit and in which the data transmitted in the incoming transmission direction are transmitted by additional characters, such as e.g. Status bit and synchronization bit are exempt. As a result, only those data bits which contain the actual signaling information or message information can be fed to the monitoring circuit and, if appropriate, to the switching center.

Zweckmässigerweise sind in den Datenbehandlungsschaltungen den von der jeweiligen Überwachungsschaltung abgegebenen Daten Zusatzzeichen wie z.B. Synchronisierbits, hinzufügbar. Dadurch sind die Überwachungsschaltungen von ihren Betrieb gegebenenfalls beeinträchtigenden Zusatzzeichen befreit, die für die eigentliche Signalisierungsgabe bzw. für die eigentliche Nachrichteninformation nicht erforderlich sind, die aber dennoch für übertragungstechnische Steuerungsaufgaben benötigt werden. In the data processing circuits, additional characters, such as e.g. Synchronization bits, can be added. As a result, the monitoring circuits are freed from any additional characters which may impair their operation and which are not necessary for the actual signaling or for the actual message information, but which are nevertheless required for transmission control tasks.

Eine besonders einfache und betriebssichere Schaltungsanordnung ergibt sich schliesslich, wenn sämtliche Überwachungsschaltungen durch einen gemeinsamen Taktgenerator taktgesteuert sind, wie dies weiter unten noch näher ersieht-* lieh werden wird. Dadurch ist nämlich in vorteilhafterweise ein Synchronbetrieb sämtlicher Schaltungen der Schaltungsanordnung gemäss der Erfindung ermöglicht. A particularly simple and reliable circuit arrangement finally results if all monitoring circuits are clock-controlled by a common clock generator, as will be seen in more detail below. This advantageously enables synchronous operation of all circuits of the circuit arrangement according to the invention.

Anhand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert. The invention is explained in more detail below using an exemplary embodiment with reference to drawings.

Fig. 1 zeigt eine mögliche Ausführungsform der Schaltungsanordnung gemäss der Erfindung. Fig. 1 shows a possible embodiment of the circuit arrangement according to the invention.

Fig. 2 zeigt den näheren Aufbau einer von bei der Schaltungsanordnung gemäss Fig. 1 vorgesehenen Überwachungsschaltungen. FIG. 2 shows the detailed structure of one of the monitoring circuits provided in the circuit arrangement according to FIG. 1.

Die in Fig. 1 dargestellte Schaltungsanordnung besteht im wesentlichen aus einer Anzahl von Überwachungsschaltun The circuit arrangement shown in Fig. 1 consists essentially of a number of monitoring circuits

646 025 646 025

gen, die durch Mikrocomputer MCI bis MCn gebildet sein mögen, welche praktisch zwischen Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen und Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen einerseits und einer zentralen Vermittlungsstelle EDS andererseits angeschlossen sind. Bei dieser Vermittlungszentrale EDS mag es sich um das bereits bekannte elektronische Datenvermittlung-System EDS handeln, wie es an verschiedenen Stellen bereits beschrieben worden ist (siehe z.B. «NTZ», 1973, Heft 7, Seite 297 bis 304, insbesondere Seite 302). conditions, which may be formed by microcomputers MCI to MCn, which are practically connected between data lines transmitting in the incoming transmission direction and data lines transmitting in the outgoing transmission direction on the one hand and a central exchange EDS on the other. This switching center EDS may be the already known electronic data transmission system EDS, as has already been described in various places (see, for example, «NTZ», 1973, number 7, pages 297 to 304, in particular page 302).

Im Zusammenhang mit der in Fig. 1 angedeuteten programmgesteuerten Vermittlungszentrale EDS wird demge-mäss im folgenden davon ausgegangen, dass in dieser Vermittlungszentrale jeweils eine Mehrzahl von Bits umfassende Informationsdaten, die auch als Envelopes bezeichnet werden, verarbeitet werden. Jedes Envelope kann dabei beispielsweise sechs oder acht Informationsbits und zwei zusätzliche Bits enthalten, die allerdings bei der in Fig. 1 dargestellten Schaltungsanordnung nicht mit den Informationsbits der Vermittlungszentrale EDS zugeführt werden. Bei diesen zusätzlichen Bits handelt es sich um ein Zustandsbit und um ein Synchronisierbit. Die Informationsbits werden - wie dies im Zusammenhang mit dem bereits beschriebenen Datenvermittlungssystem EDS bekannt ist - in einem zu diesem Vermittlungssystem gehörenden zentralen Speicher abgespeichert, um einer bestimmten der Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen zugeführt zu werden. Um diese Vermittlungsaufgaben erfüllen zu können, benötigt die Vermittlungszentrale bzw. das Datenvermittlungssystem EDS entsprechende Signalisierungsinformatio-nen. Derartige Signalisierungsinformationen werden aus Signalisierungsdaten gewonnen, die wie die Nachrichtenbzw. Informationsdaten über die Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen zugeführt werden. In connection with the program-controlled switching center EDS indicated in FIG. 1, it is accordingly assumed below that in this switching center a plurality of bits of information data, which are also referred to as envelopes, are processed. Each envelope can contain, for example, six or eight information bits and two additional bits, which, however, are not supplied with the information bits of the switching center EDS in the circuit arrangement shown in FIG. 1. These additional bits are a status bit and a synchronization bit. The information bits are stored in a central memory belonging to this switching system, as is known in connection with the data transmission system EDS already described, in order to be fed to a specific transmission line transmitting the data in the outgoing transmission direction. In order to be able to fulfill these switching tasks, the switching center or the data switching system EDS requires corresponding signaling information. Such signaling information is obtained from signaling data which, like the messages or Information data about the data in the incoming transmission direction transmitting transmission lines are supplied.

Die Daten in ankommender Übertragungsrichtung und die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen sind gemäss Fig. 1 zu Übertra-gungsleitungsgruppen zusammengefasst. Zu einer solchen Übertragungsleitungsgruppe gehören beispielsweise die Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen ZÌI bis Zlx und die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen All bis Alx. Zu einer weiteren in Fig. 1 angedeuteten Übertragungsleitungsgruppe gehören die Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen Znl bis Znx und die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen Ani bis Anx. Die Anordnung mag dabei so getroffen sein, dass innerhalb der jeweiligen Übertragungsleitungsgruppe stets mit einer Signalsender-/Signalempfängeranordnung verbundene Übertragungsleitungen enthalten sind. The data in the incoming transmission direction and the data in the outgoing transmission direction transmission lines are combined according to FIG. 1 into transmission line groups. Such a transmission line group includes, for example, the data in the incoming transmission direction transmission lines ZÌI to Zlx and the data in the outgoing transmission direction transmission lines All to Alx. A further transmission line group indicated in FIG. 1 includes the data in the incoming transmission direction transmission lines Znl to Znx and the data in the outgoing transmission direction transmission lines Ani to Anx. The arrangement may be such that transmission lines connected to a signal transmitter / signal receiver arrangement are always contained within the respective transmission line group.

Die bereits erwähnten Überwachungsschaltungen MCI bis MCn sind mit den ihnen jeweils zugehörigen Übertragungsleitungen über eine Schnittstellenschaltung SSA1 bis SSAn und eine Datenbehandlungsschaltung EB1 bis EBn verbunden. Die Schnittstellenschaltungen SSA1 bis SSAn mögen dabei jeweils zur Pegelanpassung dienen. Die Datenbehandlungsschaltungen EB1 bis EBn mögen jeweils dazu dienen, die ihnen von den Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen zugeführten Daten von zusammen mit diesen Daten übertragenen Zusatzzeichen zu befreien. Unter Zusatzzeichen mögen hier Zustandsbits und Synchronisierbits verstanden werden, die zusammen mit Informationsbits in Form sogenannter Envelopes den betreffenden Datenbehandlungsschaltungen über die Daten in ankommender Übertragungsrichtung zuführenden The monitoring circuits MCI to MCn already mentioned are connected to their respective transmission lines via an interface circuit SSA1 to SSAn and a data processing circuit EB1 to EBn. The interface circuits SSA1 to SSAn may serve for level adjustment. The data handling circuits EB1 to EBn may each serve to free the data supplied to them from the transmission lines transmitting the incoming transmission direction from additional characters transmitted together with this data. Additional characters may be understood here to mean status bits and synchronization bits which, together with information bits in the form of so-called envelopes, feed the data processing circuits concerned via the data in the incoming transmission direction

Übertragungsleitungen zugeführt werden. Die betreffenden Datenbehndlungsschaltungen EB1 bis EBn mögen im übrigen so ausgebildet sein, dass sie den jeweils abzugebenden Daten auch Zusatzzeichen, wie z.B. Synchronisierbits, hinzuzufügen gestatten. Zu diesem Zweck könnten die Datenbehandlungsschaltungen beispielsweise durch entsprechende Schieberegister gebildet sein. Dabei kann so vorgegangen sein, dass diejenigen Registerstellen des in ankommender Übertragungsrichtung übertragene Daten aufnehmenden jeweiligen Schieberegisters für eine Bit-Weiterleitung unberücksichtigt bleiben, in denen die erwähnten Zusatzbits enthalten sind. Bei den für die Datenabgabe in der abgehenden Übertragungsrichtung vorgesehenen Schieberegistern kann so vorgesehen sein, dass diese in zusätzlichen Registerstufen die jeweils zusätzlich abzugebenden Zusatzzeichen bzw. Zusatzbits gespeichert enthalten. Transmission lines are supplied. The relevant data handling circuits EB1 to EBn may also be designed in such a way that they also include additional characters, such as e.g. Allow synchronization bits to be added. For this purpose, the data handling circuits could, for example, be formed by corresponding shift registers. It can be done in such a way that those register positions of the respective shift register which receive data transmitted in the incoming transmission direction are not taken into account for bit forwarding, in which the mentioned additional bits are contained. In the case of the shift registers provided for data delivery in the outgoing transmission direction, it can be provided that they contain the additional characters or additional bits to be output in each case stored in additional register stages.

Die jeweils für die Bedienung einer Gruppe von Übertragungsleitungen vorgesehenen Überwachungsschaltungen MCI bis MCn enthalten jeweils einen Mikroprozessor CPU, der die eigentliche Überwachung der jeweils eintreffenden Daten vornimmt. Hierauf wird weiter unten noch näher eingegangen werden. Wie in Fig. 1 prinzipiell gezeigt, ist der Mikroprozessor CPU der Überwachungsschaltung MCI mit einer Reihe von Schaltungseinrichtungen verbunden. Zu diesen Schaltungseinrichtungen gehört ein Speicher PROM, der im wesentlichen als Programmspeicher für den Mikroprozessor CPU dient. Ferner gehört zu den betreffenden Schaltungseinrichtungen ein Speicherblock RAM, der als Daten- und Befehlsspeicher für den Mikroprozessor CPU dient. Wie noch ersichtlich werden wird, werden über diesen Speicherblock RAM die zwischen der Vermittlungszentrale EDS und den Übertragungsleitungen jeweils übertragenen Daten geleitet. Zu den erwähnten Schaltungseinrichtungen gehören ferner Sende-/Empfangsschaltungen USARTI bis USARTm. Über diese Sende-/Empfangsschaltungen erfolgt der Datenverkehr der jeweiligen Überwachungsschaltung mit den Übertragungsleitungen, und zwar über die jeweils zugehörige Datenbehandlungsschaltung und die mit dieser verbundene Schnittstellenschaltung. Zu den erwähnten Schaltungseinrichtungen gehören schliesslich noch ein sogenannter Auftragspuffer AP und ein sogenannter Meldepuffer MP. Der Auftragspuffer AP dient dabei dazu, von der Vermittlungszentrale abgegebene Auftragsbefehle aufzunehmen und der zugehörigen Überwachungsschaltung zu melden. Der Meldepuffer MP dient hingegen dazu, von der jeweiligen Überwachungsschaltung abgegebene Meldesignale an die Vermittlungszentrale EDS abzugeben, die daraufhin erforderliche Steuerungsvorgänge ausführen mag. Auch hierauf wird weiter unten noch näher eingegangen werden. The monitoring circuits MCI to MCn provided for operating a group of transmission lines each contain a microprocessor CPU, which actually monitors the incoming data. This will be discussed in more detail below. As shown in principle in FIG. 1, the microprocessor CPU of the monitoring circuit MCI is connected to a number of circuit devices. These circuit devices include a memory PROM, which essentially serves as a program memory for the microprocessor CPU. The relevant circuit devices also include a memory block RAM, which serves as data and command memory for the microprocessor CPU. As will become apparent, the data transmitted between the switching center EDS and the transmission lines are routed via this memory block RAM. The circuit devices mentioned also include transmission / reception circuits USARTI to USARTm. The data traffic of the respective monitoring circuit with the transmission lines takes place via these transmitting / receiving circuits, specifically via the respectively associated data handling circuit and the interface circuit connected to it. Finally, the circuit devices mentioned also include a so-called job buffer AP and a so-called message buffer MP. The job buffer AP serves to receive job commands issued by the switching center and to report them to the associated monitoring circuit. The message buffer MP, on the other hand, serves to send message signals issued by the respective monitoring circuit to the switching center EDS, which may then carry out the necessary control processes. This will also be discussed in more detail below.

In Fig. 1 ist ferner gezeigt, dass die Vermittlungszentrale bzw. das Datenvermittlungssystem EDS mit den Überwachungsschaltungen MCI bis MCn über eine Befehlsablauf-steuerschaltung BSt verbunden ist. Diese Befehlsablaufsteuerungsschaltung mag im Prinzip der bei dem oben betrachteten bekannten Datenvermittlungssystem vorgesehenen Durch-schaltesteuerung entsprechen. Diese Schaltung dient somit dazu, die Übertragung von Daten und Befehlen zwischen den Überwachungsschaltungen und der Vermittlungszentrale zeitlich geordnet zu steuern. 1 also shows that the switching center or the data switching system EDS is connected to the monitoring circuits MCI to MCn via a command sequence control circuit BSt. In principle, this command sequence control circuit may correspond to the switching control provided in the known data switching system considered above. This circuit thus serves to control the transmission of data and commands between the monitoring circuits and the switching center in an orderly fashion.

Im Zusammenhang mit der in Fig. 1 dargestellten Schaltungsanordnung sei schliesslich noch bemerkt, dass die Überwachungsschaltungen MCI bis MCn und die Datenbehandlungsschaltungen EB1 bis EBn jeweils von einem gemeinsamen Taktgenerator Tg her angesteuert werden. Dieser Taktgenerator Tg mag dabei Taktimpulse mit einer Taktfolgefrequenz abgeben, die der Folgefrequenz entspricht, mit der auf den Übertragungsleitungen Daten auftreten. An dieser Stelle sei überdies noch angemerkt, dass der Taktgenerator Tg an In connection with the circuit arrangement shown in FIG. 1, it should finally be noted that the monitoring circuits MCI to MCn and the data handling circuits EB1 to EBn are each controlled by a common clock generator Tg. This clock generator Tg may emit clock pulses with a clock repetition frequency that corresponds to the repetition frequency with which data occur on the transmission lines. At this point it should also be noted that the clock generator Tg on

4 4th

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

o5 o5

die verschiedenen Überwachungsschaltungen und an deren zugehörige Datenbehandlungsschaltungen Taktimpulse mit gegebenenfalls voneinander verschiedenen Taktimpulsfolgen abgeben kann.* Dies wird insbesondere dann der Fall sein, wenn, wie dies in der Praxis der Fall ist, mit Hilfe der verschiedenen Überwachungsschaltungen Übertragungsleitungen unterschiedlicher Übertragungsgeschwindigkeiten bedient werden. Dabei wird dann so vorgegangen werden, dass die von der jeweiligen Überwachungsschaltung bedienten Übertragungsleitungen alle ein und derselben Übertra-gungsgeschwindigkeitsklasse angehören. So können beispielsweise sämtliche Übertragungsleitungen ZÌI bis Zlx und All bis Alx der Geschwindigkeitsklasse von 2,4 kbit/s angehören, und sämtliche Übertragungsleitungen Znl bis Znx und Ani bis Anx können der Übertragungsgeschwindigkeitsklasse von beispielsweise 9,6 kbit/s angehören. In diesem Fall würden der Überwachungsschaltung MCn und der dieser zugehörigen Datenbehandlungsschaltung EBn Taktimpulse mit einer Impulsfolgefrequenz zugeführt werden, die das vierfache der Impulsfolgefrequenz der Taktimpulse entspricht, die der Überwachungsschaltung MCI und der dieser zugehörigen Datenbehandlungsschaltung EB1 zugeführt werden. the various monitoring circuits and their associated data processing circuits can deliver clock pulses with clock pulse sequences that may be different from one another. * This will be the case in particular if, as is the case in practice, transmission lines of different transmission speeds are operated with the aid of the various monitoring circuits. The procedure will then be such that the transmission lines served by the respective monitoring circuit all belong to one and the same transmission speed class. For example, all transmission lines ZÌI to Zlx and All to Alx belong to the speed class of 2.4 kbit / s, and all transmission lines Znl to Znx and Ani to Anx can belong to the transmission speed class of 9.6 kbit / s, for example. In this case, the monitoring circuit MCn and the data processing circuit EBn associated therewith would be supplied with clock pulses with a pulse repetition frequency which corresponds to four times the pulse repetition frequency of the clock pulses which are supplied to the monitoring circuit MCI and the data processing circuit EB1 associated therewith.

In Fig. 2 ist der Aufbau der jeweiligen Überwachungsschaltung gemäss Fig. 1 näher veranschaulicht. Während in Fig. 1 bei der dort vorgesehenen Überwachungsschaltung MCI lediglich schematisch angedeutet worden ist, dass der Mikroprozessor CPU dieser Überwachungsschaltung über ein Busleitungssystem mit den verschiedenen Schaltungseinrichtungen dieser Überwachungseinrichtung in Verbindung steht, ist in Fig. 2 näher veranschaulicht, dass dieses Busleitungssystem aus drei Busleitungen besteht. Dabei handelt es sich um einen um einen Adressenbus AB, über den Adressensignale übertragen werden. Zum anderen handelt es sich um einen Datenbus DB, über den Daten übertragen werden. Ausserdem ist ein Steuerbus SB vorgesehen, über den Steuersignale bzw. Steuerbefehle übertragen werden. Der Mikroprozessor CPU ist, wie in Fig. 2 angedeutet, mit entsprechenden Ausgängen an diesen drei Busleitungen angeschlossen, wobei an den entsprechenden Anschlüssen des Mikroprozessors CPU eingetragene Pfeile die möglichen Übertragungsrichtungen von Adressen bzw. Daten bzw. Steuersignalen angeben mögen. The structure of the respective monitoring circuit according to FIG. 1 is illustrated in more detail in FIG. 2. While the monitoring circuit MCI provided there in FIG. 1 only indicated schematically that the microprocessor CPU of this monitoring circuit is connected to the various circuit devices of this monitoring device via a bus line system, FIG. 2 illustrates in more detail that this bus line system consists of three bus lines consists. This is an address bus AB, via which address signals are transmitted. On the other hand, it is a data bus DB, over which data is transmitted. A control bus SB is also provided, via which control signals or control commands are transmitted. As indicated in FIG. 2, the microprocessor CPU is connected to these three bus lines with corresponding outputs, and arrows entered at the corresponding connections of the microprocessor CPU may indicate the possible transmission directions of addresses or data or control signals.

An den zuvor erwähnten Busleitungen sind nun zum einen die auch in Fig. 1 angedeuteten Sende-/Empfangs-schaltungen USARTI bis USARTm mit entsprechenden Anschlüssen angeschlossen. Ausserdem ist an den drei Busleitungen eine mit DMA bezeichnete Steuerschaltung angeschlossen, die eingangsseitig am Ausgang des zugehörigen Auftragspuffers AP angeschlossen ist. Diese Steuerschaltung DMA ermöglicht einen direkten Speicherzugriff zu einem Datenspeicher RAMI, der mit einem Adresseneingang Ael am Adressenbus AB und mit einem Datenanschluss Deal am Datenbus DB angeschlossen ist. Dieser Speicher RAMI bildet zusammen mit einem weiteren Datenspeicher RAM2 den in Fig. 1 mit RAM bezeichneten Datenblock. Sowohl die Datenspeicher RAMI, RAM2 als auch der Speicherblock RAM gemäss Fig. 1 sind jeweils durch Speicher mit wahlfreiem Zugriff gebildet. Der gerade erwähnte Datenspeicher RAM2 ist mit einem Adresseneingang Ae2 an dem Adressenbus AB angeschlossen, und mit einem Datenanschluss De2 ist der Datenspeicher RAM2 an dem Datenbus DB angeschlossen. Wie die an den betreffenden Anschlüsen der Datenspeicher RAMI und RAM2 eingetragenen Pfeile angeben, werden diesen Speichern Adressen jeweils nur zugeführt, während Daten jeweils zugeführt und/oder abgeführt werden. Der Datenspeicher DAM2 ist mit einem Datenausgang am Eingang des Meldepuffers MP angeschlossen. On the one hand, the transmit / receive circuits USARTI to USARTm, which are also indicated in FIG. 1, are connected to the aforementioned bus lines with corresponding connections. In addition, a control circuit labeled DMA is connected to the three bus lines and is connected on the input side to the output of the associated job buffer AP. This control circuit DMA enables direct memory access to a data memory RAMI which is connected to the address bus AB with an address input Ael and to the data bus DB with a data connection deal. This memory RAMI forms, together with a further data memory RAM2, the data block designated RAM in FIG. 1. Both the data memories RAMI, RAM2 and the memory block RAM according to FIG. 1 are each formed by random access memories. The data memory RAM2 just mentioned is connected to the address bus AB with an address input Ae2, and the data memory RAM2 is connected to the data bus DB with a data connection De2. As indicated by the arrows entered on the relevant connections of the data memories RAMI and RAM2, addresses are only supplied to these memories, while data are respectively added and / or removed. The data memory DAM2 is connected to a data output at the input of the message buffer MP.

Neben den zuvor betrachteten Schaltungsteilen weist die In addition to the previously considered circuit parts, the

646 025 646 025

in Fig. 2 näher dargestellte Überwachungsschaltung MCI noch den in Fig. 1 bereits angedeuteten Programmspeicher PROM auf, bei dem es sich um einen programmierbaren oder nicht programmierbaren Lesespeicher handeln mag. Dieser Programmspeicher PROM ist mit einem Adresseneingang Ae3 am Adressenbus AB angeschlossen, und mit einem Datenausgabeanschluss Da3 ist der Programmspeicher PROM an dem Datenbus DB angeschlossen. Im Zusammenhang mit dem Programmspeicher PROM und den beiden Datenspeichern RAMI, RAM2 sei noch angemerkt, dass diese zwar jeweils nur mit einem Adresseneingang und einem Datenanschluss bzw. Datenausgangsanschluss dargestellt sind; es dürfte jedoch einzusehen sein, dass die betreffenden Speicher mit einer erforderlichen Anzahl von Anschlüssen an den in Frage kommenden Busleitungen angeschlossen sind. Monitoring circuit MCI shown in more detail in FIG. 2 also shows the program memory PROM already indicated in FIG. 1, which may be a programmable or non-programmable read memory. This program memory PROM is connected to the address bus AB with an address input Ae3, and the program memory PROM is connected to the data bus DB with a data output connection Da3. In connection with the program memory PROM and the two data memories RAMI, RAM2, it should also be noted that these are only shown with one address input and one data connection or data output connection; however, it should be appreciated that the memories in question are connected to the bus lines in question with a required number of connections.

Damit die jeweilige Überwachungsschaltung, wie die Überwachungsschaltung MCI gemäss Fig. 2, arbeiten kann, ist es erforderlich, dem zugehörigen Mikroprozessor CPU entsprechende Steuersignale an gesonderten Steuereingängen zuzuführen. In Fig. 2 sind zwei derartige Steuereingänge angedeutet; der eine Steuereingang ist mit INT bezeichnet, und der andere Steuereingang ist mit Reset bezeichnet. Der Steuereingang INT - der in der Terminologie der Mikroprozessoren als Unterbrechungseingang dient - erhält von dem in Fig. 1 angedeuteten Taktgenerator Tg oder von einer entsprechenden Steuerschaltung her Taktimpulse zugeführt. So that the respective monitoring circuit, like the monitoring circuit MCI according to FIG. 2, can work, it is necessary to supply the associated microprocessor CPU with corresponding control signals at separate control inputs. Two such control inputs are indicated in FIG. 2; one control input is labeled INT, and the other control input is labeled Reset. The control input INT - which serves as an interrupt input in the terminology of the microprocessors - receives clock pulses from the clock generator Tg indicated in FIG. 1 or from a corresponding control circuit.

Diese Taktimpulse treten dabei mit derselben Folgefrequenz auf, mit der auf den zugehörigen Übertragungsleitungen Datensignale bzw. Envelopes auftreten, die mit Hilfe der betreffenden Schaltungsanordnung zu verarbeiten sind. An dem anderen Eingang Reset des Mikroprozessors CPU ist über einen in Fig. 2 angedeuteten manuell betätigbaren Schalter ein Auslösesignal «H» bei Bedarf zuführbar. Die Zuführung dieses Signals bewirkt, dass der Mikroprozessor in seine Ausgangsstellung zurückkehrt, von der aus er nach Massgabe eines in ihm enthaltenen Befehlszählers mit der erneuten Ausführung von Steuerungsvorgängen beginnt. These clock pulses occur at the same repetition frequency with which data signals or envelopes occur on the associated transmission lines and can be processed with the aid of the circuit arrangement in question. A trigger signal “H” can be fed to the other input Reset of the microprocessor CPU via a manually operated switch indicated in FIG. 2 if required. The supply of this signal causes the microprocessor to return to its starting position, from which it starts to execute control operations again in accordance with an instruction counter contained therein.

Im folgenden sei die Arbeitsweise der Schaltungsanordnung gemäss der Erfindung näher erläutert. Dazu seien lediglich die in der Überwachungsschaltung MCI ablaufenden Vorgänge betrachtet. Geht man nun einmal davon aus, dass der Mikroprozessor CPU gerade sämtliche mit seiner zugehörigen Überwachungsschaltung MCI verbundenen Übertragungsleitungen bedient hat, so laufen mit Auftreten des nächsten Taktimpulses am Eingang INT des Mikroprozessors CPU folgende Vorgänge ab. Der Mikroprozessor CPU steuert auf seine gerade erwähnte Ansteuerung hin den Programmspeicher PROM an, der daraufhin dem Mikroprozessor CPU die einzelnen abzufragenden Schaltungseinrichtungen angebende Daten bereitstellt. Aufgrund dieser Daten mag der Mikroprozessor CPU nunmehr in einer vorgegebenen Reihenfolge die Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen bzw. die diesen Übertragungsleitungen zugehörigen Sende-/Empfangsschaltungen USARTI bis USARTm abfragen auf das Vorhandensein von mit vorgegebenen Bitkombinationen übereinstimmenden Bitkombinationen. Mit solchen vorgegebenen Bitkombinationen mögen im vorliegenden Fall Signalisierungsdaten auftreten. Ferner soll der Mikroprozessor CPU auf seine gerade erwähnte Ansteuerung hin die Steuerschaltung DMA auf das Vorliegen von Informationssignalen abfragen, die die Übertragung von Daten über die Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen betreffen. Dabei kann so vorgegangen sein, dass abwechselnd die Daten in ankommender Übertragungsrichtung übertragenden Übertragungsleitungen und die jeweils zugehörigen, Daten in abgehender Übertragungsrichtung übertragenden Übertragungsleitungen hinsichtlich des Vorliegens entsprechender The mode of operation of the circuit arrangement according to the invention will be explained in more detail below. For this purpose, only the processes taking place in the monitoring circuit MCI are considered. If one assumes that the microprocessor CPU has just operated all the transmission lines connected to its associated monitoring circuit MCI, the following processes take place when the next clock pulse occurs at the INT input of the microprocessor CPU. The microprocessor CPU controls the program memory PROM upon its just mentioned activation, which then provides the microprocessor CPU with the data specifying the individual circuit devices to be queried. Based on this data, the microprocessor CPU may now query the data in the incoming transmission direction of the transmission lines or the transmission / reception circuits USARTI to USARTm associated with these transmission lines for the presence of bit combinations that match predetermined bit combinations. With such predefined bit combinations, signaling data may occur in the present case. Furthermore, the microprocessor CPU should, upon its control just mentioned, query the control circuit DMA for the presence of information signals relating to the transmission of data via the transmission lines transmitting the data in the outgoing transmission direction. In this case, the procedure can be such that the data in the incoming transmission direction and the respectively associated transmission lines transmitting data in the outgoing transmission direction are alternately corresponding with respect to the presence

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

OD OD

646 025 646 025

Auftragsbefehle in der Steuerschaltung DMA überprüft werden. Diese Überwachungs- bzw. Prüfvorgänge sind dabei mit einer solchen Geschwindigkeit auszuführen, dass mit Sicherheit bis zum Auftreten des nächsten Impulses am Eingang INT des Mikroprozessors CUP sämtliche Leitungen bedient sind, die mit der zugehörigen Überwachungsschaltung MCI verbunden sind. Mit anderen Worten ausgedrückt heisst dies, dass während des Auftretens sämtlicher ein Envelope bildender Bits auf einer der Übertragungsleitungen die auf sämtlichen Übertragungsleitungen auftretenden Daten bzw. die sie bildenden Envelopes erfasst sein müssen, und zwar in beiden Übertragungsrichtungen. Order commands are checked in the control circuit DMA. These monitoring and testing processes are to be carried out at such a speed that all lines that are connected to the associated monitoring circuit MCI are operated with certainty until the next pulse occurs at the input INT of the microprocessor CUP. In other words, this means that during the occurrence of all bits forming an envelope on one of the transmission lines, the data occurring on all transmission lines or the envelopes forming them must be recorded, in both transmission directions.

Da, wie oben ausgeführt, mit Hilfe der Überwachungsschaltung eine gewisse Vorverarbeitung der Signalisierungsdaten erfolgt, werden auf das Erkennen von Signalisierungsdaten darstellenden Envelopes auf den ankommenden Übertragungsleitungen noch gesonderte Steuerungsvorgänge abgewickelt. Stellt der Mikroprozessor CPU beispielsweise fest, dass die in den Datenspeicher RAM2 eingespeicherten, von einer ankommenden Übertragungsleitung her zugeführten Daten Signalisierungsdaten sind, so mag er über diesen Speicher ein Meldesignal an den Meldepuffer MP abgeben, der das Vorliegen eines bestimmten Signalisierungszustands charakterisiert. Um die damit zusammenhängenden Vorgänge noch besser zu veranschaulichen, sei beispielsweise angenommen, dass das Vorliegen von einen bestimmten Signalisie-rungszustand charakterisierenden Signalisierungsdaten dann gegeben ist, wenn beispielsweise sämtliche Signalbits zweier oder mehrerer aufeinanderfolgend auftretender Envelopes durch eine vorgegebene Bitkombination gebildet sind. Auf die Ermittelung derartiger Signalisierungsdaten hin kann der Mikroprozessor CPU dann die Abgabe eines kurzen Meldebefehls an die Vermittlungszentrale über den erwähnten Meldepuffer MP veranlassen. Since, as explained above, a certain preprocessing of the signaling data takes place with the aid of the monitoring circuit, separate control processes are still carried out on the incoming transmission lines in order to detect signaling data. If the microprocessor CPU determines, for example, that the data stored in the data memory RAM2 and supplied from an incoming transmission line is signaling data, it may use this memory to send a message signal to the message buffer MP, which characterizes the presence of a certain signaling state. In order to illustrate the associated processes even better, it may be assumed, for example, that signaling data characterizing a certain signaling state is present if, for example, all signal bits of two or more successively occurring envelopes are formed by a predetermined bit combination. Upon determining such signaling data, the microprocessor CPU can then initiate the issuing of a short message command to the switching center via the message buffer MP mentioned.

In der anderen Übertragungsrichtung kann der Mikroprozessor CPU auf entsprechende Zuführung von Auftragsbefehlen, die über den Auftragspuffer AP von der Vermittlungszentrale abgegeben werden, die Abgabe erforderlicher Signalisierungsdaten steuern. Im Zuge dieser Steuerung wird der Mikroprozessor CPU jedoch zunächst durch die Steuerschaltung DMA unwirksam gesteuert, indem diese über den Steuerbus SB ein den Mikroprozessor CPU stillsetzendes Signal abgibt. In diesem Zustand gibt die Steuerschaltung DMA an den Datenspeicher RAMI die erforderlichen Informationen ab, die sodann von dem Mikroprozessor CPU - der dann wieder in Betrieb gesetzt wird - übernommen werden, um sodann die Abgabe der erforderlichen Signalisierungsdaten über die in Frage kommenden abgehenden Übertragungsleitungen über den Speicher RAMI zu steuern. In the other direction of transmission, the microprocessor CPU can control the delivery of the necessary signaling data when the order commands are issued by the switching center via the job buffer AP. In the course of this control, however, the microprocessor CPU is initially ineffectively controlled by the control circuit DMA, in that it outputs a signal stopping the microprocessor CPU via the control bus SB. In this state, the control circuit DMA delivers the necessary information to the data memory RAMI, which is then taken over by the microprocessor CPU - which is then put back into operation - in order to then deliver the required signaling data via the outgoing transmission lines in question via the Control RAMI memory.

Im vorstehenden ist erläutert worden, dass mit Hilfe der Überwachungsschaltungen bei der Schaltungsanordnung gemäss der Erfindung gewissermassen eine dezentrale Signa-lisierungs-Vorverarbeitung erfolgt, so dass die Vermittlungszentrale die Verarbeitung - das ist die Aufnahme, Bewertung und Abgabe - der Signalisierungsdaten nicht zentral vorzunehmen braucht. Die betreffende Vermittlungszentrale braucht im vorliegenden Fall lediglich ihr von den ankommenden Übertragungsleitungen zugeführte Datensignale aufzunehmen und solche Datensignale an abgehende Übertra-gungsleitungen abzugeben. Diese Datensignale gelangen dabei zwar auch durch die jeweilige Überwachungsschaltung hindurch, ohne indessen einer Behandlung unterworfen zu sein, wie sie zuvor im Zusammenhang mit den Signalisierungsdaten angegeben worden ist. It has been explained above that with the aid of the monitoring circuits in the circuit arrangement according to the invention, to a certain extent, decentralized signal preprocessing takes place, so that the switching center does not need to process - that is, record, evaluate and deliver - the signaling data centrally. In the present case, the switching center in question need only receive data signals supplied by the incoming transmission lines and deliver such data signals to outgoing transmission lines. In this case, these data signals also pass through the respective monitoring circuit without being subjected to a treatment as previously stated in connection with the signaling data.

Abschliessend sei noch bemerkt, dass in den Zeichnungen die einzelnen Schaltungsteile lediglich in ihrem funktionellen Zusammenwirken dargestellt sind; irgendwelche erforderlichen Stromversorgungseinrichtungen sowie die üblicherweise vorgesehene gesonderte Taktsteuerung des Mikroprozessors sind nicht dargestellt. Als Mikroprozessor kann im vorliegenden Fall praktisch jeder kommerziell erhältliche Mikroprozessor verwendet werden, wie beispielsweise Mikroprozessoren der Bezeichnung SAB8080 und SAB8085 der Firma Siemens. Die Speicher können ebenfalls durch kommerziell erhältliche Speicherbausteine gebildet sein. Für die Sende-/Empfangsschaltungen USARTI bis USARTm eignen sich insbesondere Bausteine, die kommerziell unter der Bezeichnung SAB8251 erhältlich sind. Die Steuerschaltung DMA kann durch einen oder mehrere Bausteine gebildet sein, wie sie kommerziell unter der Bezeichnung SAB8257 erhältlich sind. Der Auftragspuffer AP und der Meldepuffer MP können jeweils aus einer Anzahl von Bausteinen gebildet sein, die kommerziell unter der Bezeichnung MM67401 bekannt sind. Finally, it should be noted that the individual circuit parts are only shown in their functional interaction in the drawings; any necessary power supply devices and the usually provided separate clock control of the microprocessor are not shown. In the present case, virtually any commercially available microprocessor can be used as the microprocessor, such as microprocessors with the names SAB8080 and SAB8085 from Siemens. The memories can also be formed by commercially available memory modules. Modules which are commercially available under the name SAB8251 are particularly suitable for the transmit / receive circuits USARTI to USARTm. The control circuit DMA can be formed by one or more components, as are commercially available under the name SAB8257. The job buffer AP and the message buffer MP can each be formed from a number of modules which are known commercially under the name MM67401.

6 6

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

G G

1 Blatt Zeichnungen 1 sheet of drawings

Claims

646 025 PATENT CLAIMS

1.Circuit arrangement for receiving information data and signaling data each comprising a plurality of bits from transmission lines transmitting this data in the incoming transmission direction and for delivering corresponding data to a program-controlled switching center and for delivering information data and signaling data comprising a plurality of bits each to the data in outgoing Direction of transmission transmission lines upon control by the switching center, wherein a recording of data in the switching center is controlled by the issuance of messages derived from the occurrence of data on a data line in the incoming transmission direction, and wherein the delivery of data is controlled by the switching center via the transmission lines transmitting data in the outgoing transmission direction by issuing order commands, thereby characterized hnet that all transmission lines (ZÌI to Zlx; Znl to Znx) supplied signaling data in monitoring circuits (MCI to MCn) containing microprocessors (CPU) can be checked by controlling the microprocessors (CPU) for the presence of certain predetermined bit combinations, that for determining certain predetermined bit combinations in the respective monitoring circuit (MCI to MCn) incoming signaling data for these bit combinations, characteristic signal signals can be output by the microprocessors (CPU) to the switching center (EDS), which then carries out the necessary control processes, and that transmission lines transmitting data in the outgoing transmission direction (All to Alx; Ani to Anx) Signaling data to be emitted are output by the monitoring circuits (MCI to MCn) for the supply of corresponding order signals from the switching center (EDS).

2. Circuit arrangement according to claim 1, characterized in that a separate microprocessor (CPU) is provided for each monitoring circuit (MCI to MCn), with the aid of which the inclusion and delivery of all transmission lines associated with the relevant monitoring circuit (MCI to MCn) are transmitted or data to be transmitted is controllable.

3. Circuit arrangement according to claim 1 or 2, characterized in that each microprocessor (CPU) in addition to a program memory (PROM), a data memory (RAM2) for receiving the data which are supplied via the associated data in the incoming transmission direction, and transmission lines Data memory (RAMI) are associated with it, which is able to store the order signals emitted by the switching center (EDS) and the data which are to be transmitted via the associated data in the outgoing transmission direction of the transmission lines.

4, characterized in that each monitoring circuit (MCI to MCn) is associated with a data handling circuit (EB1 to EBn), via which the respective data are transmitted to and from the relevant monitoring circuit (MCI to MCn) and in which the data transmitted in the incoming transmission direction of additional characters transmitted together with them, e.g. Status bit and synchronization bit are exempt.

4. Circuit arrangement according to claim 2 or 3, characterized in that the microprocessor (CPU) of the respective monitoring circuit in time with the transmission clock signals relevant to the data in the incoming transmission direction transmission line transmission signals the query of all data in the incoming transmission direction transmission lines and the determination of order signals for the Controls the delivery of data via the data belonging to the monitoring circuit (MCI to MCn) in the outgoing transmission direction.

5. Circuit arrangement according to one of claims 1 to

6. Circuit arrangement according to claim 5, characterized in that in the data processing circuits (EB1 to EBn) the data output by the respective monitoring circuit additional characters, e.g. Synchronization bits can be added.

7. Circuit arrangement according to one of claims 1 to 6, characterized in that all monitoring circuits (MCI to MCn) are clock-controlled by a common clock generator (Tg).