DE3234741A1 - Method and circuit arrangement for controlling the setting of devices or operating modes in a data signal transmission system - Google Patents
Method and circuit arrangement for controlling the setting of devices or operating modes in a data signal transmission systemInfo
- Publication number
- DE3234741A1 DE3234741A1 DE19823234741 DE3234741A DE3234741A1 DE 3234741 A1 DE3234741 A1 DE 3234741A1 DE 19823234741 DE19823234741 DE 19823234741 DE 3234741 A DE3234741 A DE 3234741A DE 3234741 A1 DE3234741 A1 DE 3234741A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- setting
- control
- evaluation
- acknowledgment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Transmitters (AREA)
Abstract
Description
Verfahren und Schaltungsanordnung zur Steuerung der Ein-Method and circuit arrangement for controlling the input
stellung von Geräten bzw. Betriebsarten in einer Datensignalubertrazungsanlage Die Erfindung bezieht sich auf ein Verfahren und auf eine Schaltungsanordnung zur Steuerung der Einstellung von Geräten bzw. Betriebsarten auf der Signalaufnahmeseite einer Datensignalübertragungsanlage durch Abgabe von Steuer-/Einstellsignalen von einer auf der Signalabgabeseite der Datensignalübertragungsanlage vorgesehenen Signalabgabeeinrichtung, welche mit einer auf der Signalaufnahmeseite der Datensignalübertragungsanlage vorgesehenen Signalaufnahmeeinrichtung verbunden ist.setting of devices or operating modes in a data signal transmission system The invention relates to a method and a circuit arrangement for Control of the setting of devices or operating modes on the signal recording side a data signal transmission system by issuing control / setting signals from a signal output device provided on the signal output side of the data signal transmission system, which are provided with one on the signal receiving side of the data signal transmission system Signal receiving device is connected.
Ublicherweise erfolgt eine Steuerung der Einstellung von Geräten bzw. Betriebsarten in einer Datensignalübertragungsanlage der zuvor betrachteten Art dadurch, daß von einer auf der Signalabgabeseite der betreffenden Datensignalübertragungsanlage vorgesehenen Signalabgabeeinrichtung ein oder mehrere Steuer- bzw. Einstellsignale vor Beginn der jeweiligen Ubertragung oder im Zuge der .jeweiligen Übertragung abgegeben werden. Dadurch werden üblicherweise die Datenübertragungsprozeduren behindert oder zumindest gestört.- Im übrigen ist damit eine Einschränkung der möglichen Datenübertragungsgeschwindigkeit gegeben.Usually there is a control of the setting of devices or Operating modes in a data signal transmission system of the type considered above in that from one on the signal output side of the relevant data signal transmission system provided signal output device one or more control or setting signals submitted before the start of the respective transmission or in the course of the respective transmission will. This usually hinders or hampers the data transfer procedures at least disturbed. In addition, this is a limitation of the possible data transmission speed given.
Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie die Steuerung der Einstellung von Geräten bzw.The invention is now based on the object of showing a way such as controlling the settings of devices or
Betriebsarten auf der Signalaufnahmeseite einer Datensignalübertragungsanlage auf einfachere und dennoch wirksame Weise erfolgen und wie die Einstellung über die Zeit gesichert werden kann.Operating modes on the signal receiving side of a data signal transmission system in a simpler yet effective way to be done and how hiring about the time can be saved.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß in der Signalaufnahmeeinrichtung aus dem Jeweiligen Steuer-/Einstellsignal ein gesondertes Auswertesignal gebildet wird, welches eine größere Zahl von Bits aufweist als das betreffende Steuer-/Einstellsignal, daß das Jeweils gebildete Auswertesignal mit in der Signalaufnahmeeinrichtung bereitgestellten Festwerten verglichen wird, die kennzeichnend sind für die möglichen Einstellungen von Geräten bzw. Betriebsarten, und daß lediglich bei positivem Vergleich des jeweils gebildeten Auswertesignals mit einem der Festwerte eine Datensignalübertragung entsprechend der durch das zugehörige Steuer-/Einstellsignal festgelegten Betriebsart bzw. zu dem eingestellten Gerät ermöglicht wird.The problem outlined above is achieved with a method of the type mentioned according to the invention in that in the signal recording device A separate evaluation signal is formed from the respective control / setting signal which has a larger number of bits than the relevant control / setting signal, that the evaluation signal formed in each case is also provided in the signal recording device Fixed values are compared, which are characteristic of the possible settings of devices or operating modes, and that only with a positive comparison of each formed evaluation signal with one of the fixed values a data signal transmission accordingly the operating mode specified by the associated control / setting signal or to the set device is enabled.
Die Erfindung bringt den Vorteil mit sich, daß die Steuerung der Einstellung von Geräten bzw. Betriebsarten auf der Signal aufnahme seite einer Datensignalübertragungsanlage mit relativ geringem Steuerungsaufwand und damit mit einer relativ geringen Belastung der Datensignalübertragungsanlage vorgenommen werden kann. Die Sicherheit einer richtigen Einstellung der Geräte bzw. Betriebsarten auf der erwähnten Signalaufnahmeseite ist dabei höher als in dem Fall, daß direkt mit den für die betreffende Einstellung übertragenen Steuer-/Einstellsignalen gearbeitet wird. So ist es beispielsweise ohne weiteres möglich, Auswertesignale mit der doppelten Stellen- bzw. Bitanzahl zu bilden als die Steuer-/Einstellsignale aufweisen. Dadurch ist es auf der Signalaufnahmeseite dann möglich, mit einem wesentlich höheren Genauigkeitsgrad Abweichungen der den jeweils zugeführten Steuer-/Einstellsignalen entsprechenden Auswertesignale von vorgegebenen Festwerten festzustellen. Insgesamt ergibt sich Jedenfalls durch die vorliegende Erfin- dung eine wesentlich geringere Belastung der Datensignalübertragungsanlage durch die erforderlichen Steuerungsvorgänge als dies bisher möglich war.The invention has the advantage that the control of the setting of devices or operating modes on the signal recording side of a data signal transmission system with relatively little control effort and thus with a relatively low load the data signal transmission system can be made. The security of a correct setting of the devices or operating modes on the mentioned signal recording side is higher than in the case that directly with the for the relevant setting transmitted control / setting signals is being worked. This is how it is, for example easily possible, evaluation signals with twice the number of digits or bits to form than have the control / setting signals. This puts it on the signal pick-up side then possible with a significantly higher degree of accuracy deviations of the den respectively supplied control / setting signals corresponding evaluation signals from determined fixed values. Overall, in any case, results from the present invention dung a significantly lower burden on the Data signal transmission system through the necessary control operations than this was previously possible.
Zweckmäßigerweise wird bei positivem Vergleich des Jeweils gebildeten Auswertesignals mit einem der Festwerte ein Quittungssignal an die Signalabgabeeinrichtung übertragen. Hierdurch ergibt sich der Vorteil, daß in der Signalabgabeeinrichtung ein sicheres Kriterium dafür zur Verfügung steht, ob und gegebenenfalls wann mit der eigentlichen Datensignalübertragung zu beginnen ist.Appropriately, if the comparison is positive, the respective one is formed Evaluation signal with one of the fixed values an acknowledgment signal to the signal output device transfer. This has the advantage that in the signal output device a reliable criterion is available for whether and, if so, when with the actual data signal transmission is to be started.
Vorzugsweise wird in der Signalabgabeeinrichtung das betreffende Quittungssignal in entsprechender Weise verarbeitet wie das Steuer-/Einstellsignal in der Signalaufnahmeeinrichtung verarbeitet worden ist. Dies bringt den Vorteil mit sich, daß sowohl hinsichtlich der Steuerung der Einstellung von Geräten bzw. Betriebsarten auf der Signalaufnahmeseite als auch hinsichtlich der Quittierung der betreffenden Einstellung ein besonders hoher Grad an Sicherheit erzielt wird.The relevant acknowledgment signal is preferably sent in the signal output device processed in the same way as the control / setting signal in the signal recording device has been processed. This has the advantage that both in terms of the control of the setting of devices or operating modes on the signal recording side as well as a special one with regard to the acknowledgment of the relevant setting high level of security is achieved.
Zweckmäßigerweise wird als Quittungssignal das Steuer-/ Einstellsignal übertragen, welches zuvor von der Signalabgabeeinrichtung abgegeben worden ist. Dies bringt den Vorteil eines besonders geringen Steuerungsaufwands für die Abgabe des Quittungssignals mit sich.The control / setting signal is expediently used as the acknowledgment signal transmitted, which has previously been output by the signal output device. This has the advantage of a particularly low control effort for the delivery the acknowledgment signal with itself.
Zur Durchführung des Verfahrens gemäß der Erfindung dient zweckmäßigerweise eine Schaltungsanordnung mit einer Signalabgabeeinrichtung und einer Signalaufnahmeeinrichtung, die mit der Signalabgabeeinrichtung verbunden ist. Diese Schaltungsanordnung ist erfindungsgemäß dadurch gekennzeichnet, daß in der Signalabgabeeinrichtung ein Steuer-/Einstellsignalgeber vorgesehen ist, der die Jeweilige Betriebsart bzw. das Jeweilige Gerät bezeichnende Steuer-/Einstellsignale an die Signalaufnahmeeinrichtung abzugeben gestattet, daß in der Signalaufnahmeeinrichtung eine Signalumsetzschaltung vorgesehen ist, die auf ein ihr zugeführtes Steuer-/ Einstellsignal hin ein Auswertesignal abgibt, welches eine gegenüber der Anzahl der Bits des betreffenden Steuer-/Einstellsignals größere Anzahl von Bits aufweist, daß die Signalumsetzschaltung eine Vergleicheranordnung aufweist, der eingangsseitig das genannte Auswerte signal zugeführt wird und die eingangsseitig außerdem an einer Speicheranordnung angeschlossen ist, in der die verschiedenen Betriebsarten bzw. Geräte festlegende Festwerte gespeichert sind, und daß mit der Ausgangsseite der Vergleicheranordnung eine Einstellschaltung verbunden ist, die lediglich bei positivem Vergleich eines Auswertesignals der Signalumsetzschaltung mit einem der in der Speicheranordnung gespeicherten Festwerte eine Datensignalaufnahme bzw. -weiterleitung in bzw. von der Datensignalaufnahmeeinrichtung ermöglicht.To carry out the method according to the invention is expediently used a circuit arrangement with a signal output device and a signal reception device, which is connected to the signal output device. This circuit arrangement is according to the invention characterized in that a control / setting signal generator in the signal output device is provided which the respective operating mode or the respective device emit indicative control / setting signals to the signal recording device allows a signal conversion circuit to be provided in the signal receiving device which is an evaluation signal in response to a control / setting signal supplied to it outputs which one compared to the number of bits of the relevant control / setting signal has a larger number of bits that the signal conversion circuit has a comparator arrangement has, to the input side, said evaluation signal is fed and the on the input side is also connected to a memory arrangement in which the Fixed values defining various operating modes or devices are stored, and that an adjustment circuit is connected to the output side of the comparator arrangement is that only with a positive comparison of an evaluation signal of the signal conversion circuit a data signal recording with one of the fixed values stored in the memory arrangement or forwarding in or from the data signal recording device.
Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstechnischen Aufwands sowohl auf der Signalabgabeseite als auch auf der Signalaufnahmeseite hinsichtlich der Steuerung der Einstellung von Geräten bzw. Betriebsarten für die Datensignalübertragung.This results in the advantage of a relatively low circuitry Effort both on the signal output side and on the signal receiving side in terms of the control of the setting of devices or operating modes for the data signal transmission.
Zweckmäßigerweise weist die Signalaufnahmeeinrlchtung einen Quittungssignalgeber auf, der bei positivem Vergleich eines Auswertesignals der Signalumsetzschaltung mit einem der in der Speicheranordnung gespeicherten Festwerte ein diesem entsprechendes Quittungssignal an die Signalabgabeeinrichtung abzugeben gestattet. In der Signalabgabeeinrichtung ist im übrigen eine weitere Signalumsetzschaltung vorgesehen, die auf ein ihr zugeführtes Quittungssignal hin ein Auswertesignal abgibt, welches eine gegenüber der Anzahl der Bits des Quittungssignals größere Anzahl von Bits aufweist.Die betreffende weitere Signal- umsetzschaltung weist im übrigen eine gesonderte Vergleichsanordnung auf, welche eingangsseitig das genannte Auswertesignal zugeführt erhält und welche eingangsseitig außerdem an einer weiteren Speicheranordnung angeschlossen ist, in der den verschiedenen möglichen Quittungssignalen entsprechende Festwerte gespeichert sind. Mit der Ausgangsseite der gesonderten Vergleichsanordnung ist eine Steuerschaltung verbunden, die lediglich bei positivem Vergleich eines Auswertesignals der betreffenden Signalumsetzschaltung mit einem der in der zugehörigen Speicheranordnung gespeicherten Festwerte eine Datensignalabgabe von der Datensignalabgabeeinrichtung ermöglicht. Hierdurch ergibt sich der Vorteil einer besonders hohen Sicherheit für die Einstellung gewünschter Geräte bzw.The signal receiving device expediently has an acknowledgment signal transmitter on, the positive comparison of an evaluation signal of the signal conversion circuit with one of the fixed values stored in the memory arrangement a corresponding one Allowed to issue an acknowledgment signal to the signal output device. In the signal delivery device a further signal conversion circuit is also provided, which is fed to a signal Acknowledgment signal emits an evaluation signal, which one compared to the number of the bits of the acknowledgment signal has a larger number of bits. The other concerned Signal- The conversion circuit also has a separate comparison arrangement which receives the said evaluation signal on the input side and which is also connected on the input side to a further memory arrangement, in the fixed values corresponding to the various possible acknowledgment signals are stored are. With the output side of the separate comparison arrangement is a control circuit connected, which only with a positive comparison of an evaluation signal of the relevant Signal conversion circuit with one of the stored in the associated memory arrangement Fixed values enables a data signal output from the data signal output device. This has the advantage of a particularly high level of security for the setting desired devices or
Betriebsarten und für die Freigabe der eigentlichen Datensignalübertragung.Operating modes and for enabling the actual data signal transmission.
Bei negativem Vergleich eines Auswertesignals der Signalumsetzschaltung mit einem der in der Speicheranordnung gespeicherten Festwerte wird dabei an die Signalabgabeeinrichtung ein entsprechendes Quittungssignal abgegeben, woraufhin die Signalabgabeeinrichtung die Abgabe des Steuer-/Einstellsignals wiederholt, welches zuvor an die Signalaufnahmeeinrichtung abgegeben worden war. Hierdurch ergibt sich der Vorteil einer besonders einfachen Wiederholung der Abgabe eines Steuer-/Einstellsignals, nachdem zuvor ein Fehler bei der Ubertragung oder Umsetzung des betreffenden Signals aufgetreten ist.In the event of a negative comparison of an evaluation signal from the signal conversion circuit with one of the fixed values stored in the memory arrangement is sent to the Signal output device output a corresponding acknowledgment signal, whereupon the signal output device repeats the output of the control / setting signal which had previously been delivered to the signal receiving device. This results in the advantage of a particularly simple repetition of the output of a control / setting signal, after previously an error in the transmission or conversion of the relevant signal occured.
Als Jeweiliges Quittungssignal dient vorzugsweise das Steuer-/Einstellsignal, welches der Datensignalaufnahmeeinrichtung jeweils übertragen worden-ist. Hierdurch ergibt sich insgesamt ein besonders geringer schaltungstechnischer Aufwand in der Signalabgabeeinrichtung und in der Signalaufnahmeeinrichtung.The control / setting signal is preferably used as the respective acknowledgment signal, which of the data signal recording device has been transmitted in each case. Through this overall there is a particularly low circuit complexity in the Signal output device and in the signal receiving device.
Vorzugsweise sind die die Steuer-/Einstellsignale und die Quittungssignale bildenden Bits als Datenbits von Envelopes zwischen der Signalabgabeeinrichtung und der Signalaufnahmeeinrichtung übertragbar. Hierdurch ergibt sich der Vorteil einer besonders einfachen Unterscheidbarkeit der betreffenden Steuer-/Einstellsignale von normalen Datensignalen.These are preferably the control / setting signals and the acknowledgment signals forming bits as data bits of envelopes between the signal output device and the signal recording device can be transmitted. This has the advantage a particularly simple distinguishability of the relevant control / setting signals of normal data signals.
Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.The invention is exemplified below with reference to drawings explained in more detail.
Figur 1 zeigt in einem Blockdiagramm eine Datensignalübertragungsanlage, bei der die vorliegende Erfindung anwendbar ist.Figure 1 shows in a block diagram a data signal transmission system, to which the present invention is applicable.
Figur 2 zeigt in einem Blockdiagramm den möglichen Aufbau zweier Signalumsetzschaltungen, die in der Datensignalübertragungsanlage gemäß Figur 1 verwendbar sind.Figure 2 shows in a block diagram the possible structure of two signal conversion circuits, which can be used in the data signal transmission system according to FIG.
Die in Figur 1 dargestellte Datensignalübertragungsanlage umfaßt auf ihrer linken Seite Datenendgeräte D11, D12 bis D1n, bei denen es sich um Datensignalabgabeeinrichtungen handelt, die in unterschiedlichen Betriebsarten zu arbeiten vermögen. Die se Diese Datensignalabgabeeinrichtungen sind über einen Kanalsignalverteiler KSV1 an einer Signalumsetzschaltung U7 angeschlossen, die über eine Ubertragungsanschlußeinrichtung Ub1 an der Ubertragungsleitung L angeschlossen ist. Der auf der linken Seite der Figur 1 dargestellte Schaltungsteil gehört bei dem angenommenen Beispiel zu der Signalabgabeseite.The data signal transmission system shown in Figure 1 includes their left side data terminals D11, D12 to D1n, which are data signal output devices acts that are able to work in different operating modes. These these Data signal output devices are connected to a channel signal distributor KSV1 Signal conversion circuit U7 connected via a transmission connection device Ub1 is connected to the transmission line L. The one on the left of the Figure 1 shown circuit part belongs to the assumed example Signal output side.
Die in Figur 1 dargestellte Datensignalübertragungsanlage enthält auf ihrer rechten Seite einen Schaltungsteil, der zu der Signalaufnahmeseite gehört. Zu diesem Schaltungsteil gehört eine Übertragungsanschlußeinrich tung Ub2, die an der Ubertragungsleitung L angeschlossen ist. Der betreffenden Übertragungsanschlußeinrichtung Ub2 ist eine Signalumsetzschaltung U2 nachgeschaltet, welcher wiederum ein Kanalsignalverteiler KSV2 nachgeschaltet ist. An den Ausgängen dieses Kanalsignalverteilers KSV2 sind Datenendeinrichtungen D21, D22 ... D2n angeschlossen, bei denen es sich um Datensignalaufnahmeeinrichtungen handelt, die für den Betrieb in unterschiedlichen Betriebsarten ausgelegt sein mögen.The data signal transmission system shown in Figure 1 contains on its right side a circuit part that belongs to the signal receiving side. To this Circuit part includes a transmission connection device device Ub2, which is connected to the transmission line L. The relevant transmission terminal equipment Ub2 is followed by a signal conversion circuit U2, which in turn is a channel signal distributor KSV2 is connected downstream. At the outputs of this channel signal distributor KSV2 are Data terminal devices D21, D22 ... D2n connected, which are data signal recording devices acts that may be designed for operation in different operating modes.
Die zuvor erwähnte Ubertragungsleitung L kann entweder für einen Halbduplexbetrieb oder für einen Vollduplexbetrieb ausgelegt sein. Im übrigen können mit den beiden Enden der Ubertragungsleitung L sowohl Signalabgabe- als auch Signalaufnahmeeinrichtungen verbunden sein.The aforementioned transmission line L can either be used for half-duplex operation or designed for full duplex operation. Otherwise you can use the two Ends of the transmission line L are both signal output and signal receiving devices be connected.
In Figur 2 ist ein möglicher Aufbau der beiden in Figur 1 angedeuteten Signalumsetzschaltungen U1 und U2 gezeigt.In FIG. 2, a possible structure of the two indicated in FIG. 1 is indicated Signal conversion circuits U1 and U2 are shown.
Diese beiden Umsetzschaltungen U1 und U2 sind gemäß Figur 2 der Einfachheit halber über zwei einzelne Ubertragungsleitungen L12 und L21 miteinander verbunden. Diese beiden Ubertragungsleitungen L12, L21 entsprechen somit der Übertragungsleitung L gemäß Figur 1.These two conversion circuits U1 and U2 are shown in FIG. 2 for simplicity half connected to one another via two individual transmission lines L12 and L21. These two transmission lines L12, L21 thus correspond to the transmission line L according to Figure 1.
Die Signalumsetzschaltung U1 umfaßt eine Ubertragungseinrichtung Ue1, die eingangsseitig mit einem Dateneingang ed verbunden ist, dem über die Ubertragungsleitung L12 zu übertragende Datensignale zugeführt werden. Dazu wird die Ubertragungseinrichtung Ue1 normalerweise in den übertragungsfähigen Zustand gesteuert, was beispielsweise durch Zuführung eines entsprechenden Freigabesignals von einem Anschluß en her erfolgen kann.The signal conversion circuit U1 comprises a transmission device Ue1, the input side is connected to a data input ed, which is via the transmission line L12 to be transmitted data signals are supplied. For this purpose, the transmission device Ue1 is normally controlled in the transferable state, which is for example by supplying a corresponding release signal from a terminal can.
Mit der Ausgangsseite der Ubertragungseinrichtung Ue1, die bei paralleler Datensignalübertragung durch eine der Anzahl gleichzeitig zu übertragender Bits entsprechende Anzahl von UND-Gliedern gebildet sein kann, ist ein Steuer-/ Einstellsignalgeber Cs verbunden, der als Codierschalter ausgebildet sein und eine entsprechende Anzahl von individuell einstellbaren Schaltern aufweisen mag. Die Einstellung dieser Schalter legt die Bits des jeweils abzugeben den Steuer-/Einstellsignals fest, mit dem Geräte bzw. Betriebsarten auf der Signalaufnahmeseite einstellbar sind.With the output side of the transmission device Ue1, which in parallel Data signal transmission through one of the Number of simultaneously transmitted Bits corresponding number of AND gates can be formed, is a control / Setting signal generator Cs connected, which can be designed as a coding switch and a may have a corresponding number of individually adjustable switches. the Setting this switch sets the bits of the control / setting signal to be output fixed, with which devices or operating modes can be set on the signal recording side are.
Auf ein einem Steueranschluß em zugefuhrtes Steuersignal "1" hin wird über ein nachgeschaltetes ODER-Glied OG dem Codierschalter Cs ein entsprechendes Steuersignal zugeführt, auf das hin der betreffende Codierschalter Cs ein seiner Einstellung entsprechendes Steuer-/Einstellsignal abzugeben vermag.In response to a control signal "1" fed to a control terminal em A corresponding one to the coding switch Cs via a downstream OR element OG Control signal supplied to the relevant coding switch Cs one of its Setting is able to emit the corresponding control / setting signal.
Das somit von der Signalumsetzschaltung U1 abgegebene Steuer-Einstellsignal gelangt über die Ubertragungsleitung L12 zunächst in ein zu der Signalumsetzschaltung U2 gehörendes Zwischenregister Reg2. Das betreffende Signal wird außerdem der Eingangsseite einer Ubertragungseinrichtung Ue21 zugeführt, die normalerweise für die Datensignalübertragung übertragungsfähig ist und die wie die Übertragungseinrichtung Uel durch eine Anzahl von UND-Gliedern gebildet sein kann. Die betreffende Ubertragungseinrichtung Ue21 gibt im übertragungsfähigen Zustand die ihr eingangsseitig zugeführten Signale an einem Datenausgang ad ab. Eine entsprechende Übertragung kann im übrigen auch bezüglich der Steuer-/ Einstellsignale erfolgen.The control setting signal thus output by the signal conversion circuit U1 first arrives at the signal conversion circuit via the transmission line L12 Intermediate register Reg2 belonging to U2. The signal in question also becomes the input side a transmission device Ue21 which is normally used for data signal transmission Is transferable and like the transfer device Uel by a number can be formed by AND gates. The relevant transmission facility Ue21 indicates the signals fed to it on the input side in the transferable state a data output ad. A corresponding transfer can also be made with regard to the control / setting signals take place.
Mit dem Ausgang des Zwischenregisters Reg2 ist ein Rechenwerk RW2 verbunden, welches auf das ihm jeweils zugeführte Steuer-/ Einstellsignal hin ein als Auswertesignal dienendes Ausgangssignal abgibt, welches eine gegenüber der Anzahl der Bits des zugeführten Steuer-/Einstellsignals höhere Anzahl von Bits aufweist.Die dadurch gebildeten Auswertesignale können grundsätzlich beliebige Bitkombinationen aufweisen.Außerdem kann die Anzahl der Bits grundsätzlich beliebig groß sein.Wenn beispielsweise das Steuer-/Einstellsignal acht oder sechzehn Bits aufweist, dann kann das betreffende Auswertesignal sechzehn bzw. zweiunddreißig Bits aufweisen. Dieses Ausgangssignal wird in einen Lese speicher RAM2 eingeschrieben, der ausgangsseitig mit der Eingangsseite einer Vergleicheranordnung Com2 verbunden ist. Diese Vergleicheranordnung Com2 ist eingangsseitig außerdem an einer weiteren Speicheranordnung ROM2 angeschlossen, die durch einen Festwertspeicher gebildet sein mag. Die Vergleicheranordnung Com2 wird zur Durchführung von Vergleichen zwischen dem in dem Lesespeicher RAM2 eingespeicherten Auswertesignal und in dem Festwertspeicher ROM2 gespeicherten Festwerten dadurch veranlaßt, daß das Rechenwerk RW2 über eine Steuerleitung c21 ein entsprechendes Steuersignal an die betreffende Vergleicheranordnung Com2 abgibt. Die Anordnung-mag dabei so getroffen sein, daß die Vergleicheranordnung Com2 auf diese Ansteuerung hin den Festwertspeicher Rom2 über eine Adressierungs-bzw. Steuerleitung c22 derart ansteuert, daß die in diesem Festwertspeicher ROM2 enthaltenen Festwerte nacheinander für den durchzuführenden Vergleich aufgerufen werden. An dieser Stelle sei angemerkt, daß die in dem Festwertspeicher Rom2 enthaltenen Festwerte die verschiedenen betriebsarten bzw. Geräte festlegen,die auf der zugehörigen Signalaufnahmeseite einzustellen sind.An arithmetic unit RW2 is connected to the output of the intermediate register Reg2 connected, which on the respectively supplied control / setting signal emits an output signal serving as an evaluation signal, which one compared to the number of the bits of the supplied control / setting signal has a higher number of bits Evaluation signals formed in this way can basically any bit combinations In addition, the number of bits can in principle be as large as desired for example the control / adjustment signal has eight or sixteen bits, then the relevant Evaluation signal have sixteen or thirty-two bits. This output signal is written into a read memory RAM2, the output side with the input side a comparator arrangement Com2 is connected. This comparator arrangement is Com2 on the input side also connected to a further memory arrangement ROM2, which may be formed by a read-only memory. The comparator arrangement Com2 is used to carry out comparisons between that stored in the read-only memory RAM2 Evaluation signal and fixed values stored in the read-only memory ROM2 thereby causes the arithmetic unit RW2 to send a corresponding Outputs control signal to the relevant comparator arrangement Com2. The arrangement-mag be made so that the comparator arrangement Com2 to this control towards the read-only memory Rom2 via an addressing or. Control line c22 like this controls that the fixed values contained in this read-only memory ROM2 one after the other can be called for the comparison to be carried out. At this point it should be noted that the fixed values contained in the read-only memory Rom2 the various operating modes or define devices that are to be set on the associated signal recording page.
Stellt die Vergleicheranordnung Com2 eine Ubereinstimmung des in dem Lese speicher RAM2 eingespeicherten Auswertesignals mit einem der in dem Festwertspeicher ROM2 enthaltenen Festwerte fest, so gibt sie von ihrem mit = bezeichnetem Ausgang ein Binärsignal "1" ab. Dieses Binärsignal "1 n wird dann einem Steuereingang sowohl der bereits erwähnten Ubertragungseinrichtung Ue21 als auch einem Steuereingang einer weiteren Ubertragungseinrichtung Ue22 zugeführt, die ebenfalls eine Anzahl von UND-Gliedern enthalten mag. Diese Ubertragungseinrich- tung Ue22 ist eingangsseitig am Ausgang des oben bereits erwähnten Zwischenregisters Reg2 angeschlossen. Durch Zuführung eines Binärsignals "1" zu dem Steuereingang der Ubertragungseinrichtung Ue22 gibt diese das in dem Zwischenregister Reg2 noch zwischengespeicherte Steuer-/ Einstellsignal welches zuvor von der Signalumsetzschaltung U1 her zugeführt worden war - als Quittungssignal über die Übertragungsleitung L21 an die Signalumsetzschaltung Ul ab.If the comparator arrangement Com2 a match of the Read memory RAM2 stored evaluation signals with one of the in the read-only memory Fixed values contained in ROM2, it outputs from its output labeled = a binary signal "1". This binary signal "1 n" is then both a control input the already mentioned transmission device Ue21 and a control input another transmission device Ue22, which also has a number may contain AND elements. This transmission facility tion Ue22 is on the input side at the output of the intermediate register already mentioned above Reg2 connected. By supplying a binary signal "1" to the control input the transmission device Ue22 gives this to the intermediate register Reg2 buffered control / setting signal which was previously from the signal conversion circuit U1 had been supplied - as an acknowledgment signal via the transmission line L21 to the signal conversion circuit Ul.
Das. zuvor erwähnte Binärsignal"1 n wird außerdem einem Zwischenspeicher Ss zugeführt, der den entsprechenden Festwert aufzunehmen und zwischenzuspeichern vermag, welcher in der Vergleicheranordnung Com2 zu der erwähnten Ubereinstimmung mit dem in dem Lesespeicher RAM2 zwischengespeicherten Auswertesignal des Rechenwerks RW2 geführt hat. Dieser in dem Zwischenspeicher Ss zwischengespeicherte Festwert kann über einen Ausgangsanschluß as abgegeben werden, um auf der betreffenden Signalaufnahmeseite das/die gewünschte(n) Gerät(e) bzw. Betriebsarten zu steuern.That. The aforementioned binary signal "1 n" is also used as a buffer Ss supplied to record and temporarily store the corresponding fixed value able which in the comparator arrangement Com2 to the mentioned agreement with the evaluation signal of the arithmetic unit temporarily stored in the read-only memory RAM2 RW2 has led. This fixed value temporarily stored in the buffer memory Ss can be output via an output connection as to the relevant signal receiving side to control the desired device (s) or operating modes.
Stellt. die Vergleicheranordnung Com2 der Signalumsetzschaltung U2 keine Übereinstimmung des in dem Lesespeicher RAM2 zwischengespeicherten Auswertesignals des Rechenwerks RW2 mit den in dem Festwertspeicher ROM2 gespeicherten Festwerten fest, so gibt die Vergleicheranordnung Com2 von ihrem mit f bezeichneten Ausgang ein Binärsignal "1 n ab. Durch dieses Binärsignal "1n wird im vorliegenden Fall eine Fehlermeldeschaltung Fm angesteuert, die ein bestimmtes Fehlermelde signal über die Ubertragungsleitung L21 an die Signalumsetzschaltung ul abzugeben gestattet. An dieser Stelle sei angemerkt, daß anstelle einer gesonderten Fehlermeldung gegebenenfalls auch das Steuer-/Einstellsignal herangezogen werden kann, welches in dem Zwischen- register Reg2 der Signalumsetzschaltung U2 zwischengespeichert ist. In diesem Falle wäre die Fehlermeldeschaltung Fm entbehrlich.Provides. the comparator arrangement Com2 of the signal conversion circuit U2 the evaluation signal temporarily stored in the read-only memory RAM2 does not match of the arithmetic unit RW2 with the fixed values stored in the read-only memory ROM2 fixed, the comparator arrangement Com2 outputs from its output labeled f a binary signal "1 n. This binary signal" 1n in the present case an error reporting circuit Fm is controlled, which signal a specific error reporting Allowed to be delivered via the transmission line L21 to the signal conversion circuit ul. At this point it should be noted that instead of a separate error message, if necessary the control / setting signal can also be used, which in the intermediate register Reg2 of the signal conversion circuit U2 is buffered. In this case it would be the error message circuit Fm can be dispensed with.
Die Signalumsetzschaltung U1 weist in ihrem mit der übertragungsl eitung L21 verbundenen Schaltungsteil praktisch den gleichen Aufbau auf, wie er zuvor bezüglich des mit der Übertragungsleitung L12 verbundenen Schaltungsteiles der. Signalumsetzschaltung U2 erläutert worden ist. Demgemäß ist in der Signalumsetzschaltung U1 ein Zwischenregister Reg1 vorgesehen, welches eingangsseitig an der Übertragungsleitung L21 angeschlossen ist und dem ausgangsseitig ein Rechenwerk RW1 nachgeschaltet ist.The signal conversion circuit U1 has in its with the transmission The circuit part connected to the line L21 has practically the same structure as it previously with respect to the circuit part connected to the transmission line L12 the. Signal conversion circuit U2 has been explained. Accordingly, there is in the signal conversion circuit U1 an intermediate register Reg1 is provided, which is on the input side on the transmission line L21 is connected and an arithmetic unit RW1 is connected downstream on the output side.
Dieses Rechenwerk RW1 steuert einen Lesespeicher RAM1 an, der seinerseits eine Vergleicheranordnung'Com1 ansteuert, die über eine Steuerleitung C11 ebenfalls mit dem Rechenwerk RW1 verbunden ist. Außerdem ist mit der Vergleicheranordnung Com1 ein Festwertspeicher ROM1 verbunden, der über eine Steuerleitung C12 von der Vergleicheranordnung Com1 her ansteuerbar ist. In dem Festwertspeicher ROM1 sind im vorliegenden Fall Festwerte gespeichert, die verschiedenen Ausgangs- bzw.This arithmetic unit RW1 controls a read-only memory RAM1, which in turn a comparator arrangement'Com1 controls, which also via a control line C11 is connected to the arithmetic unit RW1. Also is with the comparator arrangement Com1 connected to a read-only memory ROM1, which is connected via a control line C12 from the Comparator arrangement Com1 can be controlled. In the read-only memory ROM1 are In the present case, fixed values are stored, the various output or
Auswertesignalen des Rechenwerks RW1 und damit verschiedenen Quittungssignalen entsprechen, die über die Übertragungsleitung L1 übertragen werden können.Evaluation signals of the arithmetic unit RW1 and thus various acknowledgment signals which can be transmitted via the transmission line L1.
Der zuvor erläuterte, mit der Ubertragungsleitung L21 verbundene Schaltungsteil der Signalumsetzschaltung U1 arbeitet im Prinzip genauso wie dies zuvor bezüglich des mit der Übertragungsleitung L12 verbundenen Schaltungsteiles der Signalumsetzschaltung U2 erläutert worden ist. Ein an dem mit = bezeichneten Ausgang der Vergleicheranordnung Com1 auftretendes Binärsignal "1" ist dabei kennzeichnend für den Fall, daß ein der betreffenden Signalumsetzerschaltung Ul zugeführtes Quittungssignal bzw. ein daraus abgeleitetes und in dem Lesespeicher RAM1 zwischengespeichertes Auswertesignal mit einem der Festwerte bereinstimmt, die in dem Festwertspeicher ROM1 gespeichert sind. Das betreffende Binärsignal "1" dient im vorliegenden Fall dazu, die Ubertragungseinrichtung Ue1 der Signalumsetzschaltung U1 in den übertragungsfähigen Zustand zu steuern. Außerdem kann das betreffende Binärsignal "1n an den Anschluß en abgegeben werden, um die eigentliche Datensignalübertragung über die übertragungsfähige Übertragungseinrichtung Ue1 zu bewirken.The previously explained part of the circuit connected to the transmission line L21 the signal conversion circuit U1 operates in principle in the same way as it did before with regard to this of the circuit part of the signal conversion circuit connected to the transmission line L12 U2 has been explained. One at the output of the comparator arrangement marked with = Com1 occurring binary signal "1" is characteristic for the case that a the respective signal converter circuit Ul supplied acknowledgment signal or a derived therefrom and in the Read memory RAM1 cached Evaluation signal agrees with one of the fixed values in the fixed-value memory ROM1 are stored. The relevant binary signal "1" is used in the present case for this purpose, the transmission device Ue1 of the signal conversion circuit U1 in the transmittable Control state. In addition, the relevant binary signal "1n" can be sent to the terminal en are given to the actual data signal transmission over the transmittable To effect transmission device Ue1.
Der mit 8 bezeichnete Ausgang der Vergleicheranordnung Com1 der Signalumsetzschaltung Ul ist mit einem Eingang des oben bereits erwähnten ODER-Gliedes OG verbunden.The output labeled 8 of the comparator arrangement Com1 of the signal conversion circuit Ul is connected to an input of the above-mentioned OR element OG.
Ein über diese Verbindung geleitetes Binärsignal flil' ist kennzeichnend dafür, daß das zuvor der Signalumsetzschaltung Ul zugeführte Quittungssignal bzw. das daraus errechnete bzw. gebildete Auswertesignal mit keinem der in dem Festwertspeicher ROM1 gespeicherten Festwerte übereinstimmt. Das betreffende Binärsignal "1 n bewirkt im vorliegenden Fall über das erwähnte ODER-Glied OG, daß der Codierschalter'Cs erneut zur Abgabe eines seiner Einstellung entsprechenden Steuer-/Einstellsgnals veranlaßt wird.A binary signal flil 'routed over this connection is characteristic for the fact that the acknowledgment signal or the evaluation signal calculated or formed therefrom with none of the in the read-only memory ROM1 stored fixed values matches. The relevant binary signal "1 n causes in the present case via the mentioned OR gate OG that the coding switch'Cs again to output a control / setting signal that corresponds to its setting is initiated.
Die vorstehend erläuterte Übertragung eines Steuer-/Einstellsignals bzw. eines Quittungssignals wird normalerweise lediglich bei einer Änderung der Einstellung von Geräten bzw. Betriebsarten vorgenommen.Es ist aber auch möglich, diese Prozedur im Fehlerfalle durchzuführen, beispielsweise dann, wenn auf der Signalaufnahmeseite nach bereits erfolgter Einstellung von Geräten bzw. Betriebsarten festgestellt wird, daß das in dem zugehörigen Lesespeicher RAM2 gespeicherte Auswertesignal nicht mehr übereinstimmt mit irgendeinem der in dem zugehörigen Festwertspeicher ROM2 gespeicherten Festwerte. Diese Feststellung kann im Zuge der Ubertragung von Datensignalen in gewissen zeitlichen Abständen erfolgen, ohne daß dadurch die Datensignalübertragung beeinträchtigt wird.The above-explained transmission of a control / adjustment signal or an acknowledgment signal is normally only given when the Setting of devices or operating modes is made, but it is also possible to carry out this procedure in the event of an error, for example if on the signal receiving side is determined after the device or operating mode has already been set, that the evaluation signal stored in the associated read-only memory RAM2 is no longer corresponds to any of those stored in the associated read-only memory ROM2 Fixed values. These Determination can be made in the course of the transfer of Data signals take place at certain time intervals without affecting the data signal transmission is affected.
Im übrigen sei an dieser Stelle noch angemerkt,daß in der vorstehend erläuterten Art und Weise an sich beliebig viele Kombinationen von Geräten und Betriebsarten auf der Jeweiligen Signalaufnahmeseite eingestellt werden können. Die Sicherheit, mit der die jeweilige Einstellung vorgenommen und überwacht werden kann, hängt somit lediglich von der Anzahl der Bits der Festwerte ab, die praktisch unverlierbar abgespeichert sind. Für die betreffende Speicherung sind dabei zwar Festwertspeicher angenommen worden. Es dürfte jedoch einzusehen seinr daß prinzipiell auch andere Arten der Er-fassung und Bereitstellung von Festwerten möglich sind. So können die Festwerte beispielsweise durch fest verdrahtete Diodenmatrizen bereitgestellt werden.Incidentally, it should be noted at this point that in the above explained way any number of combinations of devices and operating modes can be set on the respective signal recording page. The security, with which the respective setting can be made and monitored, thus depends only depends on the number of bits of the fixed values, which are stored so that they cannot be lost are. Read-only memories are assumed for the storage in question been. However, it should be understood that in principle other types of Collection and provision of fixed values are possible. So can the fixed values for example, can be provided by hard-wired diode matrices.
Im Hinblick auf die in Figur 2 dargestellte Anordnung sei abschließend noch bemerkt, daß die in den Signalumsetzschaltungen U1 und U2 vorgesehenen Lese speicher RAM7 und RAM2 vor der Inbetriebsetzung der gesamten Anlage bzw. nach einem Spannungsausfall Jeweils in einen definierten Ausgangszustand gesetzt werden. Dadurch ist dann sichergestellt, daß keine fehlerhaften Steuerungsvorgänge ausgelöst werden.With regard to the arrangement shown in FIG. 2, it should be concluded also noted that the reading provided in the signal conversion circuits U1 and U2 memory RAM7 and RAM2 before the commissioning of the entire system or after a Power failure can each be set to a defined initial state. Through this it is then ensured that no faulty control processes are triggered.
9 Patentansprüche 2 Figuren9 claims 2 figures
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823234741 DE3234741A1 (en) | 1982-09-20 | 1982-09-20 | Method and circuit arrangement for controlling the setting of devices or operating modes in a data signal transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823234741 DE3234741A1 (en) | 1982-09-20 | 1982-09-20 | Method and circuit arrangement for controlling the setting of devices or operating modes in a data signal transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3234741A1 true DE3234741A1 (en) | 1984-03-22 |
| DE3234741C2 DE3234741C2 (en) | 1989-08-31 |
Family
ID=6173638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823234741 Granted DE3234741A1 (en) | 1982-09-20 | 1982-09-20 | Method and circuit arrangement for controlling the setting of devices or operating modes in a data signal transmission system |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3234741A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3317385A1 (en) * | 1983-05-13 | 1984-11-15 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Method for operating terminals of a digital subscriber access |
| DE3711612A1 (en) * | 1986-04-08 | 1987-10-22 | Alps Electric Co Ltd | Transmission control device for a printer |
| DE4336025A1 (en) * | 1993-10-22 | 1995-04-27 | Deutsche Bundespost Telekom | Method and arrangement for switching-through channel or line connections |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19850869B4 (en) * | 1998-11-04 | 2004-09-23 | Siemens Ag | Line coupling and use of a line coupling in a bus system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2950002A1 (en) * | 1979-12-12 | 1981-06-19 | Siemens AG, 1000 Berlin und 8000 München | DEVICE FOR SERIAL TRANSMITTING PARALLEL EXISTING DATA WORDS USING A PARALLEL SERIES CONVERTER |
-
1982
- 1982-09-20 DE DE19823234741 patent/DE3234741A1/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2950002A1 (en) * | 1979-12-12 | 1981-06-19 | Siemens AG, 1000 Berlin und 8000 München | DEVICE FOR SERIAL TRANSMITTING PARALLEL EXISTING DATA WORDS USING A PARALLEL SERIES CONVERTER |
Non-Patent Citations (1)
| Title |
|---|
| DE-B.: BOCKER, P., Datenübertragung, Bd. 1, Springer-Verlag, Berlin 1976, S. 45 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3317385A1 (en) * | 1983-05-13 | 1984-11-15 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Method for operating terminals of a digital subscriber access |
| DE3711612A1 (en) * | 1986-04-08 | 1987-10-22 | Alps Electric Co Ltd | Transmission control device for a printer |
| DE4336025A1 (en) * | 1993-10-22 | 1995-04-27 | Deutsche Bundespost Telekom | Method and arrangement for switching-through channel or line connections |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3234741C2 (en) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3004827C2 (en) | Data processing system | |
| DE2943149C2 (en) | Ring network with several processors connected to a data ring line | |
| EP0329005B1 (en) | Method for establishing virtual circuits via switches of a multistage switching arrangement | |
| DE3829748A1 (en) | MODEM SYSTEM | |
| DE10317390A1 (en) | Data transmission device and electronic control unit | |
| DE3148099C2 (en) | Arrangement for recognizing a digital sequence | |
| DE112012005479T5 (en) | Forwarding device, communication harness and communication system | |
| DE2351890A1 (en) | MULTIPLEXER EQUIPMENT | |
| DE3234741A1 (en) | Method and circuit arrangement for controlling the setting of devices or operating modes in a data signal transmission system | |
| EP0025899B1 (en) | Circuit arrangement for data transmission | |
| EP0166274A2 (en) | Circuit for detecting a defined bit pattern in binary signals appearing serially | |
| CH646025A5 (en) | Circuit arrangement for receiving and transmitting information data and signalling data in a program-controlled switching centre | |
| DE19732941A1 (en) | Tachograph with an interface for its connection to a data bus | |
| DE69121051T2 (en) | Address recognition device for electronic data processing module | |
| DE3136586A1 (en) | Method and circuit arrangement for transmitting signals between any control devices of a clock-controlled highway system which is operated as a function of direction | |
| DE3729133C1 (en) | Circuit arrangement for the operation of operating or interrogation places on centrally controlled telephone exchange systems, in particular broker multiple systems | |
| EP0531559B1 (en) | Controller to control data transfer between one of several input-output modules and the main memory of a data-processing device | |
| DE1474041C3 (en) | Arrangement for sorting information bit groups recorded in random order | |
| EP0037074A1 (en) | Method and circuit for the reception and transmission of information and signalling data in a programme-controlled data switching exchange | |
| DE10218645A1 (en) | Bus device, e.g. a CAN node, has a buffer memory with a control unit that controls memory contents in a time dependent manner, so that the node can be used with a time-triggered CAN bus | |
| DE2719282A1 (en) | DATA PROCESSING SYSTEM | |
| DE2634669B1 (en) | DATA END DEVICE | |
| DE2837709C2 (en) | Circuit arrangement for handling partial words in computer systems | |
| DE3012527C2 (en) | ||
| DE1947437C (en) | Circuit arrangement for scanning and controlling the transmission of information between a memory system and input and output devices of data processing machines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |