DE1499217A1

DE1499217A1 - Verfahren und Einrichtung zur Verdichtung und Speicherung von Daten

Info

Publication number: DE1499217A1
Application number: DE19651499217
Authority: DE
Inventors: Vinal Albert Watson
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1964-11-09
Filing date: 1965-08-07
Publication date: 1969-08-14
Also published as: US3344406A; GB1070687A

Description

Böblingen, 4. A

Anmelderin: International Business Machines

, Corporation, Armonk 10 504, N. Y.

Amtl. Aktenzeichen: Neuanmeldung 1499217

Aktenz. d. Anmelderin: Docket 12 178

Verfahren und Einrichtung zur Verdichtung und Speicherung von Daten

Die Erfindung bezieht sich auf ein Verfahren zur Verdichtung und Speicherung von auf mehreren Übertragungskanälen auftretenden digitalen oder analogen Daten sowie auf eine Einrichtung zur Durchführung dieses Verfahrens.

Für die Überwachung von Operationen, bei denen Funktions-* oder Signaländerungen zu beliebigen Zeitpunkten innerhalb einer vorgegebenen Operationszeit auftreten können, ist die Frequenz, in welcher die Abtastungen zur Erfas* sung und Speicherung der Veränderungen erfolgen müssen, im Verhältnis zu der Rate der tatsächlich auftretenden Änderungen sehr hoch zu wählen, damit der Verlust von Informationen über bedeutsame Änderungen vermieden wird. Beispiel für derartige Operationen sind die Überwachung der Flugbahn von Flugkörpern oder die Überwachung von industriellen Herstellungsprözessen.

Es ergibt sich dabei die Schwierigkeit, daß auf diese Weise eine erhebliche Menge Redundanzinformationen abgetastet und gespeichert werden, die bereits für relativ kleine Operationszeiträume eine sehr große Speicherkapazität belegen und die Weiterverarbeitung der erfaßten öten in starkem Maße behindern. Es wurde bereits vorgeschlagen, diesen Nachteil dadurch zu beheben, daß die zu überwachenden Vorgänge bzw. Signale in digitale Form gebracht

und laufend auf Änderungen abgetastet werden. Eine Weiterleitung bzw. Speiche, rung der abgetasteten Informationen erfolgt nur dann, wenn eine digitale Änderung in den Signalen festgestellt wird. Hierdurch werden die gespeicherten Redundanzdaten stark eingeschränkt, ohne daß Daten über wichtige Änderungen verloren gehen. Der Grad dieser Einschränkung bzw. Datenverdichtung hängt von der gewählten Digitalisierungsgenauigkeit ab undlann mit Rücksicht auf ein durch die Datenauswertung bestimmtes Genauigkeits minimum nur begrenzt erhöht werden. -

Nach der Hauptaufgabe vorliegender Erfindung soll ein Verfahim angegeben werden, welches für die auf einer Mehrzahl von Übertragungskanälen auftretenden digitalen oder analogen Daten einen beliebigen und von Kanal zu Kanal zu beliebigen Zeiten unterschiedlich veränderbaren Grad der Datenverdichtung zuläßt. Erfindungsgemäß wird dies im wesentlichen dadurch realisiert, daß die von einem Kanal abgetasteten Daten mit in Zuordnung zu diesem Kanal gespeicherten Bezugsdaten verglichen und nur dann einem Speicher zugeführt werden, wenn sie zu den Bezugsdaten ein vorbestimmtes Verhältnis aufweisen, und daß bei jeder erneuten Speicherung von Daten auch die dem betreffenden Kanal zugehörigen Bezugsdaten erneuert bzw. verändert werden.

Das Verfahren nach der Erfindung verwendet in vorteilhafter Weise als Bezugsdaten die zuletzt von dem betreffenden Kanal gespeicherten Daten sowie einen dem jeweiligen Kanal zugeordneten, vorgegebenen Grenzwert. Die zum Zeitpunkt einer Abtastung vorliegenden Daten werden nur dann gespeichert, wenn sich bei dem durchzuführenden Vergleich ergibt, daß der Unterschied zwischen diesen Daten und den Daten der vorausgehenden Speicherung größer als der Grenzwert ist. Der Vergleich der Bezugsdaten mit den abgetasteten Daten wird in zwei Schritten vorgenommen; im ersten Schritt wird ein Differenz wert aus den abgetasteten Daten und dem Bezugsdatenwert der letzten Speicherung aus diesem Kanal gebildet und im zweiten ein Vergleich des Differenzwertes mit dem Grenzwert vorgenommen. .

909833/1086

Nach einem weiteren vorteilhaften Merkmal des erfindungsgemäßen Verfahrens werden gemeinsam mit den abgetasteten Daten Kanalidentifizierungsdaten und Auftrittszeitdaten gespeichert, die bei einer späteren Entnahme Auskunft geben, von welchem Kanal die Daten stammen und zu welchem Zeitpunkt in bezug auf vorausgehend und nachfolgend gespeicherte Daten sie in diesem Kanal aufgetreten sind.

Eine weitere Schwierigkeit bei der erläuterten Datenerfassung besteht, darin, daß bei Operationen, die über eine vorgegebene Operationszeit einen plötzlich sehr stark ansteigenden Datenanfall liefern, ein vor Beginn der Operation eingestellter Datenverdichtungsgrad nicht ausreicht, wennidie Speicherkapazität durch die abgetasteten Daten erschöpft ist, bevor die vorgegebene Operations zeit abgelaufen ist. Es tritt dann der Fall ein, daß über einen mehr oder weniger großen Zeitraum wegen des fehlenden Speicherraumes überhaupt keine Daten aufgezeichnet werden können·.

Nach einer weiteren Aufgabe der Erfindung soll dieser Nachteil vermieden werden. Dies geschieht im wesentlichen dadurch, daß der Grenzwert in Abhängigkeit von der Anzahl der in einer vorbestimmten Abtastzeitspanne möglichen Abtastungen des betreffenden Kanals und dem noch zur Verfügung stehenden Speicherraum vor dem Vergleich verändert wird. Hierzu werden in vorteilhafter Weise bei der Bildung der Auftrittszeitdaten Kenndaten für den beendeten Ablauf vorbestimmter Abtastzeitspannen abgeleitet und außerdem von den eine Speicherbelegung in kontinuierlicher Folge vornehmenden Adressierschaltmitteln Kenndaten für die Belegung bestimmter Speicherteile abgeleitet. Diese Zeitablaufkenndaten und Speicherbelegungskenndaten werden laufen d verglichen und in Abhängigkeit vom Vergleichsergebnis wird eine Vergrößerung oder Verkleinerung des Gf enzwertes vorgenommen.

Die in Übereinstimmung mit einer weiteren Aufgabe der Erfindung anzugebende vorteilhafte Einrichtung zur Ausführung des vorausgehend erläuterten erfin-

909033/1001

dungsgemäßen Verfahrens besteht darin, daß ein Bezugdatenspeicher vorgesehen ist, der über eine Abtastfolgeschaltung adressierbar ist und für jede Kanalabtastung ein dem betreffenden Kanal zugeordnetes Bezugsdatenwort an eine Vergleichs einrichtung liefert, daß die von einem Übertragungskanal abgetasteten Daten in einem Multiplexregister zwischengespeichert und der Vergleichs einrichtung zugeführt werden und daß ein das Überschreiten eines vorgegebenen Differenz- Grenzwertes zwischen den abgetasteten Daten und den Bezugsdaten anzeigendes Ausgangs signal der Vergleichseinrichtung die Einspeicherung der Daten aus dem Register in einen Hauptdatenspeicher und eine Veränderung der jeweils gerade adressierten Bezug sdaten auslöst.

Nach einem weiteren vorteilhaften Merkmal der erfindungsgemäßen Einrichtung werden in das die abgetasteten Daten zwBchenspeichernde Multiplexregister durch eine Zeitmarkier schaltung den Zeitpunkt der Abtastung markierende Daten und durch eine Abtastfolgeschaltung den abgetasteten Kanal identifizierende Daten eingegeben und die Adressierung des Hauptdatenspeichers durch eine Folge schaltung vorgenommen, die mit jedem Speicherbefehl die Adressierung um eine Speichefposition weiters ehaltet.

Ein weiteres vorteilhaftes Merkmal der erfindungsgemäßen Einrichtung besteht darin, daß wenigstens ein Teil der Überjragungskanäle zur Übertragung von Analogdaten dient und daß jeder dieser Kanäle über einen Analog-Digital-Wandler mit dem Multiplexregister und der Vergleichseinrichtung gekoppelt ist. ---.,'

Nach einem weiteren vorteilhaften Merkmal der erfindungsgemäßen Einrichtung weist mindestens einer der Übertragungskanäle eine Vorrangschaltung auf, die bei Vorliegen von abtastbereiten Daten in dem einen Kanal die Abtastung der übrigen Kanäle unterbricht und eine Abtastung

909833/108 5

'des einen Kanals durchführt.

Ein weiteres vorteilhaftes Merkmal der erfindungsgemäßen Einrichtung besteht darin, daß wenigstens ein Teil der Ablaufstufen der Zeitmarkierschaltung, welchen die Beendigung vorbestimmter Teilabtastzeitspannen zugeordnet ist, mit wenigstens einem Teil der Schaltstufen der den Hauptspeicher adressierenden Folgeschaltung, welche die Belegung vorbestimmter Speicherteile anzeigen, in einer solchen Zuordnung, daß die vorbestimmten Teilabtastzeitspannen zur gesamten Abtastzeitspanne und die Kapazität der vorbestimmten Speicherteile zur gesamten Speicherkapazität zumindestens annähernd das gleiche Verhältnis aufweisen, an die Stufen einer Vergleichsschaltung geführt sind, die bei Vorliegen einer Differenz zwischen den Schaltzuständen der Schaltstufen gleicher Zuordnung ein Steuersignal zur Veränderung des Inhaltes eines Grenzwertregisters abgibt.

Weitere vorteilhafte Merkmale der Erfindung sind aus den Ansprüchen in Verbindung mit nachfolgend anhand von Zeichnungen erläuterten Ausführungsbeispielen ersichtlich. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild einer Einrichtung, die entsprechend dem erfindungsgemäßen Verfahren arbeitet, .

Fig. 2a ein detailliertes Blockschaltbild der Einrichtung nach Fig. 1, wobei die Zusammengehörigkeit dieser Figuren aus der Fig. 2e ersichtlich ist,

Fig. 2a typische Datenformate, wie sie in der Einrichtung nach Fig. 1 und ^un den Fig. 2a bis 2d verwendet werden,

Fig. 4 ein Zeitdiagramm für einen typischen Operationsabschnitt der Einrichtung nach der Fig. 1 und den Fig. 2a bis 2d, und

Fig. 5 ein Blockschaltbild einer abgewandelten Ausführungsform der Erfindung.

909833/1081

ALLGEMEINE BESCHREIBUNG - Fig. 1

Ein die Erfindung verkörperndes und der Veranschaulichung dienendes Datenbearbeitungssystem ist in Fig. 1 allgemein dargestellt. Dieses System umfaßt Gruppen 12 und 14 von Eingangskanälen zum Empfang von Eingangsdaten auf Echtzeitgrundlage. Gemäß den Lehren der Erfindung werden die über die Eingänge 12 und 14 gelieferten Daten in reduzierter Form in einem Hauptdatenspeicher 16 gespeichert. Kriterien zur Bestimmung der zu speichernden Daten werden in einem Bezugs datenspeicher 18 festgehalten. Die Eingangsdaten werden in der Vergleichseinheit 20 mit.den Bezugsdaten verglichen, um festzustellen, ob die Kriterien für die Speicherung zutreffen. Eine Zeitanzeigeeinheit 22. verfolgt laufend die Auftrittszeit der empfangenen Datenteile.

Die Erfindung nutzt eine Datenreduzierungstechnik aus, die als eine "Feststellung wichtiger Vorgänge" aufgefaßt werden kann. Entsprechend dieser* Technik werden Eingangsdaten auf einem beliebigen Eingangskanal nur dann in dem Hauptdatenspeicher 16 gespeichert, wenn sie eine bedeutende Änderung gegenüber dem letzten aus dem betreffenden Kanal gespeicherten Datenteil darstellen. Zu diesem Zweck ist in dem Bezugs datenspeicher 18 für jeden der Eingangskanäle 12 und 14 ein besonderes adressierbares Speicherregister vorgesehen. Jedes dieser Register enthält den Wert des letzten wichtigen Vorgangs, der in dem betreffenden Kanal aufgetreten ist, in Verbindung mit Daten, welche die Grenzwerte angeben, die von einem neuen Datenwert überschritten werden müssen, damit dieser als neuer wichtiger Vorgang angesehen wird.

Das erfindungsgemäße Datenbearbeitungssystem kann sowohl Analog- als auöh Digitalinformationen verarbeiten und empfängt Informationen serienweise oder parallel. Der Vorrang unter den Kanälen kann im voraus zugeteilt sein, aber

909833/1035

auch die Verarbeitung bestimmter, zu nicht festgelegten Zeitpunkten auftretender Daten auf Unterbrechungsbasis ist vorgesehen. Zwecks Veranschaulichung dieser Möglichkeiten sei angenommen, daß jede der Eingangsleitungen 12 einen besonderen Analogkanal darstellt und daß die Leitungen 14 zusammen einen einzigen Digitalkanal für mehrere Bits darstellen, in dem Informationen parallel nach Bits übertragen werden. Weiter sei angenommen, daß die parallelen Digitalinformationen in willkürlichen Zeitabständen zugeführt werden. Dementsprechend sind Einrichtungen zur Verarbeitung dieser Digitalinformationen auf Unterbrechungsbasis vorgesehen.

Jeder der Analogeingangskanäle 12 überwacht ständig eine Bedingung (z. B. eine der Beschleunigung eines Luft- oder Raumfahrzeugs zugeordnete Spannung oder eine einem ausgewählten Parameter in einem Prozess-Steuerungssystem zugeordnete Spannung) und gibt ein Analogsignal ab, welches den derzeitigen Zustand dieser Bedingung darstellt. Die Kanalauswahleinheit 24 tastet jeden Eingangskanal regelmäßig untr der Steuerung der Zeitsteuereinheit 22 ab und leitet jedes Analogabtastsignal einem Analog-Digital-Wandler 26 zu. Der A/D-Wandler 26 liefert für jedes Abtastsignal einen mehrere Bits umfassenden binären, digitalen Entsprechungswert. Dieser Wert wird dem. dem Hauptdatenspeicher 16 zugeordneten Multiplexregister 28 und der Vergleichseinheit 20 zugeführt.

Gleichzeitig mit der Übertragung des Datenabtastsignals zu dem A/D-Wandler 26 wird die Adresse des abgetasteten Kanals von der Zeitanze'igeeinheit 22 aus zu dem Multiplexregister 28 übertragen. Außerdem werden Signale, die die Auftrittszeit dieses Abtastsignals darstellen, von der Einheit 22 zum Register 28 übertragen.

Die Kanaladresseninformation wird außerdem dem Bezugsdatenspeicher 18 zugeleitet, wo sie benutzt wird, um Zugriff zu dem Bezugswert und den Grenz-

909833/iüeS

werten zu erlangen^ welche dem abgetasteten Kanal entsprechen. Diese Bezugs- und Grenzwerte werden zu der Vergleichseinheit 20 Übertragen. Das.System ist zeitlich so/gesteuert, daß sie-in der Vergleichseinheit 20 gleichzeitig mit dem entsprechenden digitislerten Abtastsignal ankommen, damit ein Vergleich ausgeführt werden kann.

Die Bezugs- und Abtastwerte werden durch Bildung der Differenz verglichen, und der Differenzwert wird mit den dem abgetasteten Kanal zugeordneten Grenzwerten verglichen. Wenn der Differenzwert nicht höher ist als die Grenzwerte, wird er als nicht wichtig betrachtet und fallengelassen. Die die Abtast- und Identifizierungsdaten enthältenden Register werden gelöscht, und ein ausgewählter Kanal wird erneut abgetastet. Wenn die vorgeschriebenen Grenzwerte jedoch von der Differenz zwischen den Abtast- und Bezugswerten überschritten werden, wird ein Signal zu den beiden Speichern 16 und 18 übertragen und veranlaßt sie, Informationsspeicherumläufe auszuführen. Der Hauptdatenspeicher speichert an der niedrigsten verfügbaren Adresse die im Multiplexregister 28 stehenden Werte. Der Bezugsspeicher 18 speichert an der dem abgetasteten Kanal zugeordneten Adresse nur den digitalisierten Abtastwert. Dieser Wert tritt an die Stelle des vorherigen Bezugswertes und wird das neue Maß zur Bestimmung des nächsten wichtigen Vorgangs. Die ebenfalls an dieser Adresse gespeicherte Grenzwertinformation wird nicht verändert.

Informationen auf Kanal 14 werden im wesentlichen in der soeben beschriebenen Art und Weise verarbeitet. Bei Anlieferung solcher Informationen wird ein Signal erzeugt, damit der nächste Abtast- und Speicher* umlauf mit Beschlag belegt, die Analogkanalinformation vom Register 28 abgetrennt und die Information auf Kanal 14 an ihre Stelle gesetzt wird. Die vom Kanal 14 zugeführten Daten bestehen mindestens aus einem Datenwert und einer den Kanal identifizierenden Adresseninformation. Ein Pufferregister 29 speichert die Informationen aus Kanal 14, bis ein Abtast- und Speicherumlauf mit Beschlag belegt werden kann. Diese Daten werden dann zum Multiplexregister 28 übertragen. Informationen über die

BADORiGiNAL

Auftrittszeit werden dem Register 28 aus der Einheit 22 zugeführt wie im Falle der Analogkanäle. (Als Alternative können die Zeitdaten vom Kanal 14 selbst geliefert werden.) Die Adresseninformationen aus Kanal 14 werden außerdem den Adressierschaltungen des Bezugsdaten-. Speichers 18 zugeführt, damit die richtigen Bezugs- und Grenzwerte zum Vergleich erlangt werden. Der Datenwert wird zu der Vergleichseinheit 20 übertragen, um mit den Bezugs- und Grenzwertdaten verglichen zu werden. Wie bei der Analogkanalinformation werden die im Multiplexregister 28 enthaltenen Digitalwerte im Speicher 16 gespeichert, wenn die Speicherkriterien erfüllt sind. In diesem Falle wird der dem Register 28 zugeführte Wert in den Bezugsspeieher 18 übertragen, um dort anstelle des vorherigen Bezugswertes gespeichert zu-werden.

In einem System wie dem in Fig. 1 gezeigten kommt es manchmal vor, daß die Zahl der Wertende während einer bestimmten Aufnahmeoperation sich als zur Speicherung geeignet erweisen, die Erwartungen übersteigt und der "Hauptdatenspeicher 16 mit einer Geschwindigkeit gefüllt wird, bei der, wenn man sie weiterlaufen läßt, der Speicherraum erschöpft wird, bevor die vorher zugeteilte Zeit abgelaufen ist. In einem solchen Falle ist es erwünscht, die Speicherkriterien neu einzustellen, damit die Zahl der zur Speicherung anstehenden Werte so reduziert wird, daß das Datenpaket wenigstens annähernd vollständig wird, anstatt einen Zeitabschnitt freizulassen, in dem überhaujfc keine Daten aufgezeichnet werden. Erfindungsgernäß wird das "Vollsein" des Hauptdatenspeichers 16 ständig mit der verstrichenen Zeit verglichen, und falls der Speicherraum zu schnell aufgebraucht wird, werden die Grenzen, welche die Datenwerte überschreiten müssen, um sich zur Speicherung als geeignet zu erweisen, erweitert. Diese Funktion erfüllt die Grenzwertsteuereinrichtung JO, die die gegenwärtige Taktzeit aus der Einheit 22 und die laufende Adresse aus dem Speicher 16 empfängt und beide miteinander vergleicht. Solange der Vergleich anzeigt, daß die Zeit ebenso schnell wie oder schneller als die Speicheradresse voranschreitet, werden die normalen Grenzwerte eingehalten.■ Wenn jedoch die laufende Speieheradresse höher

9Q9833/1085 -iAO ORR»NAt

als· zu einem bestimmten Zeitpunkt zulässig ist, wird ein Signal abgegeben, um die jedem Kanal zugeordneten normalen Grenzwerte zeitweilig aufzuheben und eine willkürliche weitergefaßte Grenze zu errichten. Die weite Grenze bleibt in Kraft, bis die Steuereinheit J50 anzeigt, daß der verfügbare Speicherraum wieder die richtige Proportion erreicht hat.

Nach dieser allgemeinen Darstellung; der Erfindung seien anhand von Pig. 2a bis 2d die verschiedenen zusammenwirkenden Teile des Systems im einzelnen beschrieben.

Detaillierte Beschreibung - Fig. 2a bis 2d Es sei angenommen, daß das in Fig. 2a bis 2d gezeigte System sechzehn Kanäle für Analogeingangsdaten und einen Digitalkanal bearbeitet. Wie in Fig. ^a angedeutet ist, umfaßt das Informationsformat der im Hauptdatenspeicher zu speichernden Daten fünf Bitstellen für die Kanalidentifizierung, zehn Stellen für den Datenwert und weitere zehn Stellen für Auftrittszeitdaten. Die Bezugsdaten, mit denen die Eingangsinformationen verglichen werden, umfassen gemäß Fig. JJb zehn binäre Bits von Bezugswertdaten und vier Grenzwertbits₀

Die Informationen durchlaufen das System sowohl serienweise als auch parallel. Die zu den Speichern fließenden Informationen werden parallel nach Bits verarbeitet, während die zu der Vergleichseinheit fließenden Informationen serienweise behandelt werden, um Bauelemente einzusparen. Nach Belieben könnte jedoch auch eine vollständig parallele Behandlung der Daten erfolgen. ■

Wie im Laufe der Beschreibung noch zu sehen sein wird, tastet das System jede Millisekunde einen Datenkanal ab und führt die entsprechenden Vergleichs- und Speicherungs- oder Aussonderungspperationen aus. Jeder Zeitabschnitt von einer Millisekunde ist in mehrere

90983371QIS BAD

Bitzeiten, z.B. zwölf* eingeteilt für die Ausführung der serienweisen ■Verarbeitung der einzelnen Datenwertbits in der Vergleichseinheit und der sehließlichen Speicherung des■'Abtastwertes, wenn dieser die Speicherungsbedingungen erfüllt. In jeder Bitzeit findet ein vollständiger Arbeitsumlauf des Bezugsdatenspeichers statt«, Die Einzelheiten der verschiedenen Zeitsteuerungsfunktionen werden hier nicht angegeben, da es sich dabei um konstruktive Überlegungen handelt, die dem Fachmann geläufig sind. Die zeitliche Steuerung ist allgemein in Pig» 4 dargestellt. Wie man sieht, wird der grundlegende Synchronismus des Systems entsprechend der Abtastfrequenz von 1 ms und den zwölf Bitzeiten in jedem Ί-ms-Zeitabschnitt gesteuert«

AnaloKkanalauswahl und Zeitzähler für die niedrigste Stelle Fig. 2a und 2c zeigen die Analogkanalauswahl·= und -abtasteinrichtung. Wies.schon erwähnt, werden die verschiedenen Analogeingangskanäle 12 in geordneter Reihenfolge durch die Einheit 2k (Fig. 1) unter der Steuerung der Zeitanzeigeeinheit 22 abgetastet _e Es sind im dargestellten Beispiel 16 Analogeingangskanäle (0 bis 15 in Fig. 2a) vorgesehen. Jeder dieser Eingangskanäle besteht aus einer Leitung 12, die ein einen Zustand darstellendes Signal führt» Die Signalleitungen führen zu mehreren elektronischen Schaltern oder Zerhackern yz_B die sie an einen gemeinsamen Ausgang anschließen. Jeder Zerhacker J2, der von beliebiger herkömmlicher Konstruktion sein kann, hat einen besonderen Steuereingang y\_t an dem Betätigungssignale empfangen werden. Diese Eingänge >4 werden von einer Schaltmatrix J6 aus gespeist* die z.B. aus mehreren Dioden-Und-Schaltungen besteht« Diese Und-Schaltungen werden von einer gemeinsamen Sammelleitung 38 aus mit Strom versorgt, und jede der Leitungen J54 ist so angeordnet, daß sie einen Impuls empfängt, wenn alle Diodeneingänge gegenwärtig mit der betreffenden Leitung gekoppelt sind und die Sammelleitung 38 erregt ist. Die Eingänge für die Und-Schaltungen der Matrix J56 werden durch Leitungen 4ö gebildet. Da sechzehn Analogkanäle vorhanden sind, sind" aus vier Bits bestehende binäre Adressen nötig, und jede Und-Sehaltung der Matrix 56 besitzt vier EingangsIeitungen 40, die den regulären oder den komplementären Zustand der binären Adresse darstellen.

909633/

BAD ORIGINAL

Die Schaltmatrix 36 wird durch die Zeitsteuereinheit 22 (Fig. 1) gesteuert. Wie in Fig. 2c angedeutet ist, besteht diese Einheit aus zwei binären Zählern 42 und 44, die so angeordnet sind, daß sie die Echtzeit laufend in geeigneten Teilschritten verfolgen. Diese Teilschritte sind so gewählt, daß sie die Abtästbedingungen des Datenbearbeitungssystems erfüllen, und werden bestimmt durch die Wiederholungsfrequenz eines Taktimpulsgenerators 46. Wie schon gesagt, ist ein typischer Zeitschritt eine Millisekunde, und daher wird in diesem Ausführungsbeispiel eine Taktfrequenz von 1 kH angenommen. Die Taktimpulse werden über Leitung 47 dem Zähleingang des Zeitzählers 42 für die niedrigste Stelle und der Sammelleitung 3Q der Matrix 36 zugeführt. Der binäre Zähler 42 hat zehn Stufen und kann daher 1024 Millisekunden zählen. Es ist zweckmäßig, die Anordnung so zu treffen, daß der Zeitzähler 42 für die niedrigste Stelle nur Millisekunden verfolgt, und daher ist er gemäß bekannten Lehren so geschaltet, daß er jeweils beim Stand von 1000 ms rückgestellt wird. Beim Höchststand 1000 wird auf Leitung 48 ein Übertrag erzeugt, der über Leitung 50 dem Zähleingang des binären Zeitzählers 44 für die höchste Stelle zugeführt wird. Dieser Zähler kann beliebig viele Stufen, z.B. zehn, haben und zählt die Sekunden bis zur Grenze seiner Kapazität, im hier beschriebenen Beispiel 1024 Sekunden.

Vier Stufen des Zählers 42 für die niedrigste Stelle dienen zum Adressieren der sedazehn Analogkanäle 12, Die Identität der vier ausgewählten Stufen und die Anordnung ihres Anschlußes an die Leitungen 40 der Matrix 56 bestimmen die Reihenfolge, in der die Kanäle abgetastet werden. In dem in Fig. 2c dargestellten Ausführungsbeispiel werden die vier niedrigststelllgen Stufen benutzt, und ihre Regulär- und Komplementärausgänge sind darstellungsgemäß so angeschlossen, daß die Kanäle nacheinander je einmal alle 16 ms abgetastet werden.

909833/1011

BAD

Die eigentliche Abtastperiode wird bestimmt durch die Breite der auf Leitung jj8 aus dem Taktgeber 46 empfangenen Impulse und kann nach Bedarf eingestellt werden. Der Analogabtastwert durchläuft den erregten Zerhacker 3² und wird über die allen Analogeingängen gemeinsame Leitung 52 der Analog-Digital-Wandlereinheit 26 zugeleitet. Bei diesem Wandler kann es sich um eine beliebige bekannte Anordnung handeln, die hier nicht im einzelnen beschrieben wird. Es genügt zu sagen, daß der A/ D-Wandler 26 entsprechend jedem empfangenen Analogeingangswert einen auj zehn Bits bestehenden binären Digitalwert erzeugen kann. Der Wandler besitzt zehn Ausgangsleitungen 54, auf denen der Digitalwert in paralleler Form dargestellt wird, und eine einzelne Ausgangsleitung 56, auf der der Digitalwert serienweise durch Bits dargestellt wird, wobei das niedrigste Bit das erste ist. Der Serienausgang wird synchronisiert durch Bittorimpulse 1 bis 10, die von einem Bittorgenerator 58 (Pig. 2b) geliefert werden, der der allgemeinen Taktsteuereinriehtung 57 ^^es Systems zugeordnet ist. Der Generator 58 besteht aus einem Ringzähler mit zwölf Stufen·. Er wird während jedes Zeitabschnitts von 1 ms je einmal der Reihe nach durch seine zwölf Stufen weitergeschaltet* Die zwölf Ausgänge des Generators 58 liefern Bitzeitsynchronisierimpulse oder Bittorimpulse für verschiedene Teile des Systems einschließlich des Wandlers 26.

Speichereinheiten .

Die parallelen Bits auf dem Kabel 54 werden dem in Fig., 2a gezeigten Multiplexregister 28 zugeleitet. Dieses Register hält sie bereit für die Speicherung im Hauptdatenspeicher 16 und im Bezugsdatenspeicher 18, Die Speicher 16 und 18 sind Speicher mit wahlfreiem Zugriff, die Digitalinformationen in paralleler Form speichern können. Bei den Speichern 16 und 18 kann es sich um eine beliebige bekannte Konstruktion handeln, die sich mit dem übrigen Teil des Systems, das hier besehrieben wird, verträgt. Die Speicher werden im vorliegenden Zusammenhang nicht im einzelnen erläutert, da sie zum Stand der Technik gehören.

909033/1081

- 14 Da die Daten,- die sich als zur Speicherung in der Einheit 16 gezeigten

erweisen, von Ursprungs- und Auftrittszeit-Informationen begleitet sind, brauchen sie nicht in einer bestimmten Reihenfolge gespeichert zu werden. Daher verwendet dieser Speicher ein einfaches Zeitfolgeatiressiersystem. Dieses besteht aus einem Adressenregister 59* das nach jeder Zugriffsoperation seinen Inhalt um eines erhöhen kann.

Der Bezugsdatenspeicher 18 enthält Bezugskriterien für die verschiedenen Kanäle und wird durch die von der Kanalauswahlanordnung gelieferten Kanalidentifizierungssignale adressiert» Da die vier niedrigststelligen Ausgänge des Zählers 42 für die Kanalauswähl benutzt werden, liefern sie eine ausreichende Adresseninformation. Diese Bits werden über das Kabel 60 dem Register 28 zugeführt. Das Kabel 60 führt zu den 4 niedrigsten Stellen des aus 5 Bits bestehenden Kanalidentifizierungs- oder Adressenabschnitts des Registers 28, so daß das höchststellige Bit auf null eingestellt bleibt. Wie es Fig. 2a und 2 bfzeigen, sendet das Kabel 60 diese Signale über die Zweigleitung 61 zum Adressenregister 62 des Speichers 18, um Zugriff zu den entsprechenden Speicherplätzen dieses Speichers zu ermöglichen. Bekanntlich liegt der vom Wandler 26 der Vergleichseinheit 20 zugeleitete digitale Abtastwert in Serienform vor. Daher ist der Speicher 18 so angeordnet, daß er den Bezugswert in Serienform abgibt. Diese Serienumsetzung des Inhalts eines adressierten Speicherplatzes des Speichers 18 wird durch wiederholtes Auslesen des adressierten Speicherplatzes und dadurch bewirkt, daß während jeder Leseoperation nur eine seiner Bitspeicherstellen abgetastet wird. Der Speicher 18 führt unter der Steuerung des Generators 58 während jeder der Bitzeiten 1 - 10 einen Leseumlauf aus. Ein Multiplexabtaster 66 ist mit allen Speicherabfühlleitungen gekoppelt, die den Bitspeicherstellen der Einheit 18, welche Bezugsdatenwerte enthalten, entsprechen. Wie aus Fig. 2b hervorgeht, handelt es sich dabei um die ersten 10 Bitebenen. Der Abtaster 66 erzeugtjtanter der Steuerung der Bittorausgangssignale 1-10 des Bittorgenerators 58 das in Serie umgesetzte Ausgangssignal. _li:.

Die Bits der Bezugsdaten, die über den Abtaster 66 aus dem Speicher 1S entnommen worden sind, »erden über Leitung 68 dem ÄbfUhIverstärker 70 zugeführt. Der verstärkte, in Serienform vorliegende Datenwert wird vom Abfühl verstärker 70 aus über Leitng 72 zu der Vergleichseinheit 20

Übertragen. 909833/1086· _BAD ORIGINAL V e r g 1eichseinhe jt

Wie aus Pig. 2d ersichtlich ist, führen die Leitungen 56 und 72, die die- in Serie umgesetzten Äbtast- und Bezugswerte führen^ zum Eingang eines Seriensubtrahierers 7^· Bekanntlich werden diese Serienwerte jeweils unter der Steuerung der Bittorausgangsimpulse 1-10 des Bittorgenerators 58 aus dem Wandler 26 und dem Speicher 18 entnommen. Daher erreichen entsprechende Bits beider ..erte (die mit dem niedrigsten Bit voran in Serie umgesetzt worden sind) den Subtrahierer 7^ gleichzeitig. Der binäre Subtrahierer 74, bei dem es sich um eine beliebige bekannte Anordnung handeln kann, erzeugt an seinem Ausgang 76 in Serienform mit dem niedrigsten Bit voran die Differenz zwischen dem Abtastwert und dem Bezugswert. Dieser Differenzwert wird nach seiner Bildung im Schieberegister 78 akkumuliert. Durch Schiebeimpulse, die z. B. aus der Haupttaktsteuereinrichtung 57 stammen können, wird der Differenzwert in der richtigen Reihenfolge in der er gebildet worden ist, in das Schieberegister 78 eingegeben.

Nach der Speicherung eines vollständigen Differenzwertes im Register 78", d, h. nach der Bitzeit 10/ kann dieser Wert mit der dem abgetasteten Kanal zugeordneten Grenzwertinformation verglichen werden. Diese wird bekanntlich zusammen mit dem Differenzwert im Speicher 18 gespeichert und wird zusammen mit dem Bezugswert aus dem Speicher 18 entnommen. Gemäß Piß· 2b sind die Abfühlleitungen, die den Bitspeicherstellen jedes zur Speicherung von Grenzwertinformationen verwendeten Registers (den letzten vier Bitebenen) zugeordnet sind, mit einem Multiplexabtaster 80 verbunden, der von Bittorimpulsen 1 - 4 gesteuert wird (bekanntlich sind jedem Bezugswert vier Grenzwertbits Zugeordnet). Der Abtaster 80 setzt die Grenzwertinformationen in Serienform um und führt sie über Leitung 82 dem Abfühlverstärker 84 zu. Die verstärkten Grenzwertinformationen werden vom Verstärker 84 aus über die Leitung 86 zu einem binären Zähler 88 weitergeleitet. Da der Grenzwert in Serienform vorliegt _t sorgt eine ebenfalls durch

909833/10 6I

die Bittorimpulse 1 - 4 gesteuerte Torsteuereinrichtung 90 für die Einführung des aus vier Bits bestehenden binären Grenzwertes in den binären Zähler 88, so daß dieser Zähler also auf den Grenzwert voreingestellt wird, der dem abgetasteten Kanal entspricht.

Der im Schieberegister 78 akkumulierte Bezugswert wird nach der Bitzeit 10 parallel über Torschaltungen 92 zu dem binären Zähler 9^ übertragen. Diese Torsteuerungsfuhktion wird durch eine Steuerleitung aus der Einheit 57 wahrgenommen. Nach Abschluß der zehnten Bitzeit enthalten die Zähler 88 und 9h dann den Grenzwert bzw. die binäre Differenz zwischen dem abgetasteten Wert und dem Bezugswert für den abgetasteten Kanal. Das Verhältnis zwischen diesem Differenzwert und dem.Grenzwert wird dadurch bestimmt, daß die beiden Zähler gleichzeitig betätigt werden, damit sowohl der Differenzwert als auch der Grenzwert synchron verringert werden. Wenn der Differenzwert eher als der Grenzwert den Wert null erreicht, zeigt das, daß der Differenzwert nicht größer als der Grenzwert war und daß die aus dem zugeordneten Kanal abgetasteten Daten nicht gespeichert zu werden brauchen. Wenn der Grenzwert vor oder gleichzeitig mit dem Differenzwert den Wert null erreicht, zeigt das, daß der Differenzwert gleich oder größer als der Grenzwert war und daß die aus dem zugeordneten Kanal abgetastete Information gespeichert werden muß.

Die Abwärtsschaltung des den Grenzwert enthaltenden Zählers 88 und die Erkennung seines Nullzustandes geschieht in unkomplizierter Art und Weise. Der Zähler wird unter der Steuerung von Impulsen auf der Leitung 95 aus der Anordnung 57 herabgeschaltet. Diese Impulse werden über die Torschaltung 96, deren Punktion noch beschrieben wird, einer Abwärtszählleitung 97 für den Zähler 88 zugeleitet. Die Zustande der Stufen des binären Zählers 88 werden über Leitungen 98 überwacht. Die Leitungen 98 sind, in dem Zähler so g'eschaltet,, daß sie positive Spannungen führen, wenn die von ihnen überwachten Stufen im binären Eins-Zustand sind. Die Leitungen 98 führen zu einer

909833/1Ö88

'bad

Oder-Schaltung 100, deren Ausgangssignal eine Inverterschaltung 102 steuert. Solange also der binäre Zähler 88 eine andere Zahl als null darstellt, sind eine oder mehrere der Leitungen 98 erregt, und die Oder-Schaltung 100 erzeugt ein Äusgangssignal. Unter diesen Umstanden liefert die Inverterschaltung 102 kein Ausgangssignal. Wenn alle Stufen des binären Zählers 88 im Null-Zustand sind,, erzeugt die Oder-Schaltung 100 kein Ausgangssignal, und der Inverter 102 erzeugt ein positives Signal auf seiner Ausgangsleitung 104, das diesen Lauter-Nullen-Zustand anzeigt.

Die Verringerung des Wertes in dem binären Zähler 94 ist etwas komplizierter* da dieser Wert entweder in regulärer binärer Form oder in Form eines Zweierkomplements vorliegen kann. Bekanntlich wird der dem binären Zähler 94 zugeführte Differenzwert dadurch gebildet, dais der auf Leitung 56 zugeführte Abtastwert von dem auf Leitung 72 herangeführten Bezugswert im Subtrahierer 74 subtrahiert wird, wenn der Abtastwert kleiner als der Bezugswert ist, liegt der Ausgangswert des Subtrahierers in regulär binärer Form vor, und der in den Zähler 9¹^ eingegebene Wert ist die reguläre Differenz. In diesem Falle ist es erforderlich, den Zähler 94 tatsächlich herunterzuschalten, damit der Differenzwert verringert wird. Wenn der Abtastwert auf Leitung 56 dagegen größer war als der Bezugswert auf Leitung 72, liegt der Ausgangswert des Seriensubtrahierers in Zweierkomplementform vor, und der in den binären Zähler 94 eingegebene viert ist .das Zweierkomplement der tatsächlichen Differenz. In diesem Falle muß der binäre Zähler heraufgeschaltet werden, damit der Differenzwert verringert wird. Ob der im Zähler 94 gespeicherte Wert die reguläre Differenz oder dessen Komplement ist, wird dadurch festgestellt, ob während der Subtraktion der höchststelligen Bits im Subtrahierer 74 ein Borgwert erzeugt wird. Bei Vorliegen eines solchen Borgwertes entsteht ein Ausgangssignal auf der Borgleitung 106 des Subtrahierers 74, durch den die Borgkippstufe 108 eingestellt wird. Diese Kippstufe wird zu Beginn der Bitzeit 10 rückgestellt, so daß sie also nur dann im

909833/1018 bad

binären Eins-Zustand ist, wenn ein Borgwert in der höchsten Stelle vorliegt. Die über die Leitung 95 dem Zähler 88 zugeführten Verringerungsimpulse werden außerdem zum Zähler 94 übertragen. Wenn der Zustand der Borgkippstufe 108 anzeigt, daß der Wert im Zähler 94 die reguläre Differenz ist* werden Impulse auf Leitung 95 über die Und-Schaltung 110 einer Abwärtsschalt-Steuerleitung 112 für den Zähler 94 zugeleitet. Wenn die Kippstufe 108 in den Eins-Zustand geschaltet wird, was anzeigt, daß der Wert im Zähler 94 das Zweierkomplement der Differenz ist, wird die Torschaltung 114 betätigt und leitet die Zählimpulse auf Leitung 95 zu der Aufwärtszähl-Steuerleitung 116 weiter.

Wie bereits angedeutet, werden die verschiedenen Steuerimpulse für die Vergleichseinheit 20 aus der Taktsteuereinrichtung 57 abgeleitet. Da es nicht erwünscht ist, die Zähler 88 und 9^ hinunterzuschalten, bevor die serienweisen Bezugs- und Abtastwerte vollständig verarbeitet worden sind* ist eine Einrichtung vorgesehen, durch die die Hinunterschaltung der Zähler 94 und 88 bis zur Bitzeit 11 verhindert wird. Diese Einrichtung besteht im wesentlichen aus einer bistabilen Kippstufe 118, die durch den Bittorimpuls 11 aus dem Bittorgenerator 58 eingestellt wird. Wenn die Kippstufe 118 im Ein-Zustand ist, entsteht ein Ausgangsimpuls auf Leitung 120, durch den jede der Und-Schaltungen 96, 114 und 110 vorbereitet wird. Die Hinunterschaltung der Zähler 94 und 88 erfolgt daher während der elften Bitzeit, nachdem die vollständigen Bezugskriterien aus dem Speicher 18 ausgelesen worden sind.

Wie vorerwähnt, wird der Zähler 94 hinuntergeschaltet, wenn der darin enthaltene Wert; in der regulären Form vorliegt, und hinaufgeschaltet, wenn der Wert die Form eines Zweierkomplements hat. Der Zustand des Zählers 94 wird laufend durch Uberwachungsleitungen 122 überwacht, die gemeinsam an die Oder-Schaltung 124 angeschlossen sind. Wie bei der Überwachungseinrichtung für den Zähler 88 führen

909833/ VQ$$ bad

die Leitungen 122 Signale, wenn irgendwelche der Stufen .des Zählers 94 im binären Eins-Eustand sind. Daher liefert die Oder>-3^:G. haltung 124 stets ein Ausgangssignal zum Inverter 126 mit ausnähme der Zeiten, wenn der Zähler 94 im Lauter-Nullen-Zustand ist. Wenn der Zähler 94 den binären Zählzustand null anzeigt, gelangen keine Signale zu der Oder-Schaltung 124, und der Inverter 126 erzeugt ein Ausgangssignal auf seiner Ausgangsleitung 128. Durch das Ausgangssignal auf Leitung 128 wird die Kippstufe I30 rückgestellt _t die zu Beginn der Zeit 11 in den binären Eins-Zustand gestellt worden war. Die Erregung der Blnar-Eins-Ausgangsleitung 132 der Kippstufe IjJO stellt ein Kommando an den Hauptdatenspeicher 16 dar, die im Multiplexregister 28 stehende Information zu speichern.

Aus der vorausgehenden Beschreibung geht hervor, daß die Vergleichs einheit 20 ein "Speicherumlauf ausführen"-Kommando auf Leitung 132 immer dann erzeugt, wenn der tatsächliche Differenzwert in dem binären Zähler 94 den Grenzwert in dem binären Zähler 88 übersteigt. Die Zähler werden beide synchron zum Nullzustand hin gesteuert. Ein Ausgangssignal auf Leitung 104 zeigt an, daß der Zähler 88 die Null erreicht hat, und ein Ausgangssignal auf Leitung 128 zeigt an, daß der Zähler 94 die Null erreicht hat. Wenn der Grenzwertzähler 88 vor dem Differenzwertzähler 94 den Stand null erreicht, stellt das Ausgangs signal auf Leitung 104 über die Und-Schaltung 1,53* die nur während der Bitzeit 11 aktiviert ist, und die 'Leitung 1^4 die Kippstufe 118 zurück. In dem Signalweg zwischen der Torschaltung und der Kippstufe HS ist eine Verzögerungsleitung 260 vorgesehen, so daß, falls der Zähler 88 zu Beginn der Bitzeit 11 lauter Nullen anzeigt, die Kippstufe HS ohne Störung sofort nach dem Einstellen rückgestellt wird* Durch das Rückstellen dieser Kippstufe wird die Hinunterschaltung des Zählers 94 unterbrochen. Falls der Zähler 94 den Stand null nicht erreicht hat, bleibt die Kippstufe I30 im binären Elns-Zustand, in den sie zu Beginn der Zeit 11 gelangt ist, und auf Leitung 132 wird ein "Speicherumlauf ausführen"-Kommando

IAD ORIGINAL

909833/106$

geliefert. Wenn dagegen der binäre Zähler 94 vor dem Zähler 88 die Null erreicht, wird die Leitung 128 erregt und damit die Kippstufe 130 rückgestellt, und während der betreffenden Vergleichsoperation wird kein Ausgangssignal auf Leitung I32 erzeugt. Da der Lauter-Nullen-Zustand den Ausnahmezustand bildet, wird durch das Hinaufschalten der Einheit 94, wenn darin ein Zweierkomplement des Differenzwertes gespeichert istj der Wert erneut komplementiert, nachdem der Zähler seinen Höchststand überschritten und den Null-Zustand erreicht hat.

Die "Speieherumlauf ausführen"-Kommando-Leitung 132 ist an die Taktsteuereinrichtung 135 des Hauptdatenspeichers 16 angeschlossen, und setzt diese in Betrieb. Durch die Taktsteuereinrichtung 57 wird über die Und-8ehaltung 261 bewirkt, daß der eigentliche durch dieses Kommando herbeigeführte Speieherumlauf während der Bitzeit 12 stattfindet. In welcher Art und Weise der Speicher 16 die im Register 28 enthaltenen Informationen speichert, gehört zum bekannten Stand der Technik. Wie aus Pig. 2b hervorgeht, sind die verschiedenen Bitstellen des Registers 28 über das Kabel I36 an Inhibittreiber 137 des Speichers 16 angeschlossen. Wenn diese Inhibittreiber entspre- · chend den im Register 28 gespeicherten binären Werten erregt sind, steuern sie die Zustände, in die die adressierten Speicherstellen der Einheit gebracht werden.

Zur Zeit der Speicherung enthält das Register 28 fünf Bits, welche den Kanal identifizieren, aus dem der laufende Abtastwert entnommen worden ist, nämlich ein aus zehn Bit bestehender Datenwert und zehn Bits, die die Auftrittszeit des derzeitigen Datenabtastwertes darstellen. Diese letzten zehn Bits werden, wie vorausgehend erläutert, aus dem Zeitzähler 42 für die niedrigste Stelle in das Register 28 eingegeben und stellen das derzeitige Millisekundenintervall dar. Um Platz zu sparen wird der Inhalt des Zeitzählers 44 für die höchste Stelle nicht mit jedem Abtastwert gespeichert. Die Zeitbits werden

909833/1 Q86 _BAD original

über das Kabel 138 angeliefert, welches die Bitwerte aus den verschiedenen Stufen des Zählers 42 über Torschaltungen 1J59 empfängt. Die Torschaltungen 1j59 werden von der Taktsteuereinrichtung 57 aus gesteuert und zu einem passenden Zeitpunkt, 2. B. während der Bitzeit 2, geöffnet, um das Register 28 zu beladen.

Wenn das Ergebnis des Vergleichs zwischen dem derzeitigen Abtastwert unter dem hier betrachteten Kanal und dem sich auf diesen Kanal beziehenden Bezugswert anzeigt, daß die neue Information sich zur Speicherung eignet, ist es zusätzlich zur Speicherung dieser Information in dem Speicher 16 auch nötig, den Bezugswert im Bezugswertspeicher 18 zu berichtigen, Diese Berichtigung erfolgt ebenfalls während der Bitzeit 12. Wie es Fig. 2a und 2b zeigen, werden die zehn Datenwertbits im Multiplexregister 28 über das Kabel 14O den Inhibittreibern 142 für die Bitstellen 1 - 10 des Bezugsdatenspeichers 18 zugeleitet. Falls die Leitung 132 zur Bitze.it 12 erregt wird, wird daher der Bezugsdatenspeicher 18 veranlasst, einen Speicherumlauf an der durch das Speicheradressenregister 62 angezeigten Adresse auszuführen. Dabei handelt es sich natürlich um die Adresse des derzeit aktiven Kanals.

Am Ende der Bitzeit 12 sind alle den hier betrachteten Kanal betreffenden Vorgänge abgeschlossen, und das System kann zur Vorbereitung auf die Abtastung eines neuen Wertes rückgestellt werden. Rückstellimpulse werden von der Taktsteuereinrichtung 57 am Ende der Bit zeit 12 erzeugt, um das Multiplexregister 28, das Speicheradressenregister 62 und die binären Zähler 94 und 88 rückzustellen.

Digitalkanal·

Wie bereits erwähnt, werden die aus dem Paralleldigitalkanal 14 stammenden Informationen auf Unterbrechungsbasis bearbeitet. Wie aus

909833/1Q0§ _BAD

Fig. 2a hervorgeht, sendet der Kanal 14 Eingangssignale zu dem Pufferregister 29. In diesem Register sind fünfzehn Bitstelien vorgesehen, und zwar fünf für die Kanalidentifizierung und zehn Datenwertbits. Die Kanalidentifizierungsbits werden aus dem Pufferregister 29 über das Kabel 144 zum Kanalidentifizierungsabschnitt des Registers 28 übertragen. Wie es Fig. 2a schematisch darstellt, schaltet die Oder-Schaltung 146 das zum Register 28 führende Kabel 144 mit dem Kabel 60 zusammen. Die Datenbits aus dem Register 29 werden über das Kabel 150 in den Datenbitabschnitt des Registers 28 eingeführt. Die Oder-Schaltung I52 schaltet das zum Register 28 führende Kabel I50 mit dem Kabel 54 aus dem Analog-Digital-Wandler 26 zusammen.

Der Digitalkanal 14 weist eine sechzehnte Leitung mit dem Bezugszeichen 154 auf, die ein Signal liefert, welches anzeigt, daß die in unregelmäßiger Folge auftretenden Informationen auf Kanal 14 -zur Berücksichtigung zur Verfügung stehen. Wenn Informationen auf Kanal 14 bereitgestellt werden, muß es diesem Kanal ermöglicht werdest die nächste 1-ms-Abtastperiode des Speichersystems mit Beschlag zu belegen und sich gegenüber dem Analogkanal durchzusetzen, der normalerweise dieses Intervall verwenden würde. Das Pufferregister 29 hält denDigitalwert fest, bis ein eventuell im Ablauf begriffenes Abtastintervall beendet ist. Die Beschlagnahme der nächsten verfügbaren Abtastperiode erfolgt durch die Weiterleitung des auf Leitung 154 vorhandenen Signals, damit die Kommandosteuerleitung 156 zu Beginn eines 1-ms-Abtastintervalls unterbrochen wird. Die Torschaltung 158 wird durch den 1-ms-Taktimpulsauf Leitung 47 gesteuert und erzeugt das Unterbrechungssignal auf Leitung 156 zu Beginn eines Abtastintervalls. Dieses Signal veranlasst den Inverter 159* die Torsehaltungen 160 und 162 im Analogkanaladressenkabel 60 bzw. im Datenwert kabel zu schließen, so daß keine Analogkanalinformationen zu dem Multiplexregister 28 gelangen können. Außerdem aktiviert es die dem Register 29.zugeordnete Torschaltung 164, die daher die Digitalkanalinforma-

909833/1OtS

-Opzu den Leitungen 144 und 15O weiterleitet. Schließlich stellt das Signal auf Leitung I56 über eine Verzögerungsleitung I66 auch das Register 48 zurück. Die dem Register 28 über Leitung 138 zugeführten Auftrittszeitinformationen werden nicht beeinträchtigt, da die Auftrittszeit der in ungeregelter Folge auftretenden Digitalinformationen ebenso wie die Auftrittszeitdaten für die Analogkanäle gespeichert werden sollen. Die Messung der vom Digitalkanal angelieferten Informationen und deren Speicherung oder Aussonderung erfolgt in derselben Weise, wie es oben beschriäaen worden ist. Die Kanalidentifizierungsinformationen werden über Leitung öl dem Speicheradressenregister 62 des Bezugsdatenspeichers 18 zugeführt, um aus diesem Speieher die dem Digitalkanal zugeordneten Bezugs- und Grenzwerte abzurufen. Der im Pufferregister 29 gespeicherte Datenwert wird über das Kabel I68 einem Serienumsetzregister 170 zugeführt und unter der Steuerung der Bittorimpulse 1 - 10 über die Leitungen 172 und 56 zum Abtastwerteingang des Seriensubtrahierers 74 weitergeleitet. Wenn die Information im Digitalkanal die Speicheranforderungen erfüllt, bewirkt der vom Generator 58 festgelegte zwölfte Bittakt in der beschriebenen Weise die Speicherung der im Multiplexregister 2.8 stehenden Digitalkanalinformation und den Ersatz der Bezugsdatenbits, die vorher im Speicher 1.8 an der dem betreffenden Kanal zugeordneten Adresse gespeichert waren, durch die derzeitigen Datenwertbits.

Zeltzähler für die höchste Stelle

VMe bereits erwähnt worden ist, wird dadurch Speicherraum gespart, daß nur die niedrigstelligen Zeitbits aus dem Zähler 42 mit den Datenabtastwerten im Speicher 16 gespeichert werden. Um anzuzeigen, in welchem Ein-Sekunden-Intervall bestimmte Werte gespeichert worden sind, ist eine Einrichtung vorgesehen, die den Inhalt des hoehstelligen Zeitzählers 44 je einmal während jeder Sekunde speichert, um Zeitmarken zu erzeugen. Diese für jeweils eine Sekunde stehenden

90 9833/1085

1493217

Zeitmarken werden auf ein Signal auf der Ausgangsübertragßleitung aus dem niedrigstelligen Zähler 42 hin gespeichert. Wenn die Leitung 48 für die Berichtigungdes Zählers 44 erregt wird, wird der Und-Sohaltung 174 ein Signal zugeführt, welches durch den Bittorimpuls aus dem Bitgenerator 58 zur Ausgangsleitung 176 weitergeleitet wird. Das Signal auf Leitung 176 macht einen Inverter 178 unwirksam, der eine Torschaltung 18Ο in der Steuerleitung für die Ausgangstorschaltungen 1^9 des Zählers 42 steuert> und daher werden diese Torschaltungen nicht wirksam gemacht. Außerdem gelangt das Signal auf Leitung 176 über* die Leitung 182 an einen Eingang der Und-Schaltung l84, so daß auf das Bittorsignal 2 aus dem Bittorgenerator 58 hin die Torschaltungen 186 des hochstelligen Zählers 44 geöffnet werden und der in diesem Zähler enthaltene Zählstand durch das Kabel 188 den Zeitbitstellen des Multiplexregisters 28 zugeleitet wird. Aus Fig. 2 ist ersichtlich, daß das Kabel 188 gemeinsam mit dem Kabel 158 über die Oder-Schaltung 190 an das Register 28 angeschlossen ist. -■_...■■ .'" - - ■■ ■

Der Impuls auf Leitung 176 wird außerdem dem Inverter 192 zugeführt, der eine Torschaltung 194 in der Taktimpulsleitung 47 steuert, die zu der Anälogkanal-Sehaltmatrix und zu der Torschaltung I58 für die Digitalkanal-Unterbrechungssehaltung verläuft. Wenn der Inverter 192 einen Impuls von der Leitung 176 empfängt, wird die Torschaltung I94 geschlossen, und der Analog- und der Digitalkanal werden beide unwirksam gemacht. Daher werden keine Adreseeninformationen und keine Datenwertinformationen von diesem Kanal in das Multiplexregister 28 eingeführt. Das Signal auf Leitung 176 wird weiter der Zeitsteuerungseinheit 135 für den Hauptdatenspeicher 16 zugeleitet und kommandiert dort einen Speicherumlauf dieses Speichers während der Bitzeit 12 des laufenden 1-ms-Intervalls. Auf diese Weise wird die Ein-Sekunden-Zeitmärke, die nur das Auslesen des Zählers 44 umfaßt, im Hauptdatenspeicher 16 gespeichert« Daß es sich dabei um eine Ein-Sekunden-Marke handelt, geht daraus hervor, daß die

909833/101$

ersten fünfzehn Bitstelleh des Wortes, das die Harke enthält, auf Null gestellt werden, da keine Kanaladressen- oder Datenwertbits
im Register 28 gespeichert sind.

Die Ein-Sekunden-Marke kann auch benutzt werden, um Informationen bezüglich eines weiteren Kanals zu adressieren und zu speichern,
falls ein solcher Kanal vorhanden ist und falls es genügt, die in diesem Kanal auftretenden Daten nur einmal pro Sekunde aufzuzeichnen. Im Interesse der Einfachheit ist eine solche Anordnung im vorliegenden Ausführungsbeispiel nicht dargestellt worden.

Grenzwertsteuerung

Die Grenzwertsteuerungseinrichtung ,50, die die Grenzwerte dann erweitert, wenn die Einheit zu schnell aufgefüllt wird, ist in Fig. 2b veranschaulicht. Die Einrichtung J50 besteht aus einem Vergleicher, der den Inhalt des Adressenregisters 59 des Hauptdatenspeichers 16 mit dem hochstelligen Zeitzähler 44 vergleicht. Dieser Verglelcher kann aus mehreren Und-Schaltungen 196 bestehen, die Eingangssignale über Kabel I98 und 200 aus dem Adressenregister 59 und dem Zähler empfangen. Diese Und-Schaltungen prüfen jeweils verschiedene Beziehungen zwischen den beiden Werten, welche ein zu schnelles Auffüllen des Speichers 16 anzeigen, und senden Ausgangssignale zu der Oder-Schaltung 202. Z. B, kann eine Und-Schaltung 196 ein Eingangssignal von der Ein-Seite der höchststelligen Bitstelledes Registers 59, die eine binäre Eins enthält, wenn der Speicher 16 zu einem Viertel gefüllt ist (in dem Falle, daß der Speicher 16 4096 Speicherplätze enthält, wäre dies die Bitstelle, die 2 im zwölfstelligen Adressenwort darstellt), und ein weiteres Eingangssignal von der Aus-Seite

der-2 -Kippstufe des Zählers 44 empfangen, das dem ersten Viertel der Zählkapazität dieses Speichers zugeordnet ist. Wenn nun das
Register 59 die Viertel-Marke passiert hat, aber der Zähler 44 das ,nicht getan hat, wird einSignal an die Oder-Schaltung 202 gelegt.

909833/1081

Andere Und-Schaltungen 196 prüfen das Verhältnis, wenn das Register 59 die Halb-, Dreiviertel- und andere vorherbestimmte "Yoll"-Bedingungen erreicht.

Wenn nun der Speicher 16 zu schnell aufgefüllt wird, sendet die Oder-Sohaltung 202 jeweils ein Aüsgangssignal auf die Leitung 204. Dieses Ausgangssignal wird über die Oder-Schaltung 206 (Fig. 2d) mit dem Signal von Leitung 86 verknüpft, das Grenzwertinformationen aus dem Bezugswertspeicher 18 in den Zähler 88 überträgt. Wenn die Leitung 204 erregt ist, wird jede Stelle des Zählers 88 auf eine binäre Eins voreingestellt ohne Rücksicht auf den von Leitung 86 aus empfangenen Wert, und daher ist der Zähler auf den Wert 15, seinen Maximalgrenzwert, voreingestellt.

Wirkungsweise von der Anordnung nach Fig. 2a - 2d '

Die Wirkungsweise des in Fig. 2a bis 2d gezeigten Ausführungsbeispiels der Erfindung wird nun an Hand eines typischen Arbeitsbeispiels beschrieben. In diesem Beispiel wird angenommen, daß der Analogkanal J abgetastet wird und daß das darauf befindliche Signal, wenn es in dem Wandler 26 digitalisiert wird, den Wert 0000010101 (Dezimalzahl 21) hat. Weiter wird angenommen, daß die dem Analogkanal 3 zugeordnete Speicherstelle des Bezugsdatenspeichers 18 den Bezugswert 0000001001 (Dezimalzahl 9) enthält und daß die Grenzwertbits in der dem Analogkanal 3 zugeordneten Speicherstelle des Speiehers 18 den Wert 0101 (Dezimalzahl 5) haben. Der Einfachheit halber werden die Vorgänge, die während der vom Bittorgenerator 58 festgesetzten zwölf Bitzeiten ablaufen, in Abschnitten zusammengefaßt, die mit der jeweiligen Bitzeit überschrieben sind.

909833/1080 .. ■ ■ ■ '- tAP original

"T %f \J C I /

Bitzelt 1

Analogkanal 3 wird durch die Schaltmatrix 36 adressiert, und ein Abtastwert wird über Leitung 52 zum Cödewandl«r 26 übertragen. Der Codewandler 26 führt die erforderliche Analog-Digital-Umwandlung aus und sendet die zehn parallelen binären Bits auf Leitung 54 zum Multiplexregister 28. Da die Unterbrechungs-Ünd-Sehaltung 158 nicht erregt ist, sind die Torschaltungen 16O und 162 offen. Die Adresse des Analogkanals > wird außerdem Über Leitung 6o dem Multiplexregister 28 zugeführt. Weiter wird diese Adresse Über Leitung 61 zu dem Speichöradressenregißter 62 des Speichers 18 übertragen* und der erste Leseumlauf des Speichers 18 wird ausgeführtΓ Das niedrigste Bit des Bezugswertes und das niedrigste Bit des dem Analogkanal 3 zugeordneten Grenzwertes werden aus dem Speicher 18 auf die Leitungen 72 bzw. 86 gegeben. Das niedrigste Bit des digitalisierten Abtastwertes wird vom Wandler 26 auf die Leitung $6 gegeben. Der Seriensubtrahierer 74 führt eine Subtraktion der auf den Leitungen 56 und 72 angelieferten Bite (beides binäre Einsen) aus und schiebt eine binäre Null in das Register 78.

Bitzeit 2 .■■ .. ■ ■■.■ . .. ■■■':.. Γ; - ^: .. _. :: V. ■ /.'■"..

Die Zeitsteuerungseiftrichtüng 57 steuert die Bezugsdatfenspeichereinheit 18 so, daß sie einen zweiten Leseuralauf ausführt, und die zweitniedrigsten Bits des Sezugswertes und des Qrenzwertes (beides binäre Nullen) werden den Leitungen;-72 bzw. 86 zugeführt. Der Wandler 26 erzeugt das zweltniedrigste Bit des Abtastwertes (eine binäre Null) auf Leitung 56· Die Werte auf den Leitungen 56 und 72 werden dem Subtrahierer 74 zugeführty und -ihre Differenz (eine binäre KuIl) wird in das Register 78 geschoben. Das zweite Bit des Grenzwertes wird über die Torschaltungen 90 ^Ji den binären Zähler 88 eingegeben. Die Törsehältungen 139 für den niedrigstelligen Zähler 42 sind geöffnet, so daß die gegenwärtige niedrigsteilige Zeit

90983371®tr

über das Kabel 1j58 zum Multipiexregister 18 übertragen wird. Das Register 28 enthält nun ein vollständiges,, zur Speicherung im Speicher 16 geeignetes Datenwort. . . . . ₌

Bitzeiten 3-9 ' _: ' ■ ■

Während jeder dieser Bitzeiten wird der Bezugsdatenspeicher 18 ausgelesen und ein Bit des Bezugswertes über Leitung 72 zum Seriensubtrahierer 74 gesendet. Ebenso wird während jeder dieser Bitzeiten der Wandler 26 veranlasst, ein Bit des in Serie umgesetzten Datehabtastwertes über die Leitung $6 zum Seriensubtrahierer 72 zu übertragen. Die durch die Subtraktionen in jeder der Bitzeiten 3 - 9 gebildeten Differenzwertbits werden in das Register 78 geschoben. Während der Bitzeiten 3 und 4 werden die letzten beiden Bits des aus dem Speicher 18 entnommenen binären Grenzwertes über die Torschaltungen 90 in" den binären Zähler 88 eingeführt.

Bitzeit 10 ·. . . ■ -

Die höchsten Bits des Bezugswertes und des Abtastwertes werden aus dem Speicher 18 bzw* dem Wandler 26 über die Leitungen 72 und 56 dem Subtrahierer 74 zugeführt. Zusammen, mit dem aus der Subtraktion in der nächstniedrigen Stelle stammenden Borgwert werden diese Bits subtrahiert, und der Differenzwert (eine binäre Eins) wird in die höchste Stelle des Registers 78 geschoben. Die Borgwertkippstufe 108, die zu Beginn der derzeitigen Bitzeit rückgestellt worden ist, wird in den binären Eins-Zustand gestellt durch den Borgwert in der höchsten Stelle/ der über Leitung 106 als Resultat der derzeitigen Subtraktion angeliefert wird» Am Ende der Bitzeit 10 wird der'Wert 1111110100 (das Zweierkomplement der Dezimalzahl 12) aus dem Register 78 in den Zähler 94 geschoben. Der binäre Zähler 88 enthält den Wert 0101 (Dezimalzahl 5). '

909833/1086

SAD ORIGINAL

Bitzeit 11 >

Zu Beginn dieser Bitzeit wird die Kippstufe 118 in den Eins-ZUstand gebracht. Ebenso wird die SpeicherkonOTando-KippstufeTT30 in den Eins-Zustand eingestellt. Im taufe der Bitzelt 11 werden dann Taktimpulse auf die Leitung 95 gegeben (siehe Zeitdiagraiiim von Fig. 4), und da die Torschaitungen 96 und 114 geöffnet sind, gelangen diese Impulse zur Hinunterzählleitung 97 des binären Zählers 88 und zur Hinaufzählleitung 116 des binären Zählers 94. Die Zähler 88 und 94 werden synchron schrittweisu weitergeschaltet. Am Ende des fünften Zählimpulses hat der binäre Zähler 88 den Lauter-Nullen-Zustand erreicht, und die Oder-Sohaltung 100 hört auf, dem Inverter 102 ein Eingangssignal zuzuleiten. Daher wird durch.ein über die Leitungen 104 und 134 angeliefertes Signal die Kippstufe II8 rückgestellt. Am Ende des fünften Zählimpulses hat der binäre Zähler 94 seinen Lauter-Nullen-Zustand noch nicht erreicht, sondern ist im Zustand 1111111001. Daher ist die Oder-Schaltung 124 ständig erregt worden,Und der Inverter 126 hat noch kein Signal auf Leitung 128 geliefert, um die Kippstufe 130 rückzustellen. Am Ende der Bitzeit 11 ist daher die Kippstufe 130 noch im Eins-Zustand, was anzeigt, daß der reguläre Differenzwert größer als der Grenzwert gewesen ist und daß das im Multiplexregister 28 stehende Datenwort für die Speicherung geeignet ist.

Bitzeit 12 .

Während der Bitzelt 12 veranlasst das "Spelcherümlauf ausführen"-Signal auf Leitung 132 den Hauptdatenspeicher 16 zur Ausführung eines Speicherumlaufs, um daa Datenwort aus dem Register 28 in dem Speicherplatz zu speichern, der durch die laufende Adresse im Speicheradressenregister 59 bezeichnet.wird. Auch der Bezug3da- ; tenspeicher 18 wird zur Ausführung eines Speicherundaufs veranlasst«

909833/TOIt

V 14992Ϊ7

wodurch die Information Im Datenwertabschnitt des Multiplexregisters 28 an der Adresse des Analogkanals 3 gespeiciiÄrfe wird, dt© zur Zeit Im Speicheradressenregister 62 enthalten ist. Am Ende der Bitzeit 12 sendet die Takt steuereinrichtung 57 IiUclcstellimpuls0 zu den verschiedenen Registern als Vorbereitung für den Beginn eines neuen 1-ms-Abtastintervalls. · ν

Zweites AusführunKsbelspiel -» Fig. 5

Fig. 5 zeigt in Blockform eine leicht abgewandelte AusfUhrungaform der Erfindung, in der eine Einrichtung vorgesehen Ist* die das Sammeln von Daten auf kontinuierlicher Basis ohne Rücksicht auf die durch die Größe des Hauptdatenspeichers auferlegte Begrenzung zuläßt. In diesem AusfUhrungsbeispiel der Erfindung werden zwei Datenspeicher 16a und 16b zum Speichern von Daten verwendet, die die Bedingungen des Systems erfüllen. Diese Speicher 16a und T6b sind an das Multiplexregister 28 Über Kabel 210 und 212 angeschlossen. Diese Kabel enthalten Torschaltungen 214 bzw. 216, die so gesteu-* : ert werden, daß jeweils nur einer der beiden Speicher informationen empfängt. Wie aus Fig· 5 hervorgeht, enthält die Taktsteuereinrichtung 57* Steuerleitungen 218 und 220 zur abwechselnden Betätigung der Torscha!tungen 214 und 216» Außerdem umfaßt die Zeltsteuerungseinrichtung 57· Steuerleitungen 222 und 224, die jeweils einzeln erregt werden, um den einen oder den anderen der Speicher 16a und 16b in den Lesezustand zu bringen. Die Steuerlei tungen 226 und 228 , der Einrichtung 57* werden einzeln betätigt, um einen der Speicher 16a oder 16b in den Schreibzustand zu bringen. Zu einem beliebigen gegebenen Zeitpunkt werden die soeben erwähnten 3teutrleitungen so betätigt, daß einer der Speicher 16a und 16b im Lesezustand und der andere im Schreibzustand 1st. Beim dem in Schreibzustand befindlichen Speicher ist die Datensteuerungstorschaltung 214 oder 216 geöffnet, und bei dem im Leaezustand befindlichen Speicher ist die

909833/10Il

ORIGINAL

Datensteüeruiigst ο rscMältüng 214 Oder 216 geschlossen. Der Speicher, z. ©. löä'i'der-im Sötireibzustand ist/ steht für die "Speicherung von Datenwerten' zur Verfügung, die die Speicherungs.kriterien erfüllen, und "wirkt zusammen niit dem übrigen Teil des Datenreduzierungs- tind'spöieherungssystem/ Wie es oben an Hand von Fig. 2a bis 2d beschrieben worden ist.

Der andere Datenspeicher (i6b), der im Lesezustand ist, wird gleichzeitig so betätigt, daß sein Inhalt nacheinander über seinAusgangskabel 2)2 ausgelesen wird, welches zusammen mit dem Ausgangskabel, 230 des Hauptdatenspeichers 16a über die Oder-Schaltung 2jj4 an eine Auswerte vorrichtung 2^6 angeschlossen ist. Bei der Auswertevori'ichtung kann es sich z. B» um eine Magnetbandeiriheit handeln, die die in dem erfindungsgemaisen System gespeicherten Informationen für die spätere Verarbeitung' aufzeichnet, oder um eine Prozess-Steuerungsx>rrichtung, die' die empfangenen Informationen für die Steuerung eines industriellen Vorgangs verwendet.

Die Äuslesegeschwindigkeit des Speichers I6b ist so eingestellt, daß sie"gleich der oder etwas größer als die Durchschnittsgeschwinigk'ei'tist, mit der erwartungsgemäß die ankommenden Informationen den Häuptdatenspeicher I6a füllen werden. Auf diese Weise wird erreicht;, daß dann, wenn der Speicher 16a gefüllt ist, der Speicher 16b leer Ist und durch die Zeitsteuerungseinrichtung 57* auf den Empfarig von abgetasteten und reduzierten Daten aus dem Eingabesystem umgeschaltet- werden kann, während der Hauptdatenspeicher i6a entleert wird. Vfie es Fig. 5 zeigt, geht von jedem der,Speicher i6a und T6b eine "Speicher voll"-Signalleitung 2j>8 ab, über die ein Signal zu der Taktsteuereinrichtung 57.* geschickt wird, wenn der zugeordnete Speicher seine Kapazitätsgrenze erreicht hat. Eine solche. Steuerleitung würde z. B. vom Speicheradressenregister der zugeordneten Hauptdatenspeichereiniieit ausgehen. ,

909833 /1 Ut 8 S · ^BAD

In diesem Ausführungsbeispiel der Erfindung wird durch eine darin vorgesehene Einrichtung ein katastrophales Versagen des Systems in dem Fall verhindert, daß aus irgendeinem Grunde der eine Datenspeicher schneller mit Eingangsinformationen gefüllt als der andere Datenspeicher entleert wird. Wie bereits erläutert worden ist,let es erwünscht, die Speicherkriterien abzuändern, wenn mehr zur Speicherung geeignete Informationen hereinkommen, als zu erwarten war, und diese Abänderung wird erreicht durch das Erweitern der Grenzen, innerhalb derer Veränderungen gegenüber vorher gespeicherten Werten schwanken können, ohne als bedeutsam angesehen zu werden.

Die Grenzwerterweiterungssteuerung wird in diesem Ausführungsbeispiel durch den.Vergleicher 240 auf die Resultate von Vergleichen zwischen den laufenden Adressen der Speicheradressenregister der beiden Speicher 16a und 16b hin vorgenommen. Beide Speicher werden bekanntlich nacheinander betrieben, so daß zu jedem gegebenen Zeitpunkt ein.Vergleich der derzeit zur Speicherung in dem das Datenreduzierungs- und -speicherungssystem bedienenden Speicher verfügbaren Adresse und der aus dem in Entleerung begriffenen Speicher derzeit entnommenen Adresse bestimmt, ob die Entleerung langsamer vor sich geht als das Auffüllen. Wenn dies der Fall ist, erzeugt der Vergleicher 240 ein Ausgangssignal auf Leitung 241, um die Speichergrenzen zu erweitern. Dieses Signal kann dieselbe Funktion ausführen wie das Signal auf Leitung 204 in dem in Fig. 2a bis 2d gezeigten Ausführungsbeispiel.

Im Interesse der Einfachheit sind die der Veranschaulichung dienenden Ausführungsbeispiele der Erfindung in etwas elementarer Form dargestellt worden. Dem Fachmann dürfte es Jedoch klar sein, daß die dargelegten Konzeptionen nach Bedarf erweitert werden können, so daß man eine noch größere Flexibilität und Differenziertheit erhält. Es können z.B. Einrichtungen vorgesehen werden, durch die die Greizwerte Je nach dem Ausmaß der Überauffüllung des Speichers 16 um veränderliche Beträge erweitert werden. Das kann geschehen durch das Festlegen mehrerer Festwerte, auf die der Zähler 88 je nach den Ausgangswerten der Grenzwertsteuerung 30 voreingestellt werden kann. Ebensp ist es möglich, nach Belieben bestimmte Kanäle von der Bedingung der erweiterten "Grenzwerte auszunehmen.

9 p 9-8 3 3./T

BAD ORIGINAL

Z»Β, kann ein kritischer Informationskanal durch eine Einrichtung geschützt werden, die den Ausgang der Grenzwert steuerung JO immer dann, unwirksam macht _t wenn der betreffende Kanal adressiert wird. Außerdem werden durch diese Beschreibung dem Fachmann weitere Erweiterung gen dieser Konzeptionen nahegelegt.

909833/108$

Claims

Böblingen, 4. August 1965 km-sz Bocket 12 187 PATENTANSPRÜCHE

1. Verfahren zur Verdichtung und Speicherung von auf mehreren Ober·» tragungs kanälen auftretenden digitalen oder analogen Daten, die im. Zeitmultiplexbetrieb abgetastet werden» dadurch gekennzeichnet, daß die von einem Kanal abgetasteten !taten mit unter der Adresse dieses Kanals gespeicherten Bezugsdafen verglichen und nur dann einem Speicher zugeführt werden, wenn sie zu dem Bezugsdaten ein vorbestimmtes Verhältnis aufweisen, und; daß bei jeder erneuten Speicherung der Bezugsdaten auch die dem betreifenden Kanal zugehörigen Bezugsdaten erneuert bzw. verändert werden«

2. Verfahren nach Anspruch!* dadarclt gekennzeichnet, daß die einem Kanal zugeordneten Bezugsdaten die zuletzt von diesem Kanal gespeicherten Daten sowie einen vorgegebenen Grenzwert enthalten, und? daß die zum Zeitpunkt einer erneute» Abtastung vorliegenden Daten nur dann gespeichert werden* wenn sich bei dem Vergleich ergibt» daß der Pnterschiedl zwischen diesen Daten und de» Daten der vorausgehenden Speicherung größer sßs der Grenzwert ist.

3* Verfahren nach Anspruch -2_e $s.&meh gekeniuseiefenei _m daß der Vergleich der Bezugsdaten Biii dors abgetasteten Daten in awei Schritten . vorgenommen wird» wobei im, ersten Sehritt ein Bifferenz,wert aus den abgetasteten: Daten und dem Bezugsdatenwort der letzten Speichererung aus diesem Kanal gebildet wird und im zweiten ein Vergleich des Differenzwertes mit dem Grenzwert vorgenommen wird»

4. Verfahrennach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß gemeinsam mit den abgetasteten Daten Kanalidentifizierungsdaten und Auftrittszeitdaten gespeichert werden, die bei einer späteren Entnahme Auskunft geben, von welchem Kanal die Daten stammen und zu welchem Zeitpunkt in bezug auf vorausgehend und nachfolgend gespeicherte Daten sie in diesem Kanal aufgetreten sind.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Grenzwert in Abhängigkeit von der Anzahl der in einer vorbestimmten Zeitspanne möglichen Abtastungen des betreffenden Kanals und dem noch zur Verfügung stehenden Speicherraum vor dem Vergleich verändert wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der Bildung der Auftrittszeitdaten Kenndaten für den beendeten Ablauf vorbestimmter Abtastzeitspannen abgeleitet werden, daß von den eine Speicherbelegung in kontinuierlicher Folge vornehmenden Adressierschaltmitteln Kenndaten für die Belegung bestimmter Speicherteile abgeleitet werden, und daß die Zeitablaufkenndaten und die Speicherbelegungskenndaten verglichen werden und in Abhängigkeit vom Vergleichsergebnis eine Vergrößerung oder Verkleinerung des Grenzwertes vorgenommen wird.

7. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein Bezugsdatenspeicher (18) vorgesehen ist, der über eine Abtastfolgeschaltung (42) adressierbar ist und für jede Kanalabtastung ein dem betreffenden Kanal zugeordnetes Bezugsdatenwort an eine Vergleichseinrichtung (20) liefert, daß die von einem Übertragungskanal abgetasteten Daten in einem Multiplexregister (28) zwischengespeichert und der Vergleichseinrichtung zugeführt werden,

909833/108$

I "Τ *J *J C I /

und daß ein das Überschreiten eines vorgegebenen Differenz-Grenzwertes zwischen den abgetasteten Daten und den Bezugsdaten anzeigendes Aus gangs signal der Vergleichs einrichtung die Einspeicherung der Datenaus dem Register in einen Hauptdatenspeicher (16) und eine Veränderung der jeweils gerade adressierten Bezugsdaten auslöst.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß in das die abgetasteten Daten zwisehenspeichernde Multiplexregister (28) durch eine Zeitmarkierschaltung (22) den Zeitpunkt der Abtastung markierende Daten und durch eine Äbtastfolgeschaltung (36, 42)

^ den abgetasteten Kanal identifizierende Daten eingegben werden, und daß die Adressierung des Hauptdatenspeichers (16) durch eine Folgeschältung (59) vorgenommen wird, die mit jedem Speicherbefehl die Adressierung um eine Speicherposition weiterschaltet.

9. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß wenigstens ein Teil der Übertragungskanäle zur Übertragung von Analogdaten dient, und daß jeder dieser Kanäle über ein Analog-Digital-Wandler (26) mit dem Multiplexregister (28) und der Vergleichseinrichtung (20) gekoppelt ist.

10. Einrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß mindestens einer der Übertragungskanäle eine Vorrangschaltung (154, 158, 159) aufweist, die bei Vorliegen von abtastbereiten Daten die Abtastung der übrigen Kanäle unterbricht und eine Abtastung des einen Kanals durchführt.

909833/1 OS S

11. Einrichtung nach einem der Ansprüche 7 bis 10/ dadurch gekennzeichnet, daß das im Bezugsdatenspeicher (18) unter einer Kanaladresse gespeicherte Bezugsdatenwort einen voreingestellten Grenzwert sowie die von dem betreffenden Kanal zuletzt in den Hauptdatenspeicher (16) eingegebenen Daten als Bezugswertdaten enthält.

12. Einrichtung nach den Ansprüchen 7 bis 11, dadurch gekennzeichnet, daß die Vergleichseinrichtung (20) eine Subtrahier stufe (74) aufweist, die einerseits die abgetasteten und gegebenenfalls digitalisierten Daten und andererseits die demBezugs datenspeicher (18) entnommenen Bezugs werte in Serienform zugeführt erhält und der ein Schieberegister (78) zur Aufnahme des Differenzwertes nachgeschaltet ist, daß ein erster Zähler (94) zur Aufnahme des Differenzwertes und ein zweiter Zähler (88) zur Aufnahme des den Bezugsdatenspeichefr entnommenen Grenzwertes vorgesehen ist, daß beide Zähler nach der Wertaufnahme durch gemeinsame Taktimpulse gegen Null geschaltet werden, daß ein Null-Ausgangssignal des zweiten Zählers (88) die weitere Zuführung von Taktimpulsen zu den Zählern verhindert, und daß bei Fehlen einer Null-Anzeige des ersten Zählers (94) in einem Null-Anzeige-Flipflop (130) von diesem ein Befehl zur Auslösung eines Speicherumlaufes in den Speichern (16 und 18) geliefert wird,

13. Einrichtung nach den Ansprüchen 7 bis 12, dadurch gekennzeichnet, daß die Kanal-Abtastfolge schaltung aus einem Teil der Schaltstufen der Zeitmarkierschaltung (42, 44) besteht.

909833/108$

14. Einrichtung nach den Ansprüchen 7 bis 13, dadurch gekennzeichnet, daß die Zeitmarkierschaltung aus zwei in Serie geschalteten Zähl-Schaltungen (42, 44) besteht, von denen die Zähls'tände der einen bei jeder Kanalabtastung als Auftrittszeitdaten zum Multiplexregister (28) übertragen werden und ein neuer Zählstand der anderen als Zeitmarke zwischen den Kanalabtastungen über das Multiplex-* register zum Hauptspeicher übertragen wird.

15. Einrichtung nach den Ansprüchen 7 bis 14, dadurch gekennzeichnet, daß wenigstens ein Teil der Ablaufstufen der Zeitmarkierschaltung (42, 44), welchen die Beendigung vorbestimnter Teil-Abtastzeitspannen zugeordnet ist,- mit wenigesten einem Teil der Schaltstufen der den Hauptspeicher (16) addressierenden Folge schaltung (59), welche die Belegung vorbestimmter Speicherteile anzeigen, in einer solchen Zuordnung, daß die vorbestimmten Teil-Abtastzeitspannen zur gesamten Abtastzeitspanne und die Kapazität der vorbestimmten Speicherteile zur gesamten Speicherkapazität zumindest annähernd das gleiche Verhältnis aufweisen, an die Stufen einer Vergleichssehaltung (196, 202) geführt sind, die bei Vorliegen einer Differenz zwischen den Schaltzuständen der Schaltstufen gleicher Zuordnung ~ ein Steuersignal zur Veränderung des Inhaltes des Grenzwertregisters (88) abgibt.

16. Einrichtung nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, daß der Hauptdatenspeicher aus zwei über vorbestimmte Zeitabschnitte wechselweise im Eingabe- und Ausgabe-Betrieb befindliche · Speicherteile (16a und 16b) aufweist, deren eine Eingabe und Entnahme in kontinuierlicher Folge steuernden Adree eier schaltungen an eine Vergleichseinrichtung(240) angeschlossen sind, die bei einer gegenüber der Datenausgabe im einen Speicherteil schnelleren Dateneingabe im anderen Speicherteil ein Aus gangs signal erzeugt, das eine Verändederung der Grenzwerte steuert. 009833/108S

8AD ORiGfNAL