DE3535436A1 - Arbitrationssystem fuer einen datenbus - Google Patents

Arbitrationssystem fuer einen datenbus

Info

Publication number
DE3535436A1
DE3535436A1 DE19853535436 DE3535436A DE3535436A1 DE 3535436 A1 DE3535436 A1 DE 3535436A1 DE 19853535436 DE19853535436 DE 19853535436 DE 3535436 A DE3535436 A DE 3535436A DE 3535436 A1 DE3535436 A1 DE 3535436A1
Authority
DE
Germany
Prior art keywords
unit
bus
value
arbitration
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853535436
Other languages
English (en)
Other versions
DE3535436C2 (de
Inventor
Shungo Kobe Hyogo Mori
Nobuyuki Oohira
Hiroshi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP20796684A external-priority patent/JPS6187448A/ja
Priority claimed from JP20796784A external-priority patent/JPS6186858A/ja
Priority claimed from JP415285A external-priority patent/JPS61163458A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3535436A1 publication Critical patent/DE3535436A1/de
Application granted granted Critical
Publication of DE3535436C2 publication Critical patent/DE3535436C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

Beschreibung
Gegenstand der Erfindung ist ein Arbitrationssystem,
das mehreren mit einem gemeinsamen Bus verbundenen Stationen oder Modulen zur Datenübertragung über den Bus
Gelegenheit verschafft, Zugriffsrechte zu dem Bus zu erlangen.
Wird zwischen mehreren parallel an einen Datenbus angeschlossenen Modulen im Voraus eine Prioritätsfolge festgelegt, so sind die Gelegenheiten zum Zugriff der Module auf den Datenbus nicht gleich, da, wenn ein Modul höherer Priorität den Bus für einen längeren Zeitraum besetzt, die Gelegenheiten der Module niedriger Priorität zum Zugriff auf den Bus reduziert sind. Es ist ein Arbitrationssystem oder Bus-Freigabe- bzw. -Zuordnungsoder -Zuweisungssystem entwickelt worden, das das Recht zur Erlangung der Steuerung des Buses zwischen den Modulen zuordnet, das ungleiche Gelegenheiten zur Erlangung des Zugriffsrechtes auf den Bus zwischen den
Modulen behebt. Beispielsweise ist ein in den Fig. 1
bis 4 dargestelltes Arbitrationssystem in der Literaturstelle "Multibus II, Bus Architecture Specification Handbook", OEM Microcomputer Systems (1984), Seiten 2
bis 27, bekannt. In der in Fig. 1 dargestellten Anordnung setzt eine Setzeinheit 1 Identifikationsziffern
(die nachstehend als "ID-Ziffern" bezeichnet werden),
die den Modulen zugeordnet sind und sendet diese an
eine Arbitrationseinheit 2. Mit dem Empfang eines Arbitrationsbefehlssignals führt die Arbitrationseinheit 2
einen Arbitrationszyklus entsprechend der Reihenfolge
der ID-Ziffern durch und dann gibt die Arbitrationseinheit 2 ein Busbelegungssignal ab, wenn die Herrschaft über den Bus erlangt wurde. Mit der Bezugsziffer 5 ist ein Anschluß zur Verbindung der Arbitrationseinheit 2 mit dem Bus bezeichnet.
Zur Vereinfachung wird angenommen, daß drei Module 6, 7 und 8, die jeweils eine in Fig. 1 dargestellte Arbitrationseinheit enthalten, mit einem Bus 9 gemäß Fig. 2 verbunden sind. Im Detail weist jedes Modul eine in Fig. 3 dargestellte Schaltung auf. Diese Schaltung enthält fünf NAND-Gatter GO bis G4, NAND-Gatter G5 bis G9 mit offenem Kollektor und ein UND-Gatter GlO.
Nachstehend soll die Funktionsweise dieser Schaltung näher erläutert werden. Wenn die drei Module 6, 7 und 8 Zugriff zum Bus 9 verlangen, so erlangt ein Arbitrationsanforderungssignal 3 von jedem Modul Bedeutung. In jedem der Module 6, 7 und 8 empfängt die Arbitrationseinheit 2 Signale IDO bis ID4 von der Setzeinheit 1 und gibt Arbitrationssignale über den Anschluß 5 ab. Diese Arbitrationssignale sind die Ausgangssignale der NAND-Gatter G5 bis G9 mit offenem Kollektor gemäß Fig. 3 und ein verdrahtetes ODER wird in den Bus einbezogen. Daraus folgt, daß die Busbelegungssignale einige der Module 6, 7 und 8 signifikant (= 1) werden, während die der restlichen Module nichtsignifikant (= 0) werden. Das Busbelegungssignal 4 des Moduls (im vorliegenden Fall Modul 6), das die höchste ID-Ziffer, d.h. die höchste Priorität unter den Modulen 6, 7 und 8 aufweist, die signifikante Arbitrationsanforderungssignale
3 abgeben, wird signifikant und die Busbelegungssignale
4 des Restes der Module werden nichtsignifikant. Demzu-
folge erlangt das Modul 6, das das signifikante Busbelegungssignal 4 aufweist, die Kontrolle über den Bus 9. Gleichzeitig weisen der Bus 9 und der Anschluß 5 einen Wert auf, der der Inversion des Wertes der ID-Ziffer des Moduls entspricht, das die Kontrolle über den Bus 9 erlangt hat. Nachdem die Kontrolle über den Bus 9 erlangt worden ist, wird das Busbelegungssignal 3 nichtsignifikant bis der Bus 9 zum nächsten Mal benutzt wird. Somit wird der Arbitrationszyklus unter der Annahme durchgeführt, daß Module, die eine höhere ID-Ziffer aufweisen, eine höhere Priorität zur Erlangung der Kontrolle über den Bus 9 haben.
Das bekannte Buszuweisungssystem ist in der vorbeschriebenen Weise aufgebaut, wobei jedes der funktionellen Module eine feste ID-Ziffer aufweist. Wenn demzufolge ein Modul, das eine ID-Ziffer mit höherer Priorität aufweist, fortlaufend den Bus belegt, sind die Module mit ID-Ziffern niedrigerer Priorität verpflichtet, längere Zeit zu warten, bevor sie die Kontrolle über den Bus erlangen, so daß die Gelegenheit, die Kontrolle über den Bus zu erlangen, für einige der Module besonders ungünstig ist.
Aufgabe der vorliegenden Erfindung ist es, das oben genannte Problem bezüglich des bekannten Buszuordnungssystems zu lösen und es ist daher Aufgabe der vorliegenden Erfindung, ein Buszuweisungssystem zu schaffen, das in der Lage ist, jedem der Module die Gelegenheit zu verschaffen, Kontrolle über den Bus zu erlangen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jedes Modul eine Setzeinheit zum Setzen der Identifika-
tionsziffer, eine Verriegelungseinheit zum Halten des Wertes einer von der Setzeinheit gesetzten Identifikationsziffer; eine Arbitrationseinheit, die den Prioritätspegel des Moduls mit denen anderer Module auf der Grundlage des Wertes der gehaltenen Identifikationsziffer vergleicht und ein Signal abgibt, das den Erwerb des Rechts der Benutzung des Bus anzeigt, wenn die Entscheidung getroffen wurde, daß der Prioritätspegel des mit ihr verbundenen Moduls der höchste ist und eine Änderungsvorrichtung enthält, die den Wert der von der Verriegelungseinheit gehaltenen Identifikationsziffer ändert, wenn die Arbitrationseinheit ein Busbelegungssignal abgibt.
Die erfindungsgemäße Lösung ermöglicht es, daß jedes Modul die Gelegenheit zum Zugriff auf den Bus erlangt»
Eine Änderung des Wertes einer Identifikationsziffer ist gleichbedeutend damit, daß die Priorität des Moduls, das Zugriff zum Bus erlangt hat, niedriger wird und demzufolge beim nächsten Arbitrationszyklus eines der restlichen Module die Herrschaft über den Bus erlangt. Demzufolge haben die Module die gleiche Gelegenheit, Zugriff zum Bus zu erlangen.
In einem Ausführungsbeispiel der vorliegenden Erfindung wird eine Änderung des Wertes einer an die Arbitrationseinheit abgegebenen Identifikationsziffer dadurch bewirkt, daß ein der Inversion des Wertes der Identifikationsziffer entsprechender Wert von dem gehaltenen Wert abgezogen wird oder daß ein vorbestimmter Wert von dem gehaltenen bzw. verriegelten Wert abgezogen wird.
Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles soll der der Erfindung zugrundeliegende Gedanke näher erläutert werden. Es zeigen:
Fig. 1 ein Blockschaltbild eines bekannten Arbitrationssystems, das in einem der mit einem gemeinsamen Bus verbundenen Module enthalten ist;
Fig. 2 ein Blockschaltbild der Verbindung der Module mit einem Busy
Fig. 3 eine detaillierte Schaltung einer Arbitrationseinheit des bekannten Arbitrationssystems ;
Fig. 4 ein Blockschaltbild eines mit dem erfindungsgemäßen Bus-Arbitrationssystem versehenen Moduls; und
Fig. 5 Blockschaltbilder von Modulen, die mit ver- und 6 schiedenen erfindungsgemäßen Bus-Arbitrationssystemen versehen sind.
Die im Blockschaltbild gemäß Fig. 4 mit den Bezugsziffern 1 bis 5 bezeichneten Teile sind dieselben wie die mit den gleichen Bezugsziffern in Fig. 1 versehenen Elemente. In dem Blockschaltbild gemäß Fig. 4 ist zusätzlich eine Selektoreinheit 10, eine Verriegelungseinheit 11, die an sie von der Selektoreinheit 10 abgegebene Signale speichert und eine Subtraktionseinheit 12 vorgesehen, die ein über einen Anschluß 5 abgegebenes Signal von dem Ausgangssignal der Verriegelungseinheit
11 subtrahiert, um eine Identifikationsziffer zu erhalten» Die ebenfalls diese Einheiten aufweisenden Module
6 bis 8 sind in Übereinstimmung mit dem Blockschaltbild gemäß Fig. 2 mit einem Bus 9 verbunden.
Nachstehend soll die Funktionsweise der Module näher erläutert werden. Im Ausgangszustand jedes der Module 6,
7 und 8 wählt die Selektoreinheit 10 ein Signal aus den von der Setzeinheit 1 abgegebenen Signalen IDO bis ID4 aus und speichert das ausgewählte Signal als die Identifikationsziffer des Moduls in der Verriegelungseinheit 11. In einem Arbitrationszyklus wird die in der Verriegelungseinheit gespeicherte ID-Ziffer über die Arbitrationseinheit 2 an einen Bus 9 abgegeben. Die Arbitrationseinheit 2 vergleicht die ID-Ziffern miteinander und entscheidet die Priorität des Moduls in bekannter Weise, Nur das Busbelegungssignal 4 des Moduls, das die höchste Priorität aufweist und Kontrolle über den Bus 9 erlangt hat, wird signifikant. Der Bus 9 und der Anschluß 5 haben einen Wert, der der Inversion des Wertes der ID-Ziffer des Moduls entspricht, das Herrschaft über den Bus besitzt. Darüber hinaus subtrahiert die Subtraktionseinheit 12 jedes der Module 6, 7 und 8 einen der Inversion des Wertes am Anschluß 5 entsprechenden Wert von dem Wert der ID-Ziffer, d.h. dem Wert des Ausgangs der Verriegelungseinheit 11. Das Ergebnis der Subtraktion wird in der Verriegelungseinheit 11 gespeichert. In einem nach dem Anfangszustand liegenden Zustand wählt die Selektoreinheit 10 den Ausgang der Subtraktionseinheit 12. Zu jedem Arbitrationszyklus wird der Wert der ID-Ziffer des Moduls, das die Kontrolle über den Bus 9 erlangt hat, von dem Wert der in den Modulen 6, 7 und 8 gespeicherten ID-Ziffern sub-
trahiert, um die ID-Ziffern der Module 6, 7 und 8 für den nächsten Arbitrationszyklus zu ändern.
Als Beispiel wird angenommen, daß die Werte der ID-Ziffern der Module 6, 7 und 8 gleich 10, 8 bzw. 5 sind und daß die Module 7 und 8, die die ID-Ziffern mit den Werten 8 und 5 aufweisen, einen Arbitrationszyklus ausführen. Soweit erlangt das Modul 7, das den größeren Wert der ID-Ziffer 8 aufweist, Zugriff zum Bus 9 und der Wert 8 wird von den Werten der ID-Ziffern der Module 6, 7 und 8 für die nächste Arbitration subtrahiert. Demzufolge werden die Werte 10, 8 und 5 zu Werten 2, 0 bzw. -3 reduziert. Da die Subtraktionsergebnisse Vorzeichenbits ignorieren, wird -3 als 13 angesehen und der Wert 13 als ID-Ziffer für den nächsten Arbitrationszyklus gespeichert. Da der Wert der ID-Ziffer des Moduls, das 8 als Wert der ID-Ziffer im vorangegangenen Arbitrationszyklus hatte und Zugriff zum Bus erlangte, 0 (Null) wird, ist die Priorität dieses Moduls beim nächsten Arbitrationszyklus die niedrigste, während der Wert der ID-Ziffer des Moduls, das 5 als Nummer für die ID-Ziffer in dem vorangegangenen Arbitrationszyklus hatte zu 13 beim nächsten Arbitrationszyklus, so daß dieses Modul die höchste Priorität beim nächsten Arbitrationszyklus hat.
Bei diesem Ausführungsbeispiel können 32 Werte, nämlich von 0 bis 31, entsprechend 5 Bits als Werte für die ID-Ziffern gesetzt werden, es kann aber auch jede beliebige Zahl von Bits entsprechend der Anzahl der Module gesetzt werden.
Aus der vorstehenden Beschreibung des Ausführungsbei-
spieles kann entnommen werden, daß die ID-Ziffer, die den Dringlichkeitspegel der mit dem Bus verbundenen Module repräsentiert, mit jedem Arbitrationszyklus aktualisiert wird und die höchste Priorität dem Modul zugeordnet wird, das den größten Wert der ID-Ziffer hat. Demzufolge wir die Gelegenheit, Zugriff zum Bus zu erlangen, nicht für bestimmte Module erleichtert bzw. diesen Modulen leichter ermöglicht, sondern allen Modulen wird die gleiche Gelegenheit gegeben.
In Fig. 5 ist ein weiteres Ausführungsbeispiel dargestellt, wobei die in Fig. 5 verwendeten Bezugsziffern, die mit den in Fig. 4 verwendeten Bezugsziffern übereinstimmen, gleiche Teile wie Fig. 4 bezeichnen. In dem in Fig. 5 dargestellten Modul ist die im Modul gemäß Fig. 4 verwendete Subtraktionseinheit 12 durch einen Dekrementierer 31 ersetzt worden. Der Dekrementierer empfängt ein Signal von einer Verriegelungseinheit 11 und gibt ein Ausgangssignal an eine Selektoreinheit 10 ab.
Nachstehend soll die Funktionsweise dieses Ausführungsbeispieles beschrieben werden. Befinden sich die Module 6, 7 und 8 im Ausgangszustand, so wählt die Selektoreinheit 10 ein Signal aus den Signalen IDO bis ID4 aus, die von einer Setzeinheit 1 abgegeben werden und überträgt das ausgewählte Signal an eine Verriegelungseinheit 11, die das an sie abgegebene Signal als ID-Ziffer des Moduls speichert. Wird eine Verbindung zu dem Bus gewünscht, so wird die in der Verriegelungseinheit 11 gespeicherte ID-Ziffer über eine Arbitrationseinheit 2 an einen Anschluß 5 als ID-Ziffer abgegeben. Die Arbitrationseinheit entscheidet den Prioritätspegel des Mo-
duls auf der Grundlage der ID-Ziffer in der vorbeschriebenen Weise. Nur das Busbelegungssignal 4 des Moduls mit dem höchsten Prioritätspegel, beispielsweise das Modul 6, das Kontrolle über den Bus 9 erlangt, wird signifikant. Mit der Entscheidung, daß das Busbelegungssignal 4 signifikant wird, reduziert der Dekrementierer den Wert der ID-Ziffer um einen Wert, beispielsweise um 1 (Eins), um die ID-Ziffer zu aktualisieren. Diese aktualisierte ID-Ziffer wird in der Verriegelungseinheit 11 des Moduls 6 für den nächsten Arbitrationszyklus gespeichert. In einem anderen Zustand als im Anfangszustand wählt die Selektoreinheit 10 den Ausgang des Dekrementierers 31. Da die ID-Ziffer der anderen Module 7 und 8, die noch nicht Zugriff zum Bus erlangen konnten, unverändert gehalten wurden, hat entweder das Modul 7 oder das Modul 8 den höchsten Prioritätspegel für den nächsten Arbitrationszyklus.
In Fig. 6 ist ein weiteres Ausführungsbeispiel der vorliegenden Erfindung dargestellt, in dem der Ausgangsanschluß der Setzeinheit 1 sowohl mit einem Eingang der Eingangsanschlüsse einer Subtraktionseinheit 42 als auch mit einem mit einem Bus verbundenen Anschluß 40 verbunden ist. Der Anschluß 40 ist darüber hinaus mit dem Eingangsanschluß einer Verriegelungseinheit 41 verbunden. Der Ausgangsanschluß der Verriegelungseinheit 41 ist mit dem anderen Eingangsanschluß der Subtraktionseinheit 42 verbunden. Damit ist die Subtraktionseinheit 42 in der Lage, den Wert einer in der Verriegelungseinheit 41 gespeicherten ID-Ziffer von dem Wert einer von der Setzeinheit 1 gesetzten ID-Ziffer zu subtrahieren. Das Ergebnis der Subtraktion wird an eine Arbitrationseinheit 2 übertragen. Die Funktion der Arbi-
trationseinheit 2 ist dieselbe wie die der in den Ausführungsbeispielen gemäß den Fig. 4 und 5 dargestellten und erläuterten Arbitrationseinheiten.
Eine Setzeinheit 1 eines Moduls, das Kontrolle über den Bus 9 erlangt hat, gibt ein signifikantes Signal an einen Anschluß 40 ab. Eine Verriegelungseinheit 41 hält bzw. verriegelt den Wert des signifikanten Signals. Die Subtraktionseinheit 42 subtrahiert das Signal der Verriegelungseinheit von dem Signal der Setzeinheit 1 und gibt den Rest als Ausgangssignal ab, das als ID-Ziffer der Module 6 bis 8 beim nächsten Arbitrationszyklus verwendet wird. In einem Arbitrationszyklus wird die von der Subtraktionseinheit 4 2 abgegebene ID-Ziffer über die Arbitrationseinheit 2 an den Bus 9 abgegeben. Die Arbitrationseinheit 2 führt einen Vergleich und die Entscheidung über den Prioritätspegel in bekannter Weise durch. Nur das Busbelegungssignal 4 eines Moduls, das die höchste Priorität hat und Zugriff zum Bus erlangt hat, wird signifikant und die von der Setzeinheit 1 an den Anschluß 40 abgegebene ID-Ziffer wird so übertragen wie sie ist. Die Verriegelungseinheit 41 wird in den Anfangszustand zurückgesetzt.
Somit wird bei jedem Arbitrationszyklus die ID-Ziffer des Moduls, das Kontrolle über den Bus erlangt hat, von den ID-Ziffern der Module 6, 7 und 8 subtrahiert, um den Modulen unterschiedliche ID-Ziffern für den nächsten Arbitrationszyklus zuzuführen.
Nimmt man beispielsweise an, daß die Werte der ID-Ziffern der Module 6, 7 und 8 gleich 3, 5 bzw. 10 sind und die Module 7 und 8 mit den Werten 5 und 10 der ID-
Ziffern in einen Arbitrationszyklus eintreten, während das Modul 6 Kontrolle über den Bus 9 im vorangegangenen Arbitrationszyklus erlangt hatte, so wird der Wert 3 der ID-Ziffer des Moduls 6 von der Verriegelungseinheit 41 gehalten. Anschließend betragen die Werte der Subtraktionseinheiten 42 der Module 7 und 8 gleich 2 und 7 und demzufolge erlangt das Modul 8 mit seiner größeren ID-Ziffer Kontrolle über den Bus 9. Die Verriegelungseinheit 41 jedes Moduls hält den Wert 10 der ID-Ziffer, die von der Setzeinheit des Moduls 8 gesetzt wurde. Demzufolge subtrahieren die Module 6, 7 und 8 den Wert 10 (Zehn) von den Werten ihrer ID-Ziffern, so daß die ID-Ziffern der Module 6, 7 und 8 zu -7, -5 und 0 werden. Da bei dieser Operation die Vorzeichen ignoriert werden, werden die Werte -7 und -5 als Werte 9 bzw. 11 angesehen und die Werte 9 und 11 als Werte für den nächsten Arbitrationszyklus verwendet. Damit wird der Wert der ID-Ziffer des Moduls 8, das Kontrolle über den Bus 9 im vorangegangenen Arbitrationszyklus erlangt hatte zu 0 (Null) und demzufolge der Prioritätspegel des Moduls 8 im nächsten Arbitrationszyklus der niedrigste.
In diesem Ausführungsbeispiel können 32 Werte, nämlich von 0 bis 31, entsprechend 5 Bits als Werte für die ID-Ziffern gesetzt werden, jedoch ist dieses Ausführungsbeispiel nicht auf diese Anzahl von Bits beschränkt.
Leerseite -

Claims (4)

MITSUBISHI DENKI KABUSHIKI KAISHA, 2-3, Marunouchi 2 chome Chiyoda-ku, Tokyo 10 0, Japan Arbitrationssystem für einen Datenbus Ansprüche
1. Arbitrationssystem für einen Datenbus mit mehreren, in einem gemeinsamen Bus verbundenen Modulen, die Identifikationsziffern aufweisen, die den jeweiligen Prioritätspegel darstellen, und mit einer Arbitrationseinheit, die in jedem Modul enthalten ist und auf der Grundlage der Identifikationsziffern entscheidet, ob das betreffende Modul das Recht hat, den Bus zu benutzen oder nicht,
dadurch gekennzeichnet, daß jedes Modul eine Setzeinheit (1) zum Setzen der Identifikationsziffer, eine Verriegelungseinheit (11) zum Halten des Wertes
DN/ em
Martinistraße 24 Telefon
Telecopierer
Telex
Datex-P
ΛΛ.Λ TI ΠΛΓΟ11
einer von der Setzeinheit (1) gesetzten Identifikationsziffer ;
eine Arbitrationseinheit (2), die den Prioritätspegel des Moduls mit denen anderer Module auf der Grundlage des Wertes der gehaltenen Identifikationsziffer vergleicht und ein Signal abgibt, das den Erwerb des Rechts der Benutzung des Bus anzeigt, wenn die Entscheidung getroffen wurde, daß der Prioritätspegel des mit ihr verbundenen Moduls der höchste ist und eine Änderungsvorrichtung (12, 31, 42) enthält, die den Wert der von der Verriegelungseinheit (11) gehaltenen Identifikationsziffer ändert, wenn die Arbitrationseinheit (2) ein Busbelegungssignal abgibt.
2. Arbitrationssystem nach Anspruch 1,
dadurch gekennzeichnet, daß die Arbitrationseinheit (-2) einen Wert an den Bus abgibt, der der Inversion des Wertes einer von der Verriegelungseinheit (11) an die Arbitrationseinheit (2) abgegebenen Identifikationsziffer entspricht und daß die Änderungsvorrichtung aus einer Subtraktionseinheit (12, 42) besteht, die den invertierten Wert von dem Wert der Identifikationsziffer subtrahiert, der von der Verriegelungseinheit (11) gehalten wird und die Verriegelungseinheit (11) veranlaßt, das Ergebnis der Subtraktion zu halten.
3. Arbitrationssystem nach Anspruch 1,
dadurch gekennzeichnet, daß die Änderungsvorrichtung einen Dekrementierer (31) enthält, der den Wert der von der Verriegelungseinheit (11) gehaltenen Identifikationsziffer um einen vorbestimmten Wert bei jedem Erwerb des Rechts zur Benutzung des Buses durch die Arbitrationseinheit (2) reduziert.
4. Arbitrationssystem für einen Datenbus mit mehreren, mit einem gemeinsamen Bus verbundenen Modulen, die Identifikationsziffern aufweisen, die den jeweiligen Prioritätspegel darstellen, und mit einer Arbitrationseinheit, die in jedem Modul enthalten ist und auf der Grundlage der Identifikationsziffern entscheidet, ob das betreffende Modul das Recht hat, den Bus zu benutzen oder nicht,
dadurch gekennzeichnet, daß jedes der Module eine Setzeinheit (1) zum Setzen der Identifikationsziffer, einen Anschluß zur Verwendung des Ausgangsanschlusses der Setzeinheit (1) mit dem Bus,
eine Verriegelungseinheit zum Verriegeln des an den Anschluß abgegebenen Signals,
eine Subtraktionseinheit (42), die den von der Verriegelungseinheit (11) gehaltenen Wert von dem Wert einer von der Setzeinheit (1) gesetzten Identifikationsziffer subtrahiert und
eine Arbitrationseinheit enthält, die den Pegel der Priorität des Modules mit denen der anderen Module unter Verwendung des von der Subtraktionseinheit abgegebenen Wertes als Wert der Identifikationsziffer vergleicht und ein Signal abgibt, das den Erwerb des Rechts zur Benutzung des Buses anzeigt, wenn die Entscheidung gefällt ist, daß der Prioritätspegel des zugeordneten Moduls der höchste ist.
DE19853535436 1984-10-05 1985-10-04 Arbitrationssystem fuer einen datenbus Granted DE3535436A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20796684A JPS6187448A (ja) 1984-10-05 1984-10-05 バス調停方式
JP20796784A JPS6186858A (ja) 1984-10-05 1984-10-05 バス使用権獲得方式
JP415285A JPS61163458A (ja) 1985-01-16 1985-01-16 バス調停方式

Publications (2)

Publication Number Publication Date
DE3535436A1 true DE3535436A1 (de) 1986-04-10
DE3535436C2 DE3535436C2 (de) 1991-12-05

Family

ID=27276141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853535436 Granted DE3535436A1 (de) 1984-10-05 1985-10-04 Arbitrationssystem fuer einen datenbus

Country Status (2)

Country Link
DE (1) DE3535436A1 (de)
GB (1) GB2165726B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3822324A1 (de) * 1988-01-12 1989-07-20 Mitsubishi Electric Corp Vorrichtung zum zerlegen des prioritaetswertes
WO1993002421A1 (en) * 1991-07-15 1993-02-04 Fizichesky Institut Imeni P.N.Lebedeva Akademii Nauk Sssr Method and device for forming a dynamic priority
DE19603442A1 (de) * 1996-01-31 1997-08-07 Siemens Ag Verfahren und Anordnung zum Zuteilen von Zugriffszyklen auf einen Bus eines Mikroprozessorsystems
AT403629B (de) * 1994-03-24 1998-04-27 Keba Gmbh & Co Bus-system, insbesondere prioritätsorientiertes bus-system

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515516A (en) * 1994-03-01 1996-05-07 Intel Corporation Initialization mechanism for symmetric arbitration agents
US6061599A (en) * 1994-03-01 2000-05-09 Intel Corporation Auto-configuration support for multiple processor-ready pair or FRC-master/checker pair
TW400483B (en) * 1994-03-01 2000-08-01 Intel Corp High performance symmetric arbitration protocol with support for I/O requirements
GB2293943B (en) * 1994-10-04 1998-06-17 Motorola Israel Ltd Communications system with priority scheme for reduced access delay
DE19526378A1 (de) * 1995-07-19 1997-01-23 Telefunken Microelectron Datenbussystem
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5761452A (en) * 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
US5805840A (en) * 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) * 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
WO2005107175A1 (en) * 2004-04-28 2005-11-10 Freescale Semiconductor, Inc An arbiter for a serial bus system
US7869400B2 (en) 2006-10-16 2011-01-11 Stmicroelectronics, Inc. Method of inter-system coexistence and spectrum sharing for dynamic spectrum access networks-on-demand spectrum contention
US8254922B2 (en) 2006-10-16 2012-08-28 Stmicroelectronics, Inc. Zero delay frequency switching with dynamic frequency hopping for cognitive radio based dynamic spectrum access network systems
US8494546B2 (en) 2006-10-16 2013-07-23 Stmicroelectronics, Inc. Method of inter-system communications dynamic spectrum access network systems-logical control connections
US8780882B2 (en) * 2008-01-16 2014-07-15 Stmicroelectronics, Inc. On-demand spectrum contention for inter-cell spectrum sharing in cognitive radio networks
US8824432B2 (en) 2008-01-16 2014-09-02 Stmicroelectronics, Inc. Beaconing period framing for efficient multi-channel inter-cell communications in cognitive radio networks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488218A (en) * 1982-01-07 1984-12-11 At&T Bell Laboratories Dynamic priority queue occupancy scheme for access to a demand-shared bus
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
GB2125257B (en) * 1982-08-04 1986-03-26 Plessey Co Plc Improved local area network systems
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z.: FÄRBER, G., Ein dezentralisierter fairer Bus-Arbiter, In: Elektronik, M.8, 1980, S.65-68 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3822324A1 (de) * 1988-01-12 1989-07-20 Mitsubishi Electric Corp Vorrichtung zum zerlegen des prioritaetswertes
WO1993002421A1 (en) * 1991-07-15 1993-02-04 Fizichesky Institut Imeni P.N.Lebedeva Akademii Nauk Sssr Method and device for forming a dynamic priority
AT403629B (de) * 1994-03-24 1998-04-27 Keba Gmbh & Co Bus-system, insbesondere prioritätsorientiertes bus-system
DE19603442A1 (de) * 1996-01-31 1997-08-07 Siemens Ag Verfahren und Anordnung zum Zuteilen von Zugriffszyklen auf einen Bus eines Mikroprozessorsystems

Also Published As

Publication number Publication date
GB8524539D0 (en) 1985-11-06
GB2165726A (en) 1986-04-16
DE3535436C2 (de) 1991-12-05
GB2165726B (en) 1988-07-27

Similar Documents

Publication Publication Date Title
DE3535436A1 (de) Arbitrationssystem fuer einen datenbus
DE2913288C2 (de) Multiprozessoranlage mit einer Vielzahl von Prozessorbausteinen
DE2901762C2 (de) Datenübertragungsanlage
DE2606210A1 (de) Die prioritaet im vorgriff zuteilende schaltung
DE2212501C2 (de) Einrichtung zur Übertragung asynchroner, digitaler Signale
DE2457312A1 (de) Datenbehandlungseinrichtung mit einem feldwaehler
DE3106862C2 (de) Prioritätszuteilschaltungsanordnung
DE2943149C2 (de) Ringnetzwerk mit mehreren an eine Daten-Ringleitung angeschlossenen Prozessoren
DE3146356A1 (de) Datenverarbeitungssystem
DE3829748A1 (de) Modem-system
DE2731188A1 (de) Datenverarbeitungssystem
DE1424762B2 (de) Datenverarbeitungsanlage
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE2212373A1 (de) Schnelles Sperrgatter
DE2406740A1 (de) System zur regelung von verfahrensausruestungen
DE102020107867A1 (de) Datenspeichervorrichtung, Datenverarbeitungssystem und Beschleunigungsvorrichtung dafür
EP0050305B1 (de) Einrichtung zur Steuerung des Zugriffes von Prozessoren auf eine Datenleitung
DE4426001A1 (de) Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2645341A1 (de) Koppleranordnung
DE1806172A1 (de) Prioritaetsschaltung
DE3426902A1 (de) Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage
DE4438416B4 (de) Entscheidungsvorrichtung zur sofortigen Modifizierung der Struktur
DE3325791C2 (de) Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE2719282C3 (de) Datenverarbeitungssystem

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee