DE3822324A1 - Vorrichtung zum zerlegen des prioritaetswertes - Google Patents

Vorrichtung zum zerlegen des prioritaetswertes

Info

Publication number
DE3822324A1
DE3822324A1 DE3822324A DE3822324A DE3822324A1 DE 3822324 A1 DE3822324 A1 DE 3822324A1 DE 3822324 A DE3822324 A DE 3822324A DE 3822324 A DE3822324 A DE 3822324A DE 3822324 A1 DE3822324 A1 DE 3822324A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
input
input signal
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3822324A
Other languages
English (en)
Other versions
DE3822324C2 (de
Inventor
Hideyuki Terane
Shinichi Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3822324A1 publication Critical patent/DE3822324A1/de
Application granted granted Critical
Publication of DE3822324C2 publication Critical patent/DE3822324C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74—Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

Die Erfindung bezieht sich auf eine Vorrichtung zum Zerlegen des Prioritätswertes, die aus einem aus einer Mehrzahl von Bits bestehenden Eingangssignal alle "1" entfernt mit Ausnahme eines Bits, dessen Prioritätswert der höchste ist.
Die beschriebene Vorrichtung zum Zerlegen des Prioritätswerts führt eine derartige Verarbeitung durch, daß beispielsweise im Fall, daß ein 8-Bit-Eingangssignal (00011010) ist, als Ausgangssignal (00010000) erhalten wird, wobei das höchstwertige bzw. werthöchste Bit "1" intakt belassen wird und die anderen Bits auf "0" gesetzt werden. Das bedeutet, daß diese Vorrichtung eine Schaltung ist, bei der bei einem eingegebenen Datensatz das höchstwertige Bit, bei dem eine "1" gesetzt ist, wirksam wird und die anderen Bits, bei denen eine "1" gesetzt ist, in eine "0" umgeschrieben werden.
Fig. 1 ist ein Schaltdiagramm, welches eine konventionelle Vorrichtung zum Zerlegen eines n-Bit-Prioritätswerts zeigt. Ein n-Bit-Eingangssignal X n-1, X n-2, X n-3, X n-4, . . . . X₁, X₀ wird in ein n-Bit-Ausgangssignal Z n-1, Z n-2, Z n-3, Z n-4, . . . . Z₁, Z₀ mittels n-1 ODER-Schaltungen Y n-2, Y n-3, Y n-4, . . . . Y₁, Y₀ und n-1 EXKLUSIV-ODER- Schaltungen W n-2, W n-3, W n-4, . . . . W₁, W₀ konvertiert. Sämtliche eingegebenen Daten X n-2, X n-3, X n-4, . . . . X₁, X₀ werden jeweils einer ODER-Schaltung Y n-2, Y n-3, Y n-4, . . . . Y₁, Y₀ zugeführt, und die höchstwertigen eingegebenen Daten X n-1 werden dem anderen Eingang der ODER- Schaltung Y n-2 und der EXKLUSIV-ODER-Schaltung W n-2 zugeführt. Auch wird das Ausgangssignal jeder der ODER- Schaltungen Y n-2, Y n-3, Y n-4, . . . . Y₁, Y₀ dem einen Eingang der EXKLUSIV-ODER-Schaltungen W n-2, W n-3, W n-4, . . . . W₁ bzw. W₀ zugeführt, und das Ausgangssignal einer jeden der anderen ODER-Schaltungen Y n-2, Y n-3, Y n-4, . . . . Y₁ mit Ausnahme von Y₀ wird dem anderen Eingang jeder der ODER-Schaltungen Y n-3, Y n-4, . . . . Y₁, Y₀ der niedrigwertigen bzw. wertniedrigen Bitseite und dem anderen Eingang einer jeden EXKLUSIV-ODER-Schaltung W n-3, W n-4, . . . . W₁ bzw. W₀ zugeführt. Sodann werden die entsprechenden Ausgangssignale Z n-2, Z n-3, Z n-4, . . . . Z₁, Z₀ der EXKLUSIV-ODER-Schaltungen W n-2, W n-3, W n-4, . . . . W₁, W₀ als Ausgangssignale dieser Vorrichtung zum Zerlegen des Prioritätswerts genommen. Auch werden die höchstwertigen eingegebenen Daten X n-1 unverändert als Ausgangsdaten Z n-1 genommen.
Bei einer solchen Konfiguration werden Daten, welche durch die ODER-Schaltungen Y n-2, Y n-3, Y n-4, . . . . Y₁, Y₀ hindurchgelangen, solche Daten, bei denen die Bits anschließend an die höchstwertige "1" alle auf "1" gesetzt werden. D. h., wenn ein eingegebener Datensatz (00011010) ist, so wird er (00011111). Wenn anschließend die Daten durch die EXKLUSIV-ODER-Schaltungen W n-2, W n-3, W n-4, . . . . W₁, W₀ gelangen, so wird nur das Ausgangssignal der Schaltung, in die eine "0" und eine "1" eingegeben wurden, eine "1", und daher wird das höchstwertige Bit "1" intakt gelassen, und die anderen Bits werden "0". Dementsprechend wird als Ausgangssignal (00010000) erhalten.
Bei der vorstehend beschriebenen konventionellen Vorrichtung werden aufgrund der ODER-Schaltungen Y n-2, Y n-3, Y n-4, . . . . Y₁, Y₀ Signal-Laufzeiten erzeugt und daher besteht bei der Vorrichtung die Schwierigkeit, daß die Verarbeitungsgeschwindigkeit gering ist und daß mit zunehmender Anzahl von Bits der Unterschied in der Verarbeitungsgeschwindigkeit zwischen den höherwertigen Bits und den niedrigwertigen Bits anwächst.
Mit der vorliegenden Erfindung soll eine Vorrichtung zum Zerlegen des Prioritätswertes und eine diese darstellende logische Schaltung geschaffen werden, die eine höhere Verarbeitungsgeschwindigkeit aufweist, indem eine solche Konfiguration gewählt wird, daß im Falle, daß eine "1" in einer Gruppe einer Mehrzahl von nebeneinander angeordneten Bits existiert, diese direkt zu Schaltungen der Gruppe einer Vielzahl von Bits der niedrigwertigen Seite übertragen wird.
Die erfindungsgemäße Prioritätswert-Zerlegungsvorrichtung umfaßt grundsätzlich eine Konfiguration, bei der Schaltungen, die aus Kombinationen von ODER-Schaltungen und EXKLUSIV-ODER-Schaltungen ähnlich den konventionellen Schaltungen bestehen, in Gruppen auf der Basis einer Mehrzahl von Bits geteilt werden, und daß eine logische Summe der eingegebenen Daten auf einer Gruppenbasis erhalten wird, wobei diese logische Summe einer Gruppe der niedrigwertigen Bitseite als ein Übertragungs- Ausgangssignal zugeführt wird.
Wenn in einer Gruppe der hochwertigen Bitseite eine "1" vorhanden ist, so wird die vorgenannte logische Summe "1" und diese wird unmittelbar zu einer Gruppe der niedrigwertigen Bitseite übertragen. Hierdurch wird die Verzögerung der Verarbeitung der niedrigwertigen Bitseite in hohem Ausmaß reduziert.
Weitere vorteilhafte Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung, in der mehrere Ausführungsbeispiele der Erfindung anhand der Zeichnung näher beschrieben werden. In der Zeichnung zeigen:
Fig. 1 ein Schaltdiagramm einer konventionellen Prioritätswert- Zerlegungsvorrichtung,
Fig. 2 ein schematisches Schaltungsdiagramm, welches die gesamte Konfiguration einer erfindungsgemäßen Prioritätswerts- Zerlegungsvorrichtung zeigt,
Fig. 3 ein logisches Diagramm, welches den wesentlichen Teil der erfindungsgemäßen Vorrichtung zeigt, und
Fig. 4 ein logisches Diagramm, welches einen wesentlichen Teil einer weiteren Ausführungsform zeigt.
Gemäß Fig. 2 werden n/4 (n/4 ist eine ganze Zahl) logische Schaltungen 10, 10 . . . . mit 4-Bit-Eingängen und 4-Bit-Ausgängen verwendet und über die Eingangssignale X n-1, X n-2, . . . . X₂, X₁ und X₀ werden die Ausgangssignale Z n-1, Z n-2, . . . . Z₂, Z₁ und Z₀ erhalten.
Fig. 3 zeigt eine logische Schaltung 10 und die Bezugsziffern 11, 12, 13 und 14 bezeichnen 4-Bit-Eingangsanschlüsse, über die die zu verarbeitenden Daten X n-1, X n-2, . . . . X₂, X₁ und X₀ oder dergleichen eingegeben werden, und die Bezugsziffern 15, 16, 17 und 18 bezeichnen 4-Bit-Ausgangsanschlüsse, von denen verarbeitete Daten Z n-1, Z n-2, . . . . Z₂, Z₁, Z₀ oder dergleichen ausgegeben werden. Alle den Eingangsanschlüssen 11, 12, 13 und 14 eingegebenen Daten werden jeweils einer der ODER-Schaltungen 19, 20, 21 bzw. 22 eingegeben, und die Ausgangssignale jeder der ODER-Schaltungen 19, 20, 21 und 22 werden jeweils einer der EXKLUSIV-ODER- Schaltungen 23, 24, 25 bzw. 26 zugeführt. Des weiteren wird das Ausgangssignal einer jeden der ODER-Schaltungen der drei Bits der hochwertigen Seite 19, 20 und 21 des anderen Eingangssignals einer jeden ODER-Schaltung der niedrigwertigen Seite 20, 21 bzw. 22 und der andere Eingang der EXKLUSIV-ODER-Schaltungen 24, 25, bzw. 26.
Bei der erfindungsgemäßen Vorrichtung ist zusätzlich zu den Eingangsanschlüssen 11, 12, 13 und 14 ein Übertragssignal- Eingangsanschluß Ci installiert, und die diesem Anschluß Ci eingegebenen Daten werden als anderes Eingangssignal jeweils der ODER-Schaltung 19 und der EXKLUSIV-ODER-Schaltung 23 eingegeben.
Weiterhin ist bei der erfindungsgemäßen Vorrichtung eine ODER-Schaltung 27 mit fünf Eingängen installiert, und dieser Schaltung 27 werden die den Eingangsanschlüssen 11, 12, 13, 14 und Ci zugeführten Daten zugeführt und das Ausgangssignal der Schaltung 27 wird von einem Übertragssignal-Ausgangsanschluß Co abgenommen.
Die logischen Schaltungen 10, 10 . . . . sind in Serie derart miteinander verbunden, daß der Übertragsignal- Ausgangsanschluß Co der hochwertigen Bitseite mit dem Übertragsignal-Eingangsanschluß Ci der niedrigwertigen Bitseite verbunden ist. Weiterhin ist der Übertragsignal- Eingangsanschluß Ci der logischen Schaltung 10 mit dem höchstwertigen Bit an Masse gelegt.
Im folgenden wird die Funktion der erfindungsgemäßen Vorrichtung beschrieben. Die Schaltung bestehend aus einer Kombination der ODER-Schaltungen 19, 20, 21 und 22 und der EXKLUSIV-ODER-Schaltungen 23, 24, 25 und 26 einer einzigen logischen Schaltung 10 arbeitet in ähnlicher Weise wie die konventionelle Schaltung. D. h., daß, wenn eine "1" am Eingang der hochwertigen Seite existiert, im Ausgang der ODER-Schaltung sämtliche folgenden Bits "1" werden. Dementsprechend gibt von den EXKLUSIV-ODER-Schaltungen der drei Bits der niedrigwertigen Seite nur eine einzige EXKLUSIV-ODER-Schaltung, der eine "0" und eine "1" eingegeben wird, eine "1" aus.
Im Falle, daß das Übertrag-Eingangssignal eine "1" ist, ist der Ausgang der ODER-Schaltung 19 "1" und zwei Eingänge der EXKLUSIV-ODER-Schaltung 23 werden "1" und daher wird das Ausgangssignal des Anschlusses 15 eine "0".
Im Falle, daß das Übertrag-Eingangssignal eine "0" ist, ist, wenn der dem Anschluß 11 zugeführte höchstwertige Biteingang eine "1" ist, der Ausgang der ODER-Schaltung 19 eine "1" und daher wird der Ausgang der EXKLUSIV- ODER-Schaltung 23 eine "1". Wenn umgekehrt dieser Eingang "0" ist, so sind die Eingänge der EXKLUSIV-ODER- Schaltung 23 beide "0" und der Ausgang wird daher "0".
Ein solches Übertragsignal wird als Ausgangssignal der ODER-Schaltung 27 gebildet.
Wenn daher irgendeinem Eingangsanschluß 11, 12, 13 oder 14 der logischen Schaltung 10 der hochwertigen Bitseite eine "1" eingegeben wird, so wird das Signal sofort allen Übertrag-Eingangsanschlüssen Ci der logischen Schaltungen 10, 10 . . . . der niedrigwertigen Bitseite zugeführt und deren Ausgangsanschlüsse 15 werden natürlich "0", und die anderen Ausgangsanschlüsse 16, 17 und 18 werden ebenfalls "0". Sodann wird in der logischen Schaltung 10, der eine "1" eingegeben wurde, eine "1" als Ausgangssignal des entsprechenden Bits erhalten und die anderen Ausgänge werden "0".
Wenn im Gegensatz hierzu keinem der Eingangsanschlüsse der logischen Schaltung 10 der hochwertigen Bitseite eine "1" eingegeben wird, so wird das Übertragsignal "0" sofort allen Übertrag-Eingangsanschlüssen Ci der logischen Schaltungen 10, 10 . . . . der niedrigwertigen Bitseite zugeführt und in den entsprechenden Schaltungen wird das Ausgangssignal derjenigen Schaltung, der die höchstwertige "1" eingegeben wurde, eine "1", und die anderen Ausgänge werden "0".
Beim vorstehend beschriebenen Ausführungsbeispiel werden an der Ausgangsseite der logischen Schaltung 10 EXKLUSIV-ODER-Schaltungen 23, 24, 25 und 26 verwendet, wie jedoch in Fig. 4 gezeigt ist, kann in alternativer Weise das gleiche logische Ausgangssignal auch erreicht werden unter Verwendung von logischen Produktschaltungen 33, 34, 35 und 36 des Inversions-Typs mit einem Eingang, wobei die hochwertige Bitseite ein Inversions- Eingang ist.
Im Falle der vorstehend beschriebenen Erfindung wird eine Verzögerung nur durch die Laufzeiten in den ODER- Schaltungen 19, 20, 21 und 22 in einer einzigen logischen Schaltung verursacht oder durch die Laufzeit in der ODER-Schaltung 27. Obwohl somit eine Anzahl von Bits verarbeitet werden, wird die Verarbeitungsgeschwindigkeit im Vergleich zu konventionellen Prioritätswert- Zerlegevorrichtungen deutlich schneller.

Claims (6)

1. Prioritätswert-Zerlegevorrichtung, gekennzeichnet durch eine Mehrzahl logischer Schaltungen (10) mit
  • - m ersten ODER-Schaltungen (19-22), denen jeweils erste m-Bit-Eingangssignale zugeführt werden,
  • - m EXKLUSIV-ODER-Schaltungen (23-26), denen die Ausgangssignale der ersten ODER-Schaltungen eingegeben werden,
  • - einer zweiten ODER-Schaltung (27), der die ersten Eingangssignale und ein zweites 1-Bit-Eingangssignal zugeführt werden,
  • - wobei die erste ODER-Schaltung und die EXKLUSIV-ODER- Schaltung des höchstwertigen Bits das zweite Eingangssignal als anderes Eingangssignal haben,
  • - und die anderen ersten ODER-Schaltungen und EXKLUSIV- ODER-Schaltungen das Ausgangssignal der ersten ODER- Schaltung der höherwertigen Bitseite als anderes Eingangssignal haben,
  • - wobei die logischen Schaltungen (10) in Serie verbunden sind, wobei der Ausgang (Co) der zweiten ODER- Schaltung (27) als zweiter Eingang (Ci) der logischen Schaltung (10) der niedrigwertigen Bitseite genommen wird und der zweite Eingang (Ci) der logischen Schaltung (10) der höchstwertigen Bitseite auf ein vorbestimmtes Potential eingestellt wird,
  • - wobei die zu verarbeitenden Daten die ersten Eingangssignale darstellen und die Ausgangssignale der EXKLUSIV- ODER-Schaltung die verarbeiteten Ausgangssignale darstellen.
2. Logische Schaltung mit
  • - m ersten ODER-Schaltungen (19-22), denen ein erstes m-Bit-Eingangssignal zugeführt wird,
  • -m EXKLUSIV-ODER-Schaltungen (23-26), denen die Ausgangssignale der ersten ODER-Schaltungen zugeführt werden, und
  • - einer zweiten ODER-Schaltung (27), der als Eingangssignale die ersten Eingangssignale und ein zweites 1-Bit Eingangssignal zugeführt wird,
dadurch gekennzeichnet, daß
  • - der ersten ODER-Schaltung (19) und der EXKLUSIV-ODER- Schaltung (23) des höchstwertigen Bits als anderes Eingangssignal ein zweites Eingangssignal zugeführt werden
  • - und den anderen ersten ODER-Schaltungen (20, 21, 22) und EXKLUSIV-ODER-Schaltungen (24, 25, 26) als anderes Eingangssignal das Ausgangssignal der ersten ODER-Schaltung der höherwertigen Bitseite zugeführt werden.
3. Prioritätswert-Zerlegevorrichtung, gekennzeichnet durch eine Mehrzahl logischer Schaltungen (10) mit
  • - m ersten ODER-Schaltungen (19-22), denen ein erstes m-Bit-Eingangssignal zugeführt wird,
  • - m logischen Produktschaltungen (33-36) des Inversions- Typs mit einem Eingang, denen die Ausgangssignale der ersten ODER-Schaltungen über entsprechende nicht-invertierte Eingangsanschlüsse zugeführt werden, und
  • - einer zweiten ODER-Schaltung (27), der als Eingangssignale das erste Eingangssignal und ein zweites 1-Bit-Eingangssignal zugeführt wird,
  • - wobei der ersten ODER-Schaltung (19) und der logischen Produktschaltung des höchstwertigen Bits das zweite Eingangssignal als anderes Eingangssignal zugeführt werden, und
  • - wobei den anderen ersten ODER-Schaltungen und logischen Produktschaltungen das Ausgangssignal der ersten ODER-Schaltung der höherwertigen Bitseite als anderes Eingangssignal zugeführt werden,
  • - wobei die logischen Schaltungen (10) in Serie mit dem Ausgang der zweiten ODER-Schaltung (27) verbunden sind, der als zweiter Eingang (Ci) der logischen Schaltung (10) der niedrigwertigen Bitseite verwendet wird, wobei der zweite Eingang (Ci) der logischen Schaltung (10) der höchstwertigen Bitseite auf ein vorbestimmtes Potential gelegt ist,
  • - wobei die zu verarbeitenden Daten die ersten Eingangssignale darstellen und die Ausgangssignale der logischen Produktschaltung die verarbeiteten Ausgangssignale darstellen.
4. Logische Schaltung mit
  • - m ersten ODER-Schaltungen (19-22), denen ein erstes m-Bit-Eingangssignal zugeführt wird,
  • - m logischen Produktschaltungen (33-36) des Inversions- Typs mit einem Eingang, deren entsprechenden nicht-invertierten Eingangsanschlüssen die Ausgangssignale der ersten ODER-Schaltungen (19-22) zugeführt werden, und
  • - einer zweiten ODER-Schaltung (27), der als Eingangssignale das erste Eingangssignal und ein zweites 1-Bit-Eingangssignal zugeführt wird,
dadurch gekennzeichnet, daß
  • - der ersten ODER-Schaltung (19) und der logischen Produktschaltung (33) des höchstwertigen Bits als anderes Eingangssignal das zweite Eingangssignal zugeführt werden und
  • - den anderen ersten ODER-Schaltungen (20-22) und logischen Produktschaltungen (34-36) als andere Eingangssignale das Ausgangssignal der ersten ODER-Schaltung der höherwertigen Bitseite zugeführt werden.
DE3822324A 1988-01-12 1988-07-01 Vorrichtung zum Zerlegen des Prioritätswertes Expired - Fee Related DE3822324C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63005294A JPH01180626A (ja) 1988-01-12 1988-01-12 優先順位分解器

Publications (2)

Publication Number Publication Date
DE3822324A1 true DE3822324A1 (de) 1989-07-20
DE3822324C2 DE3822324C2 (de) 1993-12-16

Family

ID=11607226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3822324A Expired - Fee Related DE3822324C2 (de) 1988-01-12 1988-07-01 Vorrichtung zum Zerlegen des Prioritätswertes

Country Status (3)

Country Link
US (1) US4954978A (de)
JP (1) JPH01180626A (de)
DE (1) DE3822324C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746310B2 (ja) * 1987-06-30 1995-05-17 三菱電機株式会社 半導体論理回路
JPH0446414A (ja) * 1990-06-14 1992-02-17 Fujitsu Ltd 選択制御回路
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
JPH0659858A (ja) * 1992-08-10 1994-03-04 Mitsubishi Electric Corp 浮動小数点演算装置
US5321640A (en) * 1992-11-27 1994-06-14 Motorola, Inc. Priority encoder and method of operation
US6173300B1 (en) * 1998-08-11 2001-01-09 Advanced Micro Devices, Inc. Method and circuit for determining leading or trailing zero count
US6329838B1 (en) * 1999-03-09 2001-12-11 Kabushiki Kaisha Toshiba Logic circuits and carry-lookahead circuits
US6889235B2 (en) * 2001-11-16 2005-05-03 Apple Computer, Inc. Method and apparatus for quantifying the number of identical consecutive digits within a string

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090238A (en) * 1976-10-04 1978-05-16 Rca Corporation Priority vectored interrupt using direct memory access
DE3535436A1 (de) * 1984-10-05 1986-04-10 Mitsubishi Denki K.K., Tokio/Tokyo Arbitrationssystem fuer einen datenbus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5278332A (en) * 1975-12-25 1977-07-01 Agency Of Ind Science & Technol Batch digit shifter
US4064421A (en) * 1976-07-22 1977-12-20 Burroughs Corporation High speed modular arithmetic apparatus having a mask generator and a priority encoder
US4420695A (en) * 1981-05-26 1983-12-13 National Semiconductor Corporation Synchronous priority circuit
JPS5899836A (ja) * 1981-12-10 1983-06-14 Nippon Telegr & Teleph Corp <Ntt> エンコ−ダ回路
JPS59206942A (ja) * 1983-05-11 1984-11-22 Nec Corp 先行壱検出回路
JPS59216245A (ja) * 1983-05-25 1984-12-06 Nec Corp 正規化回路
JPS62229436A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 二進数デ−タ判別回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090238A (en) * 1976-10-04 1978-05-16 Rca Corporation Priority vectored interrupt using direct memory access
DE3535436A1 (de) * 1984-10-05 1986-04-10 Mitsubishi Denki K.K., Tokio/Tokyo Arbitrationssystem fuer einen datenbus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ISBN 0-904047-27-X, S. 7-403 *
Texas Instruments, The TTL Data Book for Design Engineers, Third European Edition 1979 *

Also Published As

Publication number Publication date
DE3822324C2 (de) 1993-12-16
JPH01180626A (ja) 1989-07-18
US4954978A (en) 1990-09-04

Similar Documents

Publication Publication Date Title
EP0264470B1 (de) Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen
DE69130640T2 (de) Arithmetische Operationseinheit mit Bit-Invertierungsfunktion
DE4121444A1 (de) System und verfahren zur fehlerdetektion und zur reduzierung von simultanem schaltrauschen
DE4101004C2 (de) Paralleler Multiplizierer mit Sprungfeld und modifiziertem Wallac-Baum
DE3427669C2 (de) Signalverarbeitungsschaltung
DE69223100T2 (de) Verfahren und Vorrichtung zur Verarbeitung von virtuellen Unterverbindungen in SONET
DE69427339T2 (de) Begrenzerschaltung
DE3822324A1 (de) Vorrichtung zum zerlegen des prioritaetswertes
DE68926131T2 (de) Steuerdatengenerator für Sortierprozessor
EP0257362A1 (de) Addierer
EP0139207B1 (de) Schaltung zur CSD-Codierung einer im Zweierkomplement dargestellten, binären Zahl
DE3853369T2 (de) Steuerungssystem für einen Speicher.
DE3329023C2 (de)
DE3836205C2 (de)
DE2900587B2 (de) Decodierschaltung
DE3326388C2 (de)
DE2645621A1 (de) Blockfolgenverarbeitender prozessor fuer nicht gleichmaessig kodierte digitale daten
DE3843372A1 (de) Verfahren und schaltungsanordnung zur taktanpassung in der digitalen nachrichtentechnik
DE3113189C2 (de) Vorrichtung zur Umsetzung von digitalen Zeichencodes, die von einem Datenverarbeitungssystem empfangen oder geliefert werden
EP0333884B1 (de) CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen
DE69130249T2 (de) Dekodierer für 5B6B-Kode
DE3302885A1 (de) Verfahren und vorrichtung zur multiplikation
DE69326517T2 (de) Verfahren und Vorrichtung zur digitalen Signalverarbeitung
DE3587401T2 (de) Maskensignalgenerator.
EP0840230A2 (de) Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee