DE2645621A1

DE2645621A1 - Blockfolgenverarbeitender prozessor fuer nicht gleichmaessig kodierte digitale daten

Info

Publication number: DE2645621A1
Application number: DE19762645621
Authority: DE
Inventors: Savid Gavin Messerschmitt
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-10-09
Filing date: 1976-10-08
Publication date: 1977-04-21
Also published as: GB1555027A; SE7610782L; FR2327678A1; SE428165B; CA1093211A; FR2327678B1; JPS5247671A; US4040049A; DE2645621C2; NL7611100A

Description

BLUMBACH . WESER · BERGEN · KRAMER ZWIRNER · HIRSCH

PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN Z D H O O Z I

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237

Western Electric Company, Incorporated Messerschmitt New York, N.Y., USA

Blockfolgen- verarbeitender Prozessor für nicht gleichmäßig kodierte digitale Daten

Die Erfindung betrifft ein Verfahren zum Expandieren eines ersten Bloc!?? digitaler Daten in einen zweiten Block digitaler Daten, wobei jedes Zeichen im zweiten Block Segmentbits zur Identifizierung eines Amplitudenbereichs und Mantissenbits zur Identifizierung eines Intervalls in diesem Bereich aufweist, sowie eine Vorrichtung für ein solches Verfahren, zur Verarbeitung eines ersten Blocks digitaler Daten, von denen jedes einem Wert entsprechende Segmentbüs und Mantissenbits aufweist, wobei die Vorrichtung eine Einrichtung zur Entwicklung eines zweiten Blocks digitaler Zeichen aufweist, die je wenigstens ein Bit weniger (one fewer bit) als ein entsprechendes Zeichen im ersten Block haben.

München: Kramer. Dr. Weser -Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner

7 09816/1054

^ 7645621

In einem Pulskodemodulationssystem (PCM-System) dient ein typischer Analog/Digital-Kodierer zur Quantisierung eines analogen Abtastwertes und zur Erzeugung eines digitalen Zeichens. Bei einer nichtgleichförmigen PCH-Kodierung, bei der beispielsweise entsprechend einem μ, = 255-Kompandierungsgesetz kodiert wird, wie es in den D2- und D3-Kanalbänken des Beil-Systems verwendet wird, wird jeder Analogabtastwert in ein Acht-Bit-Digitalzeichen umgesetzt. Das Anfangsbit des digitalen Zeichens repräsentiert das Vorzeichen oder die Polarität der Analogabtastung, während die Grobamplitude der Analogabtastung durch die dem Vorzeichenbit folgenden drei Bits dargestellt wird. Jeder Wert dieser drei Bits, der als Segmentoder Abschnittwert bekannt ist, repräsentiert einen von acht Amplitudenbereichen. Der Wert aufeinanderfolgender Segmente entspricht einer Amplitudenverdopplung der Analogabtastung. Schließlich repräsentieren die Mantissenbits genannten restlichen vier Digitalbits eines von sechzehn gewöhnlich gleich langen Intervallen, die in jedem der Segmente oder Abschnitte vorhanden sind.

Ein PCM-Block wird verwendet zur Anzeige, daß ein Digitalblockprozessor zum Komprimieren einer vorbestimmten Anzahl nicht gleichförmig kodierter digitaler PCM-Zeichen verwendet wird. Der PCM-Block kann in einer digitalen Verzögerungseinrichtung gespeichert werden, während der im Block vorhandene

7 O 9 8 1 6 / 1 O g 4

maximale Segtnentwert bestimmt wird. Der Drei-Bit-Maximalwert kann dann zu einer Empfangsstation übertragen v/erden. Danach kann Zeichen für Zeichen jedes PCM-Zeichen in dem Block vorteilhaft kodiert werden, um ein Zeichen mit weniger Bits zu erzeugen, das als NIC-Digitalzeichen (Nearly Instantaneous Companded, d. h., nahezu augenblicklich kompandiert) bezeichnet wird. Eine Vielzahl von NIC-Zeichen wird NIC-Block genannt. Jedes NIC-Zeichen in einem NIC-Block besteht aus sechs Bits. Das Anfangsbit ist das selbe wie das Vorzeichenbit im PCM-Zeichen. Das zweite Bit wird folgendermaßen bestimmt*

(1) Wenn das PCM-Zeichen einen dem maximalen Segmentwert gleichen Segmentwert aufweist und der maximale Wert nicht "000" ist, werden die drei den Segmentwert repräsentierenden Bits einfach durch eine logische Eins ersetzt, so daß das zweite Bit im NIC-Zeichen eine logische Eins wird, oder

(2) wenn entweder das PCM-Zeichen einen Segmentwert hat, der nicht gleich dem maximalen Segmentwert ist, oder der maximale Segmentwert "000" ist, wird das zweite Bit im NIC-Zeichen eine logische Null.

Die restlichen vier Bits im NIC-Zeichen werden in Abhängigkeit von der folgenden Schieboperation erhalten. Die Mantissenbits für ein gespeichertes PCM-Zeichen werden in ein Schieberegister gegeben. Das Register wird danach um einen Betrag nach rechts verschoben, der abhängt von der Differenz zwischen dem maximalen Segmentwert und demjenigen Segmentwert,

7 0 9 B 1 B / 1 0

• f.

aer durch die Segmentbits des gespeicherten PCM-Zeichens repräsentiert wird. Das resultierende Sechs-Bit-NIC-Zeichen wird dann zu einer Empfangsstation übertragen. In der Empfangsstation werden der maximale Segmentwert und das NIC-Zeichen verwendet, um das NIC-Zeichen zu expandieren und so ein PCM-Zeichen zu "rekonstruieren", das dem komprimierten PCM-Zeichen gleich ist. Natürlich ist eine weitere Kompression, Expansion, Kompression, Expansion usw. möglich, und dies wird hier Tandem-PCM-zu-NIC-zu-PCM-Verarbeitung genannt.

Für die erwähnte beispielsweise Ausführungsform wird angenommen, daß acht Digitalzeichen aus je acht Bits in jedem PCM-Block vorhanden sind. Demzufolge müßte ohne Datenkomprimierung ein PCM-Blοck aus 64 Bits zur Empfangsstation übertragen werden. Wenn dagegen eine 6-Bit-NIC-Datenkompressionsanordnung verwendet wird, wird ein NIC-Block plus ein maximaler Segmentwert mit nur 51 Bits übertragen, was eine entschiedene Reduzierung der Bitrate und eine damit einhergehende Bandbreitenreduzierung bedeutet, allerdings nicht ohne eine bestimmte SignalVerschlechterung.

Unglücklicherweise kann, wenn bei der Tandem-PCM-zu-NIC-zu-PCM- Verarbeitung die PCM-Blockphase, die auf eine nachfolgende PCM-zu-NIC-Komprimierung hin verwendet worden ist, von derjenigen verschieden ist, die für deren ursprüngliche PCM-zu-NIC-Komprimierung verwendet worden ist, auch eine weitere Signal-

709816/1054

Verschlechterung erhalten werden. Dieses unglückliche Ergebnis erhält man, da während der nachfolgenden Komprimierung
der unrichtige maximale Segmentwert verwendet v/erden kann.

Ferner kann bei der Tandemverarbeitung das Problem einer Signalverzögerungsakkumulierung auftreten. Dieses Problem tritt speziell bei bekannten Anordnungen auf, da der maximale Segmentwert unbekannt ist, bis die vielen PCM-Wörter empfangen worden sind, die zur Bildung des NIC-Blocks zu komprimieren sind.

Dieses Problem wird gelöst mit dem Verfahren gemäß Anspruch 1 bzw. der Vorrichtung gemäß Anspruch 2.

Ausgestaltungen und Weiterbildungen der erfindungsgemäßen
Vorrichtung sind in den Unteransprüchen angegeben.

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In den zugehörigen Zeichnungen zeigen:

Fig. 1 ein schematisches Blockschaltbild eines nach den erfindungsgemäßen Prinzipien aufgebauten beispielsweisen PCM-zu-NIC-Kompressors;

Fig. 2 ein schematisches Blockschaltbild eines nach den erfindungsgemäßen Prinzipien aufgebauten beispielsweisen NIC-zu-PCM-Expanders;

709818/10S4

• 40.

Fig. 3 mehrere Taktsignalwellenforinen, die sich im Kompressor der Fig. 1 und im Expander der Fig. 2 verwenden lassen;

Fig. 4 eine 8-zu-6-zu-8-Bit-Kodeumsetzungstabelle zur Erläuterung eines erfindungsgemäßen Aspektes;

Fig. 5 eine Tabelle digitaler Werte zur Erläuterung eines weiteren erfindungsgemäßen Aspektes;

Fig. 6 einen Verletzungsmonitor (Verletzungsüberwachungsschaltung), der im PCM-zu-NIC-Kompressor der Fig. 1 verwendet werden kann; und

Fig. 7 eine Rahmöfeildungsschaltung, die im PCM-zu-NIC-Kompressor der Fig. 1 verwendet werden kann.

Entsprechend einem Aspekt des erfindungsgemäßen Prinzips wird wenigstens ein vorbestiinmtes Bit eines vorbestimmten komprimierten Digitalzeichens eines Blocks weggelassen. Dann wird während einer nachfolgenden Datenexpansion, beispielsweise während einer NIC-zu-PCM-Expansion, dafür ein Bit ersetzt, um ein

entsprechendes

dem komprimierten Zeichen/rekonstruiertes Zeichen zu erhalten, wobei das Ersetzen entsprechend einer vorbestimmten Umsetzanordnung durchgeführt wird. Vorteilhafterweise kann bei einer noch nachfolgenden Datenkompression, beispielsweise bei einer PCM-zu-KIC-Kompression, der maximale Segmentwert des Blocks durch eine inverse Umsetzanordnung aus dem solcher-

709816/10 S4

maßen rekonstruierten Zeichen bestimmt v/erden. Beispielsweise gleicht der maximale Segmentwert dem Segmentwert des rekonstruierten Zeichens, außer wenn dieser Wert "000" ist, plus der Anzahl der niedrigstwertigen logischen Nullen, die der ersten logischen Eins in den niedrigstwertigen Mantissenbits des rekonstruierten Zeichens vorausgehen. Dadurch wird eine Signalverzögerungsakkumulierung wesentlich herabgesetzt.

Ferner wird entsprechend einem weiteren erfindungsgemäßen Aspekt das Auftreten einer vorbestimmten Differenz zwischen dem aus dem rekonstruierten Zeichen bestimmten maximalen Segmentwert und dem Segmentwert eines anderen Zeichens im rekonstruierten Block festgestellt. In Abhängigkeit von der festgestellten Differenz kann die Blockphase um eine vorbestimmte Anzahl von Zeichen eingestellt werden, beispielsweise vor- oder zurückgesetzt werden, bis ein Nichtvorhandensein der vorbestimmten Differenz festgestellt wird. Dadurch wird die Blockphase schnell wiederhergestellt und eine Signalverschlechterung reduziert.

Ein erfindungsgemäßes Verfahre?i zum Komprimieren und Expandieren von Daten mit der Tandemverarbeitung digitaler Zeichen wird anhand von Fig. 4 erläutert.

Bei der bekannten PCM-zu-NIC-Umsetzkompressoranordnung wird

709816/1064

zuerst der Eingangsblock aus PCM-Zeichen, der in der digitalen Verzögerungsvorrichtung gespeichert ist, zum Erhalt des maximalen Segmentwertes untersucht. Der maximale Segmentwert aus drei Bits wird dann zur Empfangsstation übertragen. Danach wird der NIC-Block übertragen, wobei die Umsetztabelle der Fig. 4 verwendet wird, um die Korrespondenz zwischen einem 8-Bit-Eingangszeichen und dessen komprimiertem Gegenstück zu erläutern, d. h., das übertragene NIC-6-Bit-Zeichen. Die erste Spalte ist so angeordnet, daß die Reihen der Umsetztabelle bequem in so viele Gruppen eingeteilt werden, wie maximale Segmentwerte möglich sind, hier beispielsweise acht. Jede Reihe innerhalb einer Gruppe entspricht einem möglichen Eingangsdigitalzeichen. Die zweite Spalte, in der S das Vorzeichenbit dar- stellt, die nächsten drei Bits die Segmentbits sind und YRCYZ die vier Mantissenbits darstellen, zeigt für jeden möglichen maximalen Segmentwert alle möglichen Eingangsdigitalzeichen in einem PCM-Block. Es ist klar, daß der PCM-Block kein Zeichen mit einem Segmentwert umfaßt, der den maximalen Segmentwert in dem Block übersteigt. Die dritte Spalte der Fig. 4 zeigt das komprimierte NIC-6-Bit-Zeichen, das in Abhängigkeit von dem in Spalte 2 dargestellten Eingangszeichen erzeugt worden ist. Das erzeugte NIC-Zeichen wird danach an die Empfangsstation übertragen. Das Verfahren zur Erzeugung von NIC-Zeichen wiederholt sich für jedes verbleibende Eingangszeichen des PCM-Blocks. Soviel zur bekannten PCM-zu-NIC-Umsetzkompressoranordnung.

709816/1054

Für den bekannten NIC-zu-PCM-Expander zeigt die vierte Spalte der Fig. 4 das 8-Bit-PCM-Zeichen, das in der Empfangsstation rekonstruiert worden ist. In großen Zügen gesagt, umfaßt die inverse Umsetz- oder Expanderanordnung zur Rekonstruktion des PCM-Zeichens eine Feststellung des maximalen Segmentwertes. In Abhängigkeit von diesem wird eine Gruppe von Reihen in Fig. 4 ausgewählt. Danach entspricht jedes empfangene NIC-6-Bit-Zeichen einer Reihe innerhalb der Gruppe. Demgemäß resultiert jedes komprimierte NIC-Zeichen in Spalte 3 in einem expandierten, rekonstruierten 8-Bit-Zeichen gemäß Spalte 4. Es sei jedoch bemerkt, daß die Expansion zu einer SignalVerschlechterung führt, wie ein Vergleich zwischen der zweiten Spalte, d. h., dem Eingang_;und der vierten Spalte, d. h., den rekonstruierte 8-Bit-Zeichen, zeigt, d. h., zu einem Verlust wenigstens eines niedrigstwertigen Bits in jedem der rekonstruierten Zeichen mit einem Segmentwert, der kleiner als der festgestellte maximale Wert ist. Soviel zum bekannten Expander.

Wie erwähnt, besteht bei bekannten Datenkomprimierungsanordnungen das Problem einer Signal-verzögerungssummierung. Speziell der maximale Segmentwert ist typischerweise unbekannt, bis die Vielzahl von Eingangs-PCM-Zeichen, die zur Erzeugung des NIC-Blocks umgesetzt werden müssen, empfangen worden sind. Als Folge davon wird die nachfolgende Übertragung sowohl des maximalen Segmentwertes als auch jeden NIC-Zeichens verzögert,

709816/10S4

bis alle Eingangszeichen empfangen worden sind. Beim Stand der Technik akkumiliert sich außerdem unglücklicherweise bei der Tandemverarbeitung von digitalen Zeichen die Verzögerung an jedem PCM-zu-KIC-Kompressionspunkt in einer Tandemkette, d. h. die Verzögerung ist normalerweise additiv.

Nach einem erfindungsgemäßen Aspekt ist der maximale Segmentwert leicht aus einem vorbestimmten rekonstruierten Digitalzeichen eines Blocks feststellbar, beispielsweise aus dem ersten Zeichen eines rekonstruierten PCM-Blocks. Dadurch können die nachfolgenden PCM-zu-NIC-Kompressionen ohne Verzögerung durchgeführt werden, bis die Vielzahl von PCM-Digitalzeichen, die zu dem PCM-Block gehören, empfangen worden sind. Die Signalverzögerung ist somit vorteilhafterweise beträchtlich herabgesetzt.

Zur Erläuterung dieses Aspektes wird auf die fünfte Spalte der Fig. 4 Bezug genommen, die bezeihnet ist mit "besser rekonstruiertes 8-Bit-Zeichen". In großen Zügen ausgedrückt ist an das erste besser rekonstruierte Zeichen des PCM-Blocks ein vorbestimmtes Bitmuster angehängt. Dieses Bitmuster kann während einer nachfolgenden Kompression verwendet werden, um den maximalen Segmentwert des Blocks zu bestimmen. Speziell, aber immer noch beispielsweise, gleicht der maximale Segmentwert dem Segmentwert des ersten rekonstruierten Zeichens, wenn dieser Wert "000" ist, plus der Anzahl der logischen

709816/1054

Nullen, die der ersten logischen Eins im niedrigstwertigen der Mantissenbits des ersten rekonstruierten Zeichens vorausgehen. Wenn dieser Wert "000" ist, wird er speziell behandelt, als wäre er "001". Da das erste rekonstruierte Zeichen in dem PCM-Block eine Information umfaßt, aus der ein Datenkompressor den maximalen Segmentwert erhalten kann, kann die Verzögerung an jedem nachfolgenden PCM-zu-NIC-Kompressionspunkt in einer Tandemkette beträchtlich verringert werden.

Vergleicht man jedoch die Spalten 4 und 5 der Fig. 4, zeigt es sich, daß man die Vorteile dieses erfindungsgemäßen Aspektes um den Preis erhält, daß ein Bit des ersten rekonstruierten PCM-Zeichens geraubt wird. Die anderen rekonstruierten Zeichen in dem PCM-Block können die gleichen wie beim Stand der Technik sein, d. h., die gleichen wie in Spalte 4. Bei dem beispielsweisen Block mit acht Zeichen beläuft sich dieses Bitrauben auf ein Bit von 64 Bits. Das Bitrauben resultiert deshalb in einer leichten Signalverschlechterung gegenüber der zuvor beschriebenen bekannten Anordnung. Die zusätzliche Verschlechterung, die sich durch eine Verringerung des Signal/ Quantisierungsrauschverhältnis£$es darstellt, beträgt etwa 10 log (i+w) dB, wobei N die Anzahl der digitalen Zeichen in einem Block darstellt. Für einen Block aus acht Zeichen beispielsweise ist die Signalverschlechterung etwa 1,38 dB. Vom Bitrauben stammt auch folgende Tatsache. Während einer nachfolgenden Kompression führt jedes besser rekonstruierte Zeichen

70981G/1054

der Spalte 5, wenn es einem Kompressor als Eingangszeichen der Spalte 2 zugeführt wird, zu einem NIC-Zeichen der Spalte 3j und dieses NIC-Zeichen weist immer eine logische Eins als letztwertiges Bit auf. Diese Tatsache wird in der nachfolgend beschriebenen Vorrichtung verwendet, um den ersten erfindungsgemäßen Aspekt in die Praxis umzusetzen.

Wie erwähnt besteht bei bekannten Datenkompressionsanordnungen auch das Problem einer verstärkten Sxgnalverschlechterung, was davon stammt, daß der PCM-Block nachfolgend auf solche V/eise komprimiert wird, daß er gegenüber seiner ursprünglichen PCM-zu-NIC-Kompression außer Phase ist. Beispielsweise kann entsprechend einem weiteren erfindungsgemäßen Aspekt der Phasenzustand eines PCM-Blocks dadurch bestimmt werden, daß eine vorbestimmte Differenz zwischen dem vom ersten rekonstruierten Zeichen erhaltenen maximalen Segmentwert und dem Segmentwert anderer Zeichen im Block festgestellt wird. Eine deutlichere Erläuterung dieses erfindungsgemäßen Aspektes ist mit Hilfe der Fig. 5 möglich. Um eine Verwechslung mit dem zuvor beschriebenen ersten erfindungsgemäßen Aspekt zu vermeiden: Die in Fig. 5 zur Erläuterung des zweiten Aspektes verwendeten rekonstruierten Zeichen entsprechen jenen bekannten Zeichen, die man unter Verwendung von Spalte 4 in Fig. 4 erhält. Die digitalen Zeichen in der zweiten Spalte der Fig. 5, die mit "ursprüngliche PCM-Zeichen" gekennzeichnet ist, sind in der ersten Spalte als Zeichenzahlen 1 bis 9 gekennzeichnet. Diese

709816/1054

Zeichen sind überlegt gewählt worden, um das durch die Erfindung gelöste Außer-Phase-Problem zu erläutern. Wie zuvor wird angenommen, daß ein Block 8 digitale Zeichen auf v/eist. Die mit 1 bis 8 numerierten PCM-Zeichen sollen diesen Block bilden. Es sei bemerkt, daß der maximale Segmentwert in dem Block "110" ist und sich im Zeichen Nr. 8 befindet. Unter Verwendung dieses maximalen Segmentwertes in Fig. 4 zum Komprimieren des Blocks erhält man ein NIC-6-Bit-Zeichen für jedes der PCM-Zeichen. Nachdem der maximale Segmentwert übertragen worden ist, werden diejenigen NIC-Zeichen, die in der mit "ursprüngliche NIC-Zeichen" gekennzeichneten dritten Spalte erscheinen, zur Empfangsstation übertragen. In der Empfangsstation rekonstruiert ein NIC-zu~PCM-Expander die PCM-Zeichen. Wenn die Blockphase korrekt ist, erhält man die in Spalte 4 der Fig. 5 gezeigten bekannten rekonstruierten Zeichen. Mit Ausnahme der erwähnten Signalverschlechterung aufgrund des Verlustes wenigstens eines Bits in jedem rekonstruierten Zeichen mit einem Segmentwert, der kleiner als das festgestellte Maximum ist, erweist sich Spalte 4 als identisch mit Spalte 2. Diese Identität zeigt, daß die zweiten und nachfolgenden PCM-zu-NIC-Kompressionen keine weitere Signalverschlechterung erzeugen, solange zwischen den ursprünglichen und den nachfolgenden Kompressionen eine richtige Phase aufrechterhalten bleibt. Wenn zwischen den ursprünglichen und den rekonstruierten Blöcken jedoch ein Außer-Phase-Zustand existiert, erhält man jedoch eine weitere Signalverschlechterung. Bei-

709816/10S4

spielsweise sei angenommen, daß sich der rekonstruierte Block aus den Zeichen 2 bis 9 zusammensetzt, wie es in Spalte 6 gezeigt ist, während der ursprüngliche PCM-Block aus den Zeichen 1 bis 8 besteht, wie es Spalte 2 zeigt. D. h., der PCM-Block ist um ein Zeichen vorgerückt worden. Man kann sehen, daß der maximale Segmentwert des mit unrichtiger Phase rekonstruierten Blocks "111" ist. Da nachfolgende PCM-zu-NIC-Kompressionen zu den in Spalte 7 gezeigten NIC-Zeichen führen, ist es klar, daß noch eine weitere Signalverschlechterung erhalten wird. Dies zeigt sich beispielsweise durch einen Vergleich der auf bekannte Weise rekonstruierten PCM-Zeichen in Spalte 4 der Fig. 5 mit jenen in Spalte 6 der Fig. 5. Der zweite erfindungsgemäße Aspekt ist auf eine Lösung dieses Problems der Verschlechterung eines Außer-Phase-Signals gerichtet.

Es werden nun die Besonderheiten des zweiten erfindungsgemässen Aspektes zur Verringerung der Signalverschlechterung bei Tandemdigitalumsetzungen behandelt. Das erste besser rekonstruierte Zeichen eines PCM-Blocks enthält ausreichend Information, um den maximalen Segmentwert zu bestimmen. Nachfolgend rekonstruierte Zeichen in dem Block sollten keinen Segmentwert aufweisen, der den aus dem ersten rekonstruierten Zeichen bestimmten übersteigt. Ferner sollte der Block wenigstens ein rekonstruiertes Zeichen mit dem solchermaßen be-

7Ö9816/1OS4

stimmten maximalen Segmentwert haben. Bei Feststellung entweder eines solchen größeren maximalen Segmentwertes oder des NichtVorhandenseins eines Zeichens mit dem maximalen Segmentwert gibt eine Verletzungsüberwachungsschaltung (im folgenden Verletzungsmonitor genannt) ein Außer-Phase-Steuersignal an eine Rahmenbildungsvorrichtung. Auf das Steuersignal hin wird die Blockphase vorteilhafterweise durch die Rahmenbildungsvorrichtung eingestellt, beispielsweise auf einmal um ein Zeichen vorgerückt, um die Phasenübereinstimmung mit der ursprünglichen PCM-zu-NIC-Kompression wiederzugewinnen. Diese Methode wird fortgeführt bis zur Feststellung, daß das Außer-Phase-Steuersignal nicht mehr vorhanden ist. Danach ist eine korrekte Blockphase eingenommen.

Es wird nun eine beispielsweise Vorrichtung erläutert, mit welcher sich das beschriebene Verfahren zum Komprimieren und Expandieren von Daten bei der Tandemverarbeitung von digitalen Zeichen durchführen läßt. Es sei daran erinnert, daß ein Analogsignal typischerweise über einen Analog/Digital-Kodierer zugeführt wird, um ein PCM-Zeichen zu erzeugen. Das PCM-Zeichen wird dann einer ursprünglichen PCM-zu-NIC-Komprimierung unterzogen. Die ursprüngliche Komprimierung kann durchgeführt werden unter Verwendung einer bekannten Vorrichtung, wie eines PCM-zu-NIC-Senderdigitalprozessors. Als Folge davon kann ein NIC-Block an einen NIC-zu-PCM-Expanderprozessor der in Fig. 2

709816/10S4

dargestellten Art gegeben werden. Eine Tandemverarbeitung resultiert natürlich zusätzlich in einer nachfolgenden PCM-zu-NIC-Kompression und NIC-zu-PCM-Expansion. Jede anschließende PCM-zu-NIC-Kompression kann unter Verwendung der in Fig. 1 gezeigten Prozessorvorrichtung durchgeführt werden, während jede anschließende NIC-zu-PCM-Expansion unter Verwendung der in Fig. 2 gezeigten Prozessorvorrichtung durchgeführt werden kann.

In Fig. 2 erzeugt eine Vorrichtung 400 das zuvor erwähnte besser rekonstruierte S-Bit-Zeichen als das erste Zeichen des rekonstruierten PCM-Blocks. Ein Taktsignal mit der Wellenform C3 in Fig. 3 wird von einem Taktgeber 280 über eine Leitung 283 gemeinsam auf ein ODER-Gatter 410 und einen Inverter 420 der Vorrichtung 400 gegeben. Die Beziehung zwischen den Taktsignalen ist in Fig. 3 gezeigt und nachfolgend beschrieben. Beispielsweise ist angenommen, daß ein positiver Pegel des C3-Taktsignals eine logische Eins ist und während des ersten Bits eines NIC-Blocks auftritt. Ansonsten ist das Signal C3 eine logische Null. Auf eine logische Eins von C3 erhalten die beiden niedrigstwertigen Bits eines 6-Bit-Schieberegisters 216 über Leitungen 266 bzw. 273 eine Eingabe mit der Logiksignalfolge "10". Danach wird das Schieberegister 260 auf ein über ein UND-Gatter 271 zugeführtes Freigabesignal um eine vorbestimmte Bitzahl nach links verschoben. Bei jeder Ver-

709818/1054

-«■?■-

schieblang wird, über eine Leitung 258 eine logische Null in das niedrigstwertige Bit eingegeben. Die so verschobene Bitzahl entspricht der Anzahl der logischen Nullen, die im NIC-6-Bit-Zeichen zwischen dem Vorzeichenbit und der ersten logischen Eins hoher Ordnung erscheinen. Diese scheinbar einfache Anordnung führt vorteilhafterweise zum besser rekonstruierten 8-Bit-Zeichen der Spalte 5 in Fig. 4, das später durch eine Verbraucherschaltung 299 als erstes Zeichen des rekonstruierten PCM-Blocks eingegeben wird.

Taktsignale werden zum Treiben der in den Fig. 1, 2, 6 und 7 gezeigten Vorrichtung verwendet. Diese Vorrichtung arbeitet gewöhnlich in Abhängigkeit vom positiven Übergang eines einem CK-Eingang zugeführten Taktsignals. Beim Expander der Fig. 2 treibt ein Demultiplexer 290 die Taktschaltung 280 über eine Leitung 284, um Wellenformen C1, C2 und C3 auf Leitungen 281, 282 bzw. 283 zu erzeugen. Beim Kompressor nach Fig. 1 treibt eine Taktschaltung 180 einen Multiplexer 190 über eine Leitung 184. Die Taktschaltung 180 erzeugt außerdem die Wellenformen C1 und C2 auf Leitungen 181 bzw. 182, während eine auf die Signale C1 und C2 ansprechende Rahmenbildungsschaltung 700 Taktsignale C3 und C4 auf Leitungen 701 bzw. 702 erzeugt. Die Kompressor- und Expanderwellenformen sind in Fig. 3 unter Verwendung einer bekannten Darstellungsform gezeigt. Eine im wesentlichen rechteckige Wellenform wird an einem

709816/1064

Ausgang der Taktschaltung 180 bzw. 280 auf eine Leitung 181 bzw. 281 gegeben, und sie ist in den Fig. 1, 2, 3, 6 und 7 als C1 bezeichnet. In den Taktschaltung 180 und 280 wird die Wellenform C1 um sechs herabgezählt, d. h., die Bitzahl in einem Zeichen mit weniger Bits, um auf den Leitungen 182 bzw. 282 eine Rechteckvrellenform der in Fig. 3 als Wellenform C2 gezeigten Art zu erzeugen. Zudem zählen die Taktschaltung und die in Fig. 7 gezeigte Rahmenbildungsvorrichtung 700 bei der Wellenform C2 auf 8, d. h., die Anzahl der Zeichen in einem Block, um auf Leitungen 183 und 701 eine Rechteckwellenform der in Fig. 3 als Wellenform C3 gezeigten Art zu erzeugen. Ferner erzeugt die Rahmenbildungsvorrichtung 700 in Abhängigkeit von den Wellenformen C1, C2 und C3 ein Signal auf einer Leitung 702 der in Fig. 3 als Wellenform C4 gezeigten Art.

Der verbesserte Kompressor kann an jedem nachfolgenden Kompressionspunkt in der Tandemkette verwendet werden, um über das erste rekonstruierte Zeichen im rekonstruierten PCM-Block den maximalen Segmentwert festzustellen. Jedes rekonstruierte 8-Bit-Zeichen wird in Parallelform auf Eingangsleitungen 101 bis 108 gegeben. Das durch den Buchstaben S repräsentierte Vorzeichenbit wird auf Leitung 101 gegeben und direkt einem digitalen Multiplexer 190 zugeführt. Die dem Segmentwert entsprechenden drei Bits sind durch die Buchstaben A₁ B und C dargestellt und werden auf die Eingangsleitungen 102, 103 bzw. 104 gegeben. Die drei Segmentbits werden dann

709816/1 0S4

gemeinsam auf UND-Gatter 152, 153 bzw. 154 geführt und außerdem auf einen 4-Bit-Auf wärtszähler 136, einen Verletzungsmonitor 600 und ein ODER-Gatter 149. Schließlich werden die durch die Buchstaben ¥, X, Y und Z repräsentierten vier Mantissenbits auf Eingangsleitungen 105» 106, 107 bzw. 108 gegeben und direkt auf ein Schieberegister 160 geführt.

Zunächst wird das erste rekonstruierte Zeichen des Blocks betrachtet. Wenn irgendeines der auf den Leitungen 102, 103
oder 104 erscheinenden Segmentbits eine logische Eins ist,
dann wird als Reaktion darauf eine logische Eins durch ein
ODER-Gatter 159 über eine Leitung 159 zum Bit hoher Ordnung des Schieberegisters 160 gegeben. Ansonsten wird auf diesem Weg eine logische Null geliefert. Sofern nicht das Register 16O geschoben wird, wie später beschrieben ist, wird dieses Bit hoher Ordnung das zweite Bit des NIC-Zeichens. Da das
komprimierte Zeichen in Beziehung zum maximalen Segmentwert steht, muß dieser als nächstes bestimmt werden. Entsprechend den erfindungsgemäßen Prinzipien kann dieser Wert glücklicherweise ebenfalls vom ersten rekonstruierten Zeichen bestimmt werden. D. h., der maximale Se/jmentwert gleicht dem Segmentwert des ersten rekonstruierten Zeichens, das auf den Leitungen 102, 103 und 104 erscheint (ausgenommen, wenn dieser Wert "000" ist, in welchem Fall ODER-Gatter 134 und 135 den Segmentwert in "001" umsetzen), plus der Anzahl der logischen

709816/10B4

Nullen, die der ersten niedrigstwertigen logischen Eins, falls vorhanden, in den auf den Leitungen 105 bis 108 erscheinenden Mantissenbits vorausgehen. Auf eine logische Eins von C3 hin wird der Aufwärtszähler 136 geladen; gleichermaßen wird auf eine logische Eins von C2 hin das Schieberegister 16O geladen. Als nächstes werden der Aufwärtszähler und das Schieberegister freigegeben, um die Anzahl derjenigen logischen Nullen zu bestimmen, die der ersten niedrigstwertigen logischen Eins in den Mantissenbits vorausgeht. Auf die Freigabe hin wird die Wellenform C4 je auf erste Eingänge von UND-Gattern 170 und 171 gegeben. Dadurch wird während des gesamten ersten rekonstruierten Zeichens des Blocks eine logische Eins auf je den ersten Eingang der UND-Gatter gegeben. Der Ausgang des niedrigstwertigen Bits des Schieberegisters 16O ist über eine Leitung 165 gemeinsam mit dem invertierenden zweiten Eingang eines jeden der UND-Gatter 170 und 171 verbunden. Wie zuvor erwähnt ist das niedrigstwertige Mantissenbit des sich aus einem besser rekonstruierten 8-Bit-Zeichen ergebenden NIC-6-Bit-Zeichens immer eine logische Eins. Um solchermaßen die niedrigstwertige logische Eins zu erzeugen, wird das Schieberegister "60 nach rechts verschoben, bis die auf einer der Leitungen 159 oder 105 bis 108 erscheinende logische Eins auf Leitung 165 erscheint und von da an den jeweiligen zweiten Eingang der UND-Gatter 170 und 171 gelangt. Bis die logische Eins solchermaßen auf Leitung 165 festgestellt

70981 β/ 10S4

ist, schicken die UND-Gatter 170 und 171 ein Freigabesignal über Leitung 123 zum Aufwärtszähler 136 bzw. über Leitung 172 durch ein NAND-Gatter 173 über Leitung 174 zum Schieberegister 16O. Bei jedem positiven Übergang der an die verschiedenen CK-Eingänge gelieferten Wellenform C1 wird der Zählstand des Aufwärtszähler 136 erhöht und das Schieberegister 16O nach rechts verschoben, wobei eine logische Null über Leitung 158 in das Bit hoher Ordnung geschoben wird, bis auf Leitung 165 die logische Eins festgestellt wird. Danach wird der Aufwärtszähler 136 gesperrt, und er enthält den maximalen Segmentwert, es sei denn, der maximale Wert ist "000", in welchem Fall der Aufwärtszähler 136 den Wert "001" enthält. Der im Zähler enthaltene maximale Segmentwert wird dann über Leitungen 130, 131 und 132 sowohl auf einen 3-Bit-Abwärtszähler 133 als auch den Verletzungsmonitor zum Feststellen eines Außer-Phase-Zustandes und den Multiplexer 190 zur Übertragung an die Empfangsstation gegeben. Das NIC-6-Bit-Zeichen wird über die Leitungen 101 und 161 bis 165 auf den Multiplexer 190 geschickt, um ebenfalls an die Empfangsstation übertragen zu v/erden. Beim Aufwärtszähler 136 handelt es sich beispielsweise um einen 4-Bit-Zähler, dem über eine Leitung 137 eine logische Null in seine höchstwertige Bitposition eingegeben wird. Als Folge eines Überlaufzählfehlers wird ein überlaufsignal über eine Leitung 179 auf den Verletzungsmonitor 600 gegeben, um die Abgabe eines Außer-Phase-Signals an die Rahmenbildungsschaltung 700 anzuregen.

709816/1064

Als zweites werden diejenigen rekonstruierten Zeichen betrachtet, die in dem Block dem ersten Zeichen folgen. Wie beim ersten rekonstruierten Zeichen werden die Segmentbits über das ODER-Gatter 149 und die Leitung 159 und von dort in das Bit hoher Ordnung des Schieberegisters 160 geschickt, während die Mantissenbits über Leitungen 105 bis 108 ebenfalls an das Schieberegister 160 gegeben werden. Diese fünf Bits werden danach in Abhängigkeit von einer logischen Eins in der Wellenform C2 in das Register 160 eingegeben. Da die Wellenformen C3 und C4 während der nachfolgenden Zeichen des Blocks den Wert einer logischen Null beibehalten, erhält der Aufwärtszähler 136 keine erneute Eingabe und er bleibt gesperrt. Außerdem werden die Segmentbits eines jeden nachfolgenden Zeichens durch den Verletzungsmonitor 600 überwacht und dort mit dem maximalen Segmentwert verglichen, um, falls erforderlich, ein Außer-Phase-Steuersignal über Leitung 601 auf die Rahmenbildungsschaltung 700 zu geben.

Eine beispielsweise Ausführungsform des Verletzungsmonitors 600 ist in schematischer Form in Fig. 6 gezeigt. Der dargestellte Monitor erzeugt ein Außer-Phase-Signal, wenn kein rekonstruiertes Zeichen in dem Block einen Segmentwert gleich dem maximalen Segmentwert aufweist, oder wenn wenigstens ein Zeichen im Block einen Segmentwert aufweist, der größer als der maximale Segmentwert ist. Die Feststellung des

709816/10S4

ersten Falls wird in einem Flipflop 641 gespeichert, wahrend die Feststellung des zweiten Falls in einem Flipflcp 642 gespeichert wird.

Speziell, aber dennoch beispielsweise, wird der maximale Segmentwert über die Leitungen 130, 131, 132 und 179 zu einem Komparator 60 gegeben. Der Segmentwert des zu komprimierenden PCM-Zeichens wird auf die Leitungen 102, 103 und 104 geschickt, wobei dem Bit hoher Ordnung über Leitung 612 eine logische Null aufgeprägt wird. Wenn andererseits der neue Segmentwert, d. h., der auf den Leitungen 102 bis 104 erscheinende Wert, gleich dem alten Segmentwert ist, d. h., gleich dem maximalen Segmentwert, erzeugt der Komparator 610 ein Gleichheitssignal, hier eine logische Eins, auf Leitung 611. Ansonsten wird auf Leitung 611 eine logische Null gegeben. Das Signal auf Leitung 611 gelangt durch einen ersten Eingang eines NAND-Gatters 621 und von dort über einen ersten Eingang eines NAND-Gatters 635 auf einen J-Eingang des Flipflops 641. Wenn andererseits der neue Segmentwert den alten Segmentwert übersteigt, wird ein Überschreitungssignal, hier eine logische Eins, auf die Leitung 614 gegeben; ansonsten wird eine logische Null auf die Leitung 614 gegeben. Das Signal auf Leitung 6l4 gelangt durch einen ersten Eingang eines UND-Gatters 624 zu einem J-Eingang des Flipflops 642. Das Taktsignal C2 wird über eine Leitung 182 sowohl auf einen zweiten Eingang

709816/1054

des NAND-Gatters 621 als auch auf einen zweiten Eingang des UND-Gatters 624 gegeben. Das Taktsignal C3 wird über eine Leitung 701 einerseits auf je einen invertierten dritten Eingang des NAND-Gatters 621 und des UND-Gatters 624 und andererseits auf je einen ersten Eingang eines NAKD-Gatters 622 und eines UND-Gatters 623 und auf den K-Eingang des Flipflops 642 geführt. Außerdem wird das niedrigstwertige Mantissenbit, das hier durch Z gekennzeichnet ist, über Leitung 108 auf den zweiten Eingang des Gatters 622 und auf den invertierten zweiten Eingang des Gatters 623 geführt. Ein Ausgangssignal des NAND-Gatters 622 wird auf einen zweiten Eingang des NAND-Gatters 635 gegeben; ein Ausgangssignal des UND-Gatters 623 wird auf den K-Eingang des Flipflops 641 geführt. Die Q-Ausgänge der Flipflops 641 und 642 sind auf einen ersten bzw. zweiten Eingang eines NAND-Gatters 651 geführt, wobei dessen zweiter Eingang invertiert ist. Ein Ausgangssignal des Gatters 651 wird auf Leitung 601 als das Außer-Phase-Signal gegeben, wobei beispielsv/eise eine logische Eins außer Phase und eine logische Null nicht außer Phase bedeutet. Während das Signal auf Leitung 601 an die Rahmenbildungsschaltung 700 gegeben wird, wie später beschrieben wird, wird die Rahmenbildungsschaltung 700 bis zur nächsten logischen Eins in Wellenform C3, d. h., dem ersten Zeichen des nächsten Blocks, nicht freigegeben.

Betriebsmäßig sei der erste Fall zur Erzeugung eines Außer-

703816/10S4

Phase-Signals betrachtet, d. h., daß kein Zeichen im Block einen Segmentwert gleich dem maximalen Segmentwert auf v/eist. Wie aus Spalte 5 der Fig. 4 ersichtlich ist, gleicht der Segmentwert des ersten Zeichens in einem Block dem maximalen Segmentwert dann und nur dann, wenn das Z-Mantissenbitsignal auf Leitung 108 eine logische Eins ist. Auch während des ersten Zeichens gemäß Fig. 3 ist das Taktsignal C3 eine logische Eins. Demgemäß wird eine logische Null vom Ausgang des NAND-Gatters 622 an einen Eingang des NAND-Gatters 635 und folglich eine logische Eins zum J-Eingang des Flipflops 641 gegeben und dadurch das Flipflop 641 gesetzt. Es sei daran erinnert, daß das Flipflop 641 immer gesetzt wird, wenn wenigstens ein Zeichen im Block einen Segmentwert gleich dem maximalen Segmentwert aufweist, und hier handelt es sich bei diesem Zeichen um das erste Zeichen des Blocks. Zum Rücksetzen des Flipflops 641 wird das Signal einer logischen Eins vom UND-Gatter 623 an den K-Eingang von 641 gegeben. Da jedoch der erste Eingang des UND-Gatters 623 das Signal C3 erhält und da das Signal C3 für alle anderen als das erste Zeichen des Blocks eine logische Null ist, wird das Flipflop 641 während eines Blocks nicht zurückgesetzt, nachdem es in dem Block gesetzt worden ist. Wenn es sich bei dem Zeichen, dessen Segmentwert gleich dem maximalen Segmentwert ist, um ein anderes als das erste Zeichen handelt, dann ist das Z-Bit des ersten Zeichens eine logische Null und folglich wird das Flip-

709816/10S4

flop 641 über den invertierenden zweiten Eingang des UND-Gatters 623 rückgesetzt, um vorübergehend als außer Phase zu erscheinen. Nach dem ersten Zeichen ist das Taktsignal C3 eine logische Null, während das Taktsignal C2 eine logische Eins ist. Folglich wird ein auf Ader 611 gegebenes Gleichheitssignal durch das NAND-Gatter 621 als logische Null und somit durch das logische Gatter 635 als eine logische Eins gegeben, wodurch das Flipflop 641 gesetzt wird. Ist kein Gleicliheitssignal vorhanden, bleibt das Flipflop 641 zurückgesetzt und folglich stellt die Rahmenbildungsschaltung 700 beim Beginn des nächsten Blocks, d. h., bei der nächsten logischen Eins in der Wellenform C3, und als Reaktion auf ein solchermaßen erzeugtes Außer-Phase-Signal die Blockphase ein. Ist ein Überschreitungssignal auf Leitung 614 nicht vorhanden, ist das Flipflop 642 zurückgesetzt. D. h., der Q-Ausgang von 642 wird beim ersten Zeichen des Blocks, d. h., wenn das Taktsignal C3 eine logische Eins ist, auf eine logische Null gezwungen. Folglich befindet sich der zweite Eingang des NAND-Gatters 651, der invertiert ist, auf einer logischen Eins, und er bleibt bei dieser, bis das Flipflop 642 bei einem neuen Wert, der einen alten Viert überschreitet, gesetzt wird.

Es wird nun der zweite Fall für die Erzeugung eines Außer-Phase-Signals betrachtet, bei dem wenigstens ein Zeichen im

709816/10S4

Block einen Segmentwert hat, der größer als der maximale Segmentv/ert ist. Es ist natürlich klar, daß der Segmentwert des ersten Zeichens des Blocks niemals größer als der maximale Segmentwert des Blocks ist. Folglich ist das Logikgsignal beim ersten Zeichen, das über Leitung 614 durch das UND-Gatter 624 gelangt, eine logische Null. Somit bleibt Flipflop 642 rückgesetzt. Während der nachfolgenden Zeichen in dem Block ist das Logiksignal C3, das dem K-Eingang des Flipflops 642 und dem invertierenden dritten Eingang des UND-Gatters zugeführt wird, eine, logische Null, während Wellenform C2 eine logische Eins zeigt. Folglich wird als Reaktion auf ein vom Komparator 610 über Leitung 614 geliefertes Überschreitungssignal, das anzeigt, daß der neue Segmentwert den alten Segmentwert übersteigt, durch das UND-Gatter 624 eine logische Eins übertragen, um das Flipflop 642 zu setzen. Das Ausgangssignal von 642 wird dann am zweiten Eingang des NAND-Gatters 651 invertiert, was zu einem Außer-Phase-Signal führt, das über Leitung 601 geschickt wird.

Auf das Außer-Phase-Signal hin können verschiedene Außer-Phase-Strategien verwendet werden. Beispielsweise kann die Rahmenbildungsschaltung 700, von der ein Ausführungsbeispiel in schematischer Form in Fig. 7 gezeigt ist, Schieberegister 710 verwenden, um das Auftreten dreier aufeinanderfolgender Blocks, die außer Phase sind, festzustellen, bevor die Blockphase ein-

709816/1054

gestellt wird. Eine auf Leitung 601 erscheinende logische Eins wird in Abhängigkeit von einem Freigabesignal entsprechend einer logischen Eins in Wellenform C3 nach rechts in das Register 710 geschoben. Die Ausgänge des Registers 710 sind über ein UND-Gatter 720 sowohl auf einen ersten Eingabeeingang eines 3-Bit~Aufwärtszählers 730 als auch einen ersten Eingang eines UND-Gatters 790 geführt. Beim Feststellen dreier aufeinanderfolgender Blocks, die außer Phase sind, wird die Logikfolge "111" über Leitung 731 und durch den Aufwärtszähler 730 auf die einzelnen Eingänge eines UND-Gatters 740 gegeben. Daraufhin wird Wellenform C4 vom Ausgang des UND-Gatters 740 sowohl auf eine Ader 702 als auch auf einen ersten Eingang eines UND-Gatters 750 geführt. Letzteres Gatter dient dazu, bei der gleichlaufenden Feststellung der Wellenform C2 und C4 an seinem zweiten und ersten Eingang die Wellenform C3 auf Leitung 701 zu geben. Dadurch werden die Wellenformen C3 und C4 vorgerückt, um beim allernächsten Zeichen aufzutreten, um nocheinmal einen Außer-Phase-Zustand festzustellen, d. h., die Blockphase wird um ein Zeichen vorgerückt. Als Reaktion auf das Zusammenfallen der erwähnten logischen Eins vom Ausgang des UND-Gatters 720 und einer logischen Eins der Wellenform C3, die intern über Leitung 701 auf einen zweiten Eingang des UND-Gatters 790 gegeben wird, wird die Logikfolge "00" über Leitung 761 in einen Aufwärtszähler 760 eingegeben. Die einzelnen Ausgänge des Aufwärts^hlers 760 werden über ein UND-

709816/1054

- 29- -

Gatter 780 sowohl auf einen ersten Eingang eines UND-Gatters 770 als auch über Leitung 781 auf einen vierten (invertierten) Eingang des UND-Gatters 720 gegeben. Der Aufwärtszähler 760 wird innerhalb der Rahmenbildungsschaltung 700 verwendet, um die Rahmeneinstellung für drei Blöcke zu sperren, um vorteilhafterweise das Schieberegister 710 zu löschen. Das Sperren geschieht dadurch, daß nach Eingabe der Logikfolge "00" in den Aufwärtszähler 760 das Ausgangssignal des NAND-Gatters 780 zu einer logischen Eins wird. Dieses Ausgangssignal wird über Leitung 781 gegeben und an einem Eingang des UND-Gatters 720 invertiert, dessen Ausgangssignal deshalb eine logische Null ist. Die logische Eins am Ausgang des NAND-Gatters 780 gibt zusammen mit der am zweiten Eingang des UND-Gatters 770 anliegenden Wellenform C3, die eine logische Eins ist, den Aufwärtszähler 760 bei jedem C3-Impuls frei. Folglich wird das Phasenschiebeausgangssignal des UND-Gatters 720 verzögert, bis der Aufwärtszähler 760 an seinem Ausgang, und folglich an den Eingängen des NAND-Gatters 780, die Binärfolge "il" erzeugt.

709818/105A

Leerseite

Claims

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER - HIRSCH PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Δ Ό H Ό Ό £ Postadresse München: Patentconsult 8 Mündien 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237 Western Electric Company, Incorporated Messerschmitt Patentansprüche

1. Verfahren zum Expandieren eines ersten Blocks digitaler Zeichen in einen zweiten Block digitalter Zeichen, \7obei jedes Zeichen im zweiten Block Segmentbits zur Identifizierung eines Amplitudenbereichs und Mantissenbits zur Identifizierung eines Intervalls in diesem Bereich aufweist, dadurch gekennzeichnet,

a) daß ein maximaler Segmentwert gespeichert wird,

b) daß ein Segrnentwert für jedes der digitalen Zeichen im zweiten Block in Abhängigkeit von einer Differenz zwischen dem maximalen Segmentwert und einem vorbestimmten Bitmuster in jedem der digitalen Zeichen im ersten Block erhalten wird,

c) und daß der zweite Block digitaler Zeichen erzeugt wird, wobei jedes Zeichen im zweiten Block Segmentbits aufweist, die den bei Schritt b) erzeugten Segmentbits äquivalent sind, sowie Mantissenbits mit einem vorbestimmten Bitmuster,

München: Kramer · Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen -Z'-irner

709818/1054

•V

wobei ferner wenigstens ein Zeichen des zweiten Blocks
Segment- und Mantissenbits aufweist, von denen der maximale Segmentwert erhältlich ist.

2. Vorrichtung für das Verfahren nach Anspruch 1 zur Verarbeitung eines ersten Blocks digitaler Zeichen, von denen jedes einem Wert entsprechende Segmentbits und Mantissenbits aufweist, wobei die Vorrichtung eine Einrichtung zur Erzeugimg eines zweiten Blocks digitaler Zeichen aufweist, die wenigstens ein Bit weniger als ein entsprechendes Zeichen im ersten Block haben, gekennzeichnet durch
eine auf ein vorbestimmtes Zeichen im ersten Block ansprechende Maximalwertbestimmungseinrichtung (136, 160) zur Bestimmung eines maximalen Segmentwertes, die auf eine vorbestimmte Funktion der Segmentbits des vorbestimmten Zeichens und auf ein vorbestimmtes Mantissenbitmuster des vorbestimmten Zeichens anspricht.

3. Vorrichtung nach Anspruch 2, gekennzeichnet
durch eine Einrichtung zur Bestimmung der Anzahl der Mantissenbits des vorbestimmten Bitmusters entsprechend einem
ersten Logikzustand.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet , daß die vorbestimmte Funktion der Summe

709816/1014

- se- -

aus dem Wert der Segmentbits des vorbestimmten Zeichens und aus der Anzahl der Bits entsprechend dem ersten Logikzustand entspricht.

5. Vorrichtung nach Anspruch 2, gekennzeichnet durch eine Einrichtung zum Vergleichen des maximalen Segmentwertes mit dem Viert der Segmentbits eines jeden Zeichens im ersten Block.

6. Vorrichtung nach Anspruch 5, gekennzeichnet durch eine auf die Vergleichseinrichtung ansprechende Blockphaseneinstelleinrichtung.

7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Vergleichseinrichtung eine Bestimmungseinrichtung umfaßt zur Bestimmung, daß kein Zeichen in dem ersten Block Segmentbits umfaßt, mit einem Wert, der größer als der maximale Segmentwert ist.

8. Vorrichtung nach Anspruch 7j. dadurch gekennzeichnet, daß die Vergleichseinrichtung eine Bestimmungseinrichtung aufweist zum Bestimmen, daß wenigstens ein Zeichen im ersten Block Segmentbits umfaßt mit einem Wert, der dem maximalen Segmentwert gleich ist.

- 33 -

9. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Vergleichseinrichtung eine Bestimmungseinrichtung aufweist zur Bestimmung, daß wenigstens ein Zeichen im ersten Block Segmentbits umfaßt mit einem Wert, der gleich dem maximalen Segmentwert ist.

Hi/ku

709816/10S4