DE2418653C3 - Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten - Google Patents
Vorrichtung zum Anzeigen eines Extremwertes einer Folge von DigitalwertenInfo
- Publication number
- DE2418653C3 DE2418653C3 DE2418653A DE2418653A DE2418653C3 DE 2418653 C3 DE2418653 C3 DE 2418653C3 DE 2418653 A DE2418653 A DE 2418653A DE 2418653 A DE2418653 A DE 2418653A DE 2418653 C3 DE2418653 C3 DE 2418653C3
- Authority
- DE
- Germany
- Prior art keywords
- register
- value
- memory
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Description
Die Erfindung betrifft eine Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten mit den im Oberbegriff des Patentanspruchs 1
genannten Merkmalen. Eine solche Vorrichtung ist aus der GB-PS 788 993 bekannt.
Während bei der Vorrichtung gemäß dieser Druckschrift die höchste bzw. niedrigste Zahl aus einer endlichen
Gruppe von Zahlen bestimmt werden soll, ist die vorliegende Erfindung für die Anwendung insbe-"
> sondere beim Testen einer lmpulskodemodulationsschaltung bestimmt, wobei ein Extremwert in einer
fortlaufenden Folge von Digitalwerten erkannt werden soll. Diese Aufgabenstellung steht auch im Gegensatz
zu der Aufgabe, die der US-PS 2949228 zu-
i" gründe liegt; auch dort werden jeweils endliche
Gruppen von Impulsen verglichen und die Vergleiche erfolgen mit Hilfe eines !Comparators, isoweit übereinstimmend
mit der Lehre der vorliegenden Erfindung.
ι "> Die Lösung der der Erfindung zugrundeliegenden Aufgabe erfordert jedoch eine dynamisch arbeitende
Vorrichtung, deren Merkmale in dem kennzeichnenden Teil des Patentanspruchs 1 genannt sind; diese
Merkmale lassen sich den beiden erwähnten Druck-
'<> Schriften weder einzeln noch in Kombination entnehmen.
Die Unteransprüche definieren zweckmäßige Weiterbildungen des Gegenstands der Erfindung, insbesondere
für den Fall, daß ein Vorzeichendigit zu be-
-'> rücksichtigen ist.
Ein Ausführungsbeispiel des Gegenstandes der Erfindung wird nachstehend unter Bezugnahme auf die
Zeichnungen näher erläutert.
Fig. 1 zeigt als Blockdiagramm eine Ausführungs-
üi form einer erfindungsgemäßen Vorrichtung;
Fig. 2 zeigt ein Flußdiagramm der Betriebsweise der Vorrichtung von Fig. 1.
Ein Impulskodemodulationsrnultiplexeingangssignal
y wird über eine Leitung 1 an ein UND-Gatter 2
τ. gelegt, das von einem über eine Leitung 3 ankommenden
Zeitschlitzimpuls χ vorgegebener Länge gesteuert wird, so daß der Ausgang des Gatters 2 auf
die Leitung 4 aus aufeinanderfolgenden Worten aus demselben Zeitschlitz besteht. Die Leitung 4 ist mit
in dem Eingang eines Speicherregisters 5 verbunden, das
genügend Speicherelemente zum Speichern eines ganzen Wortes aufweist. Das Register 5 wird als A-Speicher
bezeichnet. Die Speicherelemente des Registers 5 außer demjenigen für das signifikanteste Digit,
ι -, das das Vorzeichen des gespeicherten Wertes angibt,
sind über eine Leitung oder über eine Gruppe von Leitungen 6 mit dem Eingang eines Digitalvergleichers
7 verbunden, dessen anderer Eingang über eine Leitung oder eine Gruppe von Leitungen 9 von Spei-
Mi cherelementen eines weiteren Speicherregisters 8, einem
sogenannten B-Register, verbunden ist.
Der Vergleicher 7 hat drei Ausgänge, die mittels entsprechender Leitungen 10, 11 und 12 mit einer
Steuerlogikeinheil 13 verbunden sind, wobei Aus-
,-> gangssignale auf den entsprechenden Leitungen erscheinen,
wenn der Wert des A-Speichers 5 größer als der des B-Speichers 8, die beiden Werte gleich
bzw. der Wert des A-Speichers 5 kleiner als der Wert des B-Speichers 8 ist.
mi Die Steuerlogikeinheit 13 liefert über eine Leitung
14 ein Steuersignal für ein UND-Gatter 15, das die Ausgänge der Speicherelemente des A-Speichers 5
hintereinander oder parallel zu den Eingänge der Speicherelemente des B-Speichers 8 koppelt. Eine
Leitung 16 verbindet das Speicherelement für das signifikanteste Digit des Wertes, der im A-Speicher 5
gespeichert ist, mit der Steuerlogikeinheit 13, um auf diese Weise das Vorzeichen des Wertes, der im A-
Speicher 5 gespeichert ist, zu geben, um so zu ermöglichen,
daß sowohl negative als auch positive Werte behandelt werden können. Auf einer weiteren Leitung
17 erzeugt die Steuerlogikeinheit 13 ein Rückstellsignal zum Rückstellen des im B-Speicher 8 gespeicherten
Signals auf Null. In Abhängigkeit von einem Signal auf der Leitung 11 erzeugt die Einheit 13 auf
einer Leitung 18 ein Signal, das ein UND-Gatter oder eine Gruppe von UND-Gattern 19 steuert, die die
Übertragung hintereinander oder parallel dem Wert des B-Speichers 8 zu einem weiteren Speicherregister
20 ermöglichen, das als C-Speicher bezeichnet wird. Wie der A-Speicher 5 haben sowohl der B-Speicher 8
als auch der C-Speicher 20 genügend Speicherelemente zum Aufnehmen eines ganzen digitalen
Wortes. Zusätzlich zu ihrer Verbindung mit der Steuerlogikeinheit 13 ist die Leitung 12 mit einem Zähler
21 zum Zählen der Zahl der Vergleiche verbunden, in denen der Wert des Α-Speichers kleiner als der
des B-Speichers ist. Wenn die Gesamtzahl im Zähler 21 einen vorbestimmten Grenzwert erreicht, gibt er
über eine Leitung 22 ein Signal zu der Steuerlogikeinheit 13, um zu bewirken, daß diese ein Signal auf die
Leitung 17 zum Zurückstellen des B-Speichers 8 und ebenso des Zählers 21 auf Null gibt. Der im C-Speicher
gespeicherte Wert wird über einen Binär-Dezimal-Dekodierer 23 auf eine Dezimal-Digital-Anzeige
24 gegeben. Die Steuerlogikeinheit 13 erhält noch über eine Leitung 25 von einem Vorzeichenbitentscheidungsschalter
26 einen anderen Eingang, wobei der Vorzeichenbitentscheidungsschalter 26 durch einen
Operator gesetzt wird in Abhängigkeit davon, ob er einen positiven oder negativen Extremwert als Anzeige
fordert.
Die Betriebsweise der in Fig. 1 gezeigten Anordnung wird mit dem Flußdiagramm von Fig. 2 verständlich.
Um dem Flußdiagramm zu folgen, wird angenommen, daß der B-Speicher 8 leer und der Zähler
21 auf Null bei Beginn einer neuen Folge zurückgestellt
ist. Beim Start der Folge werden aufeinanderfolgende digitale Worte von dem gleichen Zeitschlitz des
Impulskodemodulationsmultiplexeingangs durch das Gatter 2 wie vorher beschrieben ausgewählt und gelangen
in den A-Speicher 5. Die Digits des A-Speichers 5 außer demjenigen für das signifikanteste Digit,
das das Vorzeichen darstellt, werden dann in den Digitalvergleicher 7 gegeben, wo der Digitalwert mit
dem im B-Spekher 8 (ursprünglich auf Null) gespeicherten verglichen wird. Die drei möglichen Resultate
dieses Vergleiches sind:
1. Das A-Speicherbinärgewicht ist größer als das in dem B-Speicher (A>
B). In diesem Fall werden die Inhalte des Α-Speichers S '-vie vorstehend
beschrieben in den B-Speicher 8 aufgrund eines Steuersignals von der Steuerlogikeinheit 13
überführt. Um zu vermeiden, daß die Vorrichtung auf die A = ^-Bedingung reagiert, die zeitweilig
dieser Überführung folgend auftritt, wird in der Logikeinheit 13 eine Bedingung zum
A = ß-Sperren angewandt.
2. Das A-Speicherbinärgewicht ist gleich dem in dem B-Speicher (A = ß). In diesem Fall bewirkt
ein Ausgangssignal von dem Vergleicher 7, daß die Steuerlogikeinheit 13 ein Steuersignal auf die
Leitung 18 gibt, wodurch die Inhalte des B-Speichers 8 folglich in den C-Speicher 20 wie vorher
beschrieben überführt werden, wobei der B-Speicher 8 unverändert bleibt. Der in dem C-Speicher
20 vorhandene Wert wird dann über den Binär-Dezimal-Dekodierer 23 verbunden,
und ein Auslesen des Inhalts aes C-Speichers 20 wird auf dem Digitalanzeiger 24 angezeigt.
■"> 3. Das A-Speicherbinärgewicht ist geringer als das in dem B-Speicher (A<
B). In diesem Fall wird das Auftreten eines Ausgangs von dem Vergleicher
7, der anzeigt, daß der Wert in dem A-Speicher 5 geringer als derjenige in dem B-Spei-Ki
eher 8 ist, durch den Zähler 21 gezählt. Wenn
die gesamte Zählung kleiner als eine vorbestimmte Grenze ist, die durch die Wahrscheinlichkeit
des Auffindens zweier gleicher Samples oder Muster in der Zählperiode bestimmt wird
ι") und von der Frequenz der Testschwingung in bezug
auf die Sampling- oder Musterfrequenz abhängig ist, findet eine Rückkehr zu »Start« statt,
und der Zyklus wird fortgesetzt mit den Inhalten des nächsten Wortes. Wenn die Gesamtzahl in
.'ο dem Zähler 21 die vorbestimmte Grenze erreicht,
wird ein Signal auf die Steuerlogikeinheit 13 gegeben, wodurch die Erzeugung eines Ausgangssignals
bewirkt wird, das den B-Speicher 8 und ebenso den Zähler 21 auf Null setzt, wonach
.'■> wieder zu »Start« zurückgekehrt wird.
Aufeinanderfolgende Digitalworte aus demselben Zeitschiit: des Impulskodemodulationsmultiplexeingangs
werden durch das Gatter 2 ausgewählt und über die Leitung 4 in den A-Speicher 5 gegeben. Nach jeiii
dem Eintritt eines Wortes in den A-Speicher 5 werden die Digits außer dem signifikantesten, das nur das
Vorzeichen des Wertes darstellt, entweder hintereinander oder gleichzeitig in den Digitalvergleicher 7
eingelesen, wo der Digitalwert mit dem in dem B-j-, Speicher 8 gespeicherten verglichen wird. In der üblicherweise
bei impulskodemodulierten Signalen, für die die Vorrichtung gedacht ist, verwendeten Kodierung
zeigen alle Digits eines Wortes außer dem signifikantesten die Größe des dargestellten Wertes und das
κι signifikanteste Digit an, ob der Wert positiv oder negativ
ist; aufgrund dessen kann der Vergleicher 7 in der gleichen Weise sowohl für positive als auch für
negative Werte arbeiten. Das Ergebnis dieses Vergleichs wird als Ausgang auf eine der Leitungen 10,
r> 11 und 12, die mit der Steuerlogikeinheit 13 verbunden sind, gegeben. Wenn die Größe des Wertes in
dem A-Speicher 5 größer als der in dem B-Speicher 8 ist, erzeugt die Einheit 13 einen Ausgang auf der Leitung
14, der es dem UND-Gatter oder den UND- -,(I Gattern 15 ermöglicht, die Überführung des Wertes
aus dem A-Speicher 5 in den B-Speicher 8 vorzunehmen. Wenn jedoch der Inhalt des Α-Speichers kleiner
als oder gleich dem Inhalt des B-Speichers ist, wird kein Signal auf der Leitung 14 erzeugt und keine
-,■-, Übertragung über das Gatter 15 bewirkt.
Ein Ausgang auf dem Leiter 11 von dem Vergleicher 7, der anzeigt, daß der Wert in dem A- und B-Speicher
gleich ist, bewirkt, daß die Steuerlogikeinheit 13 das UND-Gatter oder die UND-Gatter 19 mittels
,ο eines Signals auf der Leitung 18 öffnet bzw. öffnen,
um die Überführung des Wertes aus dem B-Speicher 8 in den C-Speicher 20 zu bewirken. Der in dem C-Speicher
20 befindliche Wert wird permanent in DezimMform durch die Anzeige 24 nach dem Dekodieren
,-, der Binärinfomiation des Speichers 20 in Dezimalform
durch den Dekodierer 23 angezeigt.
Um festzustellen, ob der Wert in dem B-Speichcr größer als wenige oder viele aufeinanderfolgende
Werte ist, die auf den Α-Speicher aufgebracht werden,
zählt der Zähler 21 die Ausgänge an dem Leiter 12 von dem Vergleicher 7, die anzeigen, daß der Wert
in dem Α-Speicher kleiner als der Wert in dem B-Speicher ist. Wenn die Gesamtzahl in dem Zähler 21
eine vorbestimmte Grenze erreicht, erzeugt er ein Ausgangssignal auf der Leitung 22, die bewirkt, daß
die Steuerlogikeinheit 13 einen Ausgang auf der Leitung 17 erzeugt, um sowohl den B-Speicher als auch
den Zähler 21 auf Null zurückzustellen. Der Zähler 21 ist derart ausgestaltet, daß dann, wenn die Eingangssignalhöhe
abnimmt, der Wert, der angezeigt ist, dieser ziemlich schnell folgt. Mit einem Schwellwert
von 4096 und einer Impulskodemodulationsmultiplexeinrichtung mit 8000 Bildern pro Sekunde wird
der Zähler den Schwellwert in etwas mehr als einer halben Sekunde erreichen, die einer Herabsetzung in
der Signalhöhe folgt.
Das Vorzeichendigit, das in dem Speicherelement für das signifikanteste Digit in dem Α-Speicher S gespeichert
ist, wird über die Leitung 16 zu der Steuereinheit 13 überführt, wo es mit dem Eingang auf der
Leitung 25 von dem Zeichenbitentscheidungsschalter 26 verglichen wird, um zu bestimmen, ob die Polarität
des Wertes in dem A-Speicher 5 diejenige ist, die durch den Schalter 26 vorgegeben wird. Obwohl die
Eingangsschwingung der Impulskodemodulationseinrichtung
ausgeglichen ist, kann doch eine leichte Unausgeglichenheit in der Einrichtung sein, die den
Maximalwert in Digitalform abhängig von seinem Vorzeichen wiedergeben und dadurch die Genauigkeit
des an der Einrichtung durchgeführten Testes reduzieren
könnte. Es ist daher wünschenswert, beide Polaritäten unabhängig voneinander zu testen. Wenn
die Vorzeichendigitanzeige, die von der Einheit 13 über die Leitung 16 erhalten wird, nicht diejenige ist,
die durch den Schalter 26 vorgegeben ist, wird die Einheit 13 daran gehindert, ein Signal auf der Leitung
14 zu erzeugen, um eine Überführung von dem A-Speicher in den B-Speicher zu ermöglichen. Das Vorzeichendigit
muß nicht notwendigerweise die Stellung des signifikantesten Digits einnehmen, und die Verbindung
der Leitung 16 zu dem A-Speicher 5 könnte entsprechend geändert werden. Die anderen Ausgänge
von dem A-Speicher müssen dann ebenso ge- ändert werden. Die Speicherregister 5,8 und 20 können
alle vom gleichen Aufbau sein und typischerweise aus bistabilen Triggern vom Typ 8 D bestehen, die
eine Takteingang erfordern, um Daten vom Eingang zum Ausgang zu überführen. Die Register können so ■
angeordnet sein, daß hintereinander oder zeitgleich gearbeitet wird, wobei jedoch bei zeitgleichem Betrieb
in Betracht gezogen werden muß, daß die Eingangsund Ausgangsverbindungen zu den Speichern entsprechend
vielfach vorhanden sein müssen. Der Ein- -gang zu dem A-Speicher 5 muß natürlich hintereinander
sein, da er von einem Impulskodemodulationsmultiplexzeitschlitz erhalten wird.
Der digitale Vergleicher 7 muß hintereinander oder parallel in Abhängigkeit von der in den A- und B-Speichern
5 und 8 verwendeten Betriebsweise arbeiten können. Betrachtet man den Betrieb des Vergleichers
7 in bezug auf hintereinander einkommende Eingänge, woraus eine äquivalente Betriebsweise für
parallele Eingänge leicht abgeleitet werden kann, werden die zweitsignifikantesten Bits (wobei angenommen
ist, daß das signifikanteste Digit dem Vorzeichen zugeordnet ist) von den A- und B-Speichern 5
und 8 auf ein Aquivalenzgatter gegeben, wenn sie gleich sind, werden die nächstsignifikantesten Bits auf
das Gatter gegeben und so weiter, bis ein Unterschied gefunden wird und sämtliche Digits verglichen worden
sind. Wenn alle Digits gleich sind, sind die gespeicherten Werte in ihrer Größe gleich. Andererseits wird
der gespeicherte Wert, der die signifikanteste »1« aufweist, die nicht in dem anderen Wert aufgefunden
wird, der größere sein. Wenn einmal ein Unterschied zwischen den beiden Werten gefunden worden ist, ist
es nicht zweckmäßig, den Vergleich der Bits weiter durchzuführen.
Es kann wünschenswert sein, den Ausgang des Vergleichers 7 auf der Leitung 12 mit dem Zeitschlitzimpuls
auf der Leitung 3 zu kombinieren, so daß der Zähler 21 am Ende eines Zeitschlitzes erhöht
wird. Dies hat den Vorteil, daß irgendeine Entscheidung, die von dem Zähler herrühren kann, der erhöht
wird, die Eingänge des Vergleichers 7 nicht beeinträchtigen kann, die Anlaß zu dieser Entscheidung geben.
In einer modifizierten Ausführungsform der oben beschriebenen Vorrichtung kann der Zähler 21 so angeordnet
sein, daß er einen zusätzlichen Ausgang erzeugt, wenn die Gesamtzahl in ihm einen Schwellwert
unter dem vorbestimmten Grenzwert erreicht, wobei das Gatter oder die Gatter 19 auf den zusätzlichen
Ausgang ansprechen, um eine Anzeige des Wertes in dem B-Speicher 8 zu bewirken. In diesem Fall ist der
Ausgang auf der Leitung 11 (A = B) des Vergleichers 7 nicht erforderlich.
Obwohl weiter oben von einer Anzeige in Dezimalform ausgegangen wurde, können auch andere Anzeigenformen
gewählt werden. Beispielsweise kann die Angabe in Dezibel vorgenommen werden, so daß eine
logarithmische Umwandlung erforderlich ist. Die Anzeige kann aber auch im Binärkode belassen werden.
Der tatsächliche Grenzwert, bei dem der Zähler 21 den Ausgang auf der Leitung 22 erzeugt, wird zur optimalen
Leistungsfähigkeit der Vorrichtung bis zu einem gewissen Grad von der Statistik der Eingangsinformation
auf der Leitung 1 abhängen, wobei es für einige Anwendungen wünschenswert sein kann, den
Schwellwert einstellbar z. B. durch wahlweises Hinzufügen weiterer Stufen zu dem Zähler 21 zu gestalten.
Hierzu 2 Blatt Zeichnungen
Claims (4)
- Patentansprüche:I. Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten, mit einem ersten und einem zweiten Speicherregister, von welchen das erste Speicherregister Eingabeeinrichtungen zum Eingeben aufeinanderfolgender Daten und zu deren Speicherung in dem ersten Register aufweist, mit einer Einrichtung zum Übertragen von Digitalwerten von dem ersten Speicher und zu deren Speicherungin dem zweiten Speicherregister, mit einer Einrichtung zum Vergleichen der Größe eines in dem ersten Register gespeicherten Wertes mit der eines in dem zweiten Register gespeicherten Wertes, wobei der Vergleicher einen ersten Ausgang (^4> B), einen zweiten Ausgang (A = B) und einen dritten Ausgang ( A < B) schafft, wenn der Wert in dem ersten Register größer, gleich bzw. kleiner als der Wert in dem zweiten Register ist, dadurch gekennzeichnet, daß eine Steuerlogik (13) auf den ersten Ausgang (A> B) von dem Vergleicher (7) anspricht, um wahlweise den in dem ersten Register (5) gespeicherten Wert an das zweite Register (8) zu übertragen, und daß eine Einrichtung (24) zum Anzeigen einer Darstellung des Wertes in dem zweiten Register (8) und ein Zähler (21) zum Zählen der Anzahl des Auftretens des dritten Ausgangs (A< B) vorgesehen sind, wobei die Steuerlogik (13) auf die Gesamtzahl in dem Zähler (21) anspricht, wenn diese einen vorbestimmten Grenzwert erreicht, um das zweite Regiser (8) zu löschen und um den Zähler (21) auf einen vorgegebenen Wert zurückzustellen.
- 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzeigeeinrichtung (24) auf den zweiten Ausgang (,4 = ß) anspricht, um eine Darstellung des Wertes in dem zweiten Register (8) anzuzeigen.
- 3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzeigeeinrichtung (24) auf die Gesamtzahl in dem Zähler (21) anspricht, wenn diese einen Schwellenwert erreicht, um eine Darstellung des Wertes in dem zweiten Register (8) anzuzeigen.
- 4. Einrichtung nach einem der vorhergehenden Ansprüche, wobei ein besonderes Digit der Digitalwerte, die in das erste Speicherregister eingegeben sind, das Vorzeichen des Wertes darstellt, dadurch gekennzeichnet, daß eine Einrichtung (16) vorgesehen ist, die auf das besondere Digit anspricht, um eine Übertragung von Digitalwerten von dem ersten Register (5) an das zweite Register (8) und um die Anzeige des Digitalwertes in dem zweiten Register (8) nur aufgrund solcher Digitalwerte zu ermöglichen, die ein bestimmtes Vorzeichen aufweisen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB19143/73A GB1485616A (en) | 1973-04-19 | 1973-04-19 | Apparatus for displaying an extreme value among a succession of digital values and method of testing pulse code modulation equipment using such apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2418653A1 DE2418653A1 (de) | 1974-10-24 |
DE2418653B2 DE2418653B2 (de) | 1979-06-07 |
DE2418653C3 true DE2418653C3 (de) | 1980-02-14 |
Family
ID=10124477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2418653A Expired DE2418653C3 (de) | 1973-04-19 | 1974-04-18 | Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten |
Country Status (8)
Country | Link |
---|---|
US (1) | US3924078A (de) |
JP (1) | JPS5048818A (de) |
CA (1) | CA1005919A (de) |
DE (1) | DE2418653C3 (de) |
FR (1) | FR2226704B1 (de) |
GB (1) | GB1485616A (de) |
NL (1) | NL7405367A (de) |
SE (1) | SE403022B (de) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028506A (en) * | 1973-12-12 | 1977-06-07 | Nippon Electric Company, Ltd. | Maximum value tracing circuit for digitized voice signals |
FR2319905A1 (fr) * | 1975-08-01 | 1977-02-25 | Thomson Csf | Dispositif de compression de bande et systeme radar comportant un tel dispositif |
US4032760A (en) * | 1975-10-22 | 1977-06-28 | Honeywell Inc. | Phosphor protection for x-y loops |
FR2381313A2 (fr) * | 1975-12-31 | 1978-09-15 | Labo Electronique Physique | Enregistrement et visualisation de signaux |
US4039784A (en) * | 1976-01-30 | 1977-08-02 | Honeywell Inc. | Digital minimum/maximum vector crt display |
GB1590835A (en) * | 1976-11-12 | 1981-06-10 | Rolls Royce | Data processing methods and systems |
DE2656304C3 (de) * | 1976-12-11 | 1980-02-14 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Elektronische Schaltung |
US4165508A (en) * | 1978-02-28 | 1979-08-21 | Beckman Instruments, Inc. | Method and apparatus for detecting a peak value of an analog signal |
US4223210A (en) * | 1978-03-01 | 1980-09-16 | Rowe International, Inc. | Electronic vending machine selection counter |
US4336534A (en) * | 1978-07-17 | 1982-06-22 | Trio Kabushiki Kaisha | Control generator for use in broadcast receiver including improved signal level indicator |
IT7921131A0 (it) * | 1979-03-20 | 1979-03-20 | Asocieta Italiana Telecomunica | Disposizione circuitale per sistemi di telecomunicazioni atta a misurare il livello di massimo che presenta un segnale codificato disponibile all'uscita di un apparato di multiplazione. |
US4388590A (en) * | 1979-07-07 | 1983-06-14 | Emi Limited | Digital audio level metering |
DE3117927C2 (de) * | 1981-05-06 | 1986-11-27 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen |
DE3139570C2 (de) * | 1981-10-05 | 1983-09-29 | Krautkrämer GmbH, 5000 Köln | Verfahren und Schaltungsvorrichtung zur Bestimmung und Darstellung von Maximalwerten der von Reflektoren in einem Prüfstück reflektierten Ultraschallsignale |
JPS59133641A (ja) * | 1983-01-20 | 1984-08-01 | Canon Inc | 情報検索装置 |
JPS59133640A (ja) * | 1983-01-20 | 1984-08-01 | Canon Inc | メモリ制御方式 |
US4546313A (en) * | 1983-03-14 | 1985-10-08 | The United States Of America As Represented By The United States Department Of Energy | Peak power ratio generator |
CA1232986A (en) * | 1984-04-16 | 1988-02-16 | Toshinori Hotta | Supervising and controlling system for a communication station in a tdma communication system |
DE3521610A1 (de) * | 1985-06-15 | 1986-12-18 | Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn | Geraet zum erkennen relativer extrema |
JPH0738002B2 (ja) * | 1986-08-19 | 1995-04-26 | パイオニア株式会社 | デイジタルレベル表示装置 |
DE3677986D1 (de) * | 1986-10-21 | 1991-04-11 | Ibm | Verfahren zur digitalen regelung der flankensteilheit der ausgangssignale von leistungsverstaerkern der fuer einen computer bestimmten halbleiterchips mit hochintegrierten schaltungen. |
JP2581218B2 (ja) * | 1988-07-13 | 1997-02-12 | 日本電気株式会社 | カウンタ回路 |
US4969164A (en) * | 1989-04-27 | 1990-11-06 | Advanced Micro Devices, Inc. | Programmable threshold detection logic for a digital storage buffer |
JPH0833810B2 (ja) * | 1989-06-19 | 1996-03-29 | 甲府日本電気株式会社 | ベクトルデータ検索装置 |
JPH0828659B2 (ja) * | 1989-11-29 | 1996-03-21 | 沖電気工業株式会社 | 分周比切り替えが可能な分周装置 |
US5250935A (en) * | 1990-09-24 | 1993-10-05 | Snap-On Tools Corporation | Waveform peak capture circuit for digital engine analyzer |
US5375126B1 (en) * | 1991-04-09 | 1999-06-22 | Hekimian Laboratories Inc | Integrated logical and physical fault diagnosis in data transmission systems |
US6870358B2 (en) * | 2001-12-31 | 2005-03-22 | Baes Systems Information And Electronic Systems Integration Inc. | Methods and apparatuses for peak detection among multiple signals |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL226038A (de) * | 1957-03-25 | 1900-01-01 | ||
US3057972A (en) * | 1959-12-23 | 1962-10-09 | Bell Telephone Labor Inc | Testing the performance of pcm receivers |
CH495094A (de) * | 1968-08-12 | 1970-08-15 | Standard Telephon & Radio Ag | Verfahren zur Überwachung der Arbeitsweise von Coder- und Decoderschaltungen in einer PCM-Zeitmultiplex-Anlage |
GB1270113A (en) * | 1969-01-03 | 1972-04-12 | English Electric Co Ltd | Improvements in or relating to phase-responsive circuits |
US3735387A (en) * | 1969-08-21 | 1973-05-22 | Gen Electric | Means for inhibiting flutter in a numerical display |
US3610894A (en) * | 1970-04-08 | 1971-10-05 | British Railways Board | Peak analysis systems |
JPS5314894B2 (de) * | 1971-09-22 | 1978-05-20 | ||
JPS5129459B2 (de) * | 1971-10-04 | 1976-08-25 | ||
CH572296A5 (de) * | 1972-04-14 | 1976-01-30 | Siemens Ag | |
US3818342A (en) * | 1972-11-13 | 1974-06-18 | Harmon Industries | Pulse operated tachometer with highest speed memory |
US3790767A (en) * | 1972-12-04 | 1974-02-05 | A Alexander | Pulse analyzing tester |
-
1973
- 1973-04-19 GB GB19143/73A patent/GB1485616A/en not_active Expired
-
1974
- 1974-04-10 US US459562A patent/US3924078A/en not_active Expired - Lifetime
- 1974-04-17 SE SE7405169A patent/SE403022B/xx unknown
- 1974-04-18 CA CA197,754A patent/CA1005919A/en not_active Expired
- 1974-04-18 JP JP49043863A patent/JPS5048818A/ja active Pending
- 1974-04-18 DE DE2418653A patent/DE2418653C3/de not_active Expired
- 1974-04-19 FR FR7413716A patent/FR2226704B1/fr not_active Expired
- 1974-04-19 NL NL7405367A patent/NL7405367A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE2418653A1 (de) | 1974-10-24 |
US3924078A (en) | 1975-12-02 |
JPS5048818A (de) | 1975-05-01 |
CA1005919A (en) | 1977-02-22 |
DE2418653B2 (de) | 1979-06-07 |
FR2226704A1 (de) | 1974-11-15 |
FR2226704B1 (de) | 1976-10-08 |
GB1485616A (en) | 1977-09-14 |
NL7405367A (de) | 1974-10-22 |
AU6773574A (en) | 1975-10-16 |
SE403022B (sv) | 1978-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2418653C3 (de) | Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten | |
DE2351791C2 (de) | Datenverarbeitungsanlage | |
DE1082435B (de) | Addierwerk | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE2755875C2 (de) | ||
DE1449765B2 (de) | Einrichtung zur Abfrage eines assoziativen Speichers | |
DE2423719A1 (de) | Schaltungsanordnung zur ueberwachung der leistung eines multiprozessor-rechners | |
DE2228526B2 (de) | Verfahren und Anordnung zum Lesen und Decodieren von Strichmarken-Gruppen, die Daten in codierter Form darstellen | |
DE2519381A1 (de) | Datenverarbeitungssystem | |
DE2930441C2 (de) | Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige | |
DE2747196C2 (de) | Vergleichseinrichtung zum Vergleichen von Informationen variabler Länge | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
DE2245360A1 (de) | Pseudo-zufallszahlengenerator fuer datenverarbeitung | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE2736967A1 (de) | Asynchrone telemetrieschaltung | |
DE2054941C2 (de) | Anordnung zur Auswahl von Datensätzen | |
DE1185404B (de) | Fehlerermittlungsanlage | |
DE3440680C2 (de) | ||
DE3843372C2 (de) | Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik | |
DE3039306C2 (de) | Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten | |
DE2645621A1 (de) | Blockfolgenverarbeitender prozessor fuer nicht gleichmaessig kodierte digitale daten | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
DE2654473A1 (de) | Verfahren und vorrichtung zur uebertragung von sich asynchron aendernden datenwoertern | |
DE1948835C3 (de) | Einrichtung zum Steuern eines Druck- oder Stanzwerkes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EF | Willingness to grant licences | ||
8339 | Ceased/non-payment of the annual fee |