DE3039306C2 - Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten - Google Patents

Description

50

Die Erfindung betrifft eine Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten, bestehend aus Adressenabschnitten und Datenabschnitten, mit jeweils einem Startbit, einer vorgegebenen Zahl von Informationsbits und einer vorgegebenen ersten Zahl von Stopbits, wobei der jeweils letzte Datenabschnitt vor einem nächsten Adressenabschnitt eine andere, zweite Zahl von Stopbits aufweist mit einem Diskriminator für die Feststellung der Stopbits und mit einer Datenpuffereinrichtung.

In der DE-OS 30 08 687 ist eine Einrichtung zur asynchronen Übertragung serieller Daten beschrieben, die im Vergleich zu herkömmlichen Einrichtungen eine höhere Übertragungsgeschwindigkeit ermöglicht und wobei die Anzahl der erforderlichen Kennzeichnungscodes (zur Kennzeichnung von Adressen- bzw. Daten abschnitten) auf ein Minimum herabgesetzt ist. Diese Datenübertragungseinrichtung enthält eine Empfangseinrichtung mit einer Feststelleinrichtung, um in einer Signalgruppe ein Bit festzustellen, das auf die vorbestimmte Anzahl Bits plus zwei Bits folgt und um eine nächste Signalgruppe als eine Adressensignalgruppe zu verarbeiten, wenn das festgestellte Bit ein Stopbit ist und um schließlich eine nächste Signalgruppe als Datensignalgruppe zu verarbeiten, wenn das festgestellte Bit ein Startbit ist. Durch diese besondere Ausbildung der zu verarbeitenden Daten läßt sich insgesamt eine höhere Datenübertragungsgeschwindigkeit realisieren.

Diese Einrichtung enthält einen Serien-/Parallel-Umsetzer, dem eine Zusatzschaltungsanordnung zugeordnet ist. In der Zusatzschaltungsanordnung werden sowohl Adressenbits als auch Datenbits verarbeitet, wobei die Verarbeitung dieser Signale mit Hilfe eines gemeinsamen Taktoszillators gesteuert wird. Das mit Hilfe der Zusatzschaltungsanordnung letztlich erzeugte Signal dient dazu, einer Decodiersteuereinrichtung entweder anzuzeigen, daß eine nächste Datensignalgruppe verarbeitet werden kann, oder daß eine nächste Adressensignalgruppe decodiert werden muß.

Aus der Literaturstelle »International Standard ISO 3309« vom 1. 4. 1976 ist es bekannt, daß Daten blockweise übertragen werden können, wobei jeder Rahmen unter anderem auch ein Adreßfeld und ein Informationsfeld enthält. Im Empfänger werden üblicherweise sowohl das Adreßfeld als auch das Informationsfeld in einem Puffer gespeichert.

Aus Martin, J. »Die Organisation von Datennetzen«, Hanser Verlag, München 1972, Seite 42-63 ist bereits ein asynchrones Übertragungsverfahren bekannt, bei dem die Bit- und Zeichensynchronisation mittels des Start-ZStop-Verfahrens und die Blocksynchronisation mittels Übertragungssteuerzeichen realisiert werden. Die zu übertragenden Daten sind dabei so aufgebaut, daß sowohl Daten- als auch Adreßabschnitte stets mit einem Startbit beginnen, dem eine erste vorgegebene Zahl von Adressen- bzw. Datenbits folgen und die schließlich mit einer zweiten vorgegebenen Zahl von Stopbits enden. Daten- und Adressenabschnitte werden gegebenenfalls in Puffern gespeichert, wobei zwischen Speicherplätzen für Adressenabschnitte und Speicherplätze für Datenabschnitte unterschieden werden muß.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, die Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten der eingangs genannten Art derart zu verbessern, daß die Übertragungsgeschwindigkeit der Daten zur Verbesserung des Wirkungsgrades der Datenverarbeitung erhöht werden kann.

Ausgehend von der Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten der eingangs genannten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß eine von der Datenpuffereinrichtung unabhängige Adressenpuffereinrichtung für die Speicherung jedes Adressenabschnitts vorgesehen ist und der Diskriminator über eine Torschaltung die Daten- bzw. Adressenpuffereinrichtung ansteuert, wenn er die erste vorgegebene bzw. die andere, zweite Zahl von Stopbits feststellt.

Erfindungsgemäß werden also bei der Einrichtung nach der Erfindung verschiedene Puffereinrichtungen verwendet, um sowohl Adressenabschnitte als auch Datenabschnitte zu speichern, die von einerZentraleinheit aufgenommen werden können. Die Datenpuffcr-

einrichtung ist so ausgeführt, daß sie ein Unterbrechungssignal für eine Zentraleinheit erzeugt, nach dem der Datenabschnitt in der Datenpuffereinrichtung gespeichert ist.

Besonders vorteilhafte Ausgestaltungen und Weiterbiidungen der Erfindung ergeben sich aus den Unteransprüchen.

Im folgenden wird die Erfindung anhand von Ausfuhrungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines herkömmlichen Datenempfangssystems;

Fig. 2 in Form eines Blockschaltbilds eine Einrichtung zum Epfang von seriellen Daten gemäß einer Ausführungsform der Erfindung; Fig. 3a und 3b den Aufbau von seriellen Daten;

Fig. 4 ein Blockschaltbild einer Schaltungsausführung zum Ansteuern eines in der Schaltung der Fig. 2 vorgesehenen Flip-Flops; und

F i g. 5 ein Zeitdiagramm, anhand dessen die Arbeitsweise der in F i g. 4 dargestellten Schaltung veranschaulicht ist.

In F i g. 1 ist ein herkömmliches System dargestellt, in welchem serielle Daten von einer lokalen oder örtlichen Einheit in einem EmpfangspufTer 54 gespeichert und in Paralleldaten umgesetzt werden. Die Paralleldaten durchlaufen dann nacheinander weitere Empfangspuffer 53, Bl und 51, und wenn sie in dem letzten EmpfangspufTer 51 gespeichert worden sind, wird ein Unterbrechungssignal INT von dem Empfangspuffer 51 erzeugt. Die nächsten Daten, welche an einer Zentraleinheit CPU eintreffen, bevor die Daten von dem Empfangspuffer 51 an die Zentraleinheit CPU abgegeben worden sind, werden in dem Empfangspuffer 52 gespeichert. Wenn die Daten in dem Empfangspuffer 51 an die Zentraleinheit CPU abgegeben werden, werden die Daten in dem Empfangspuffer 52 in den EmpfangspufTer 51 geschoben, und es liegt ein weiteres Unterbrechungssignal INT an. Auf diese Weise wird der Empfang von seriellen Daten und eine Datenabgabe an die Zentraleinheit CPU asynchron gesteuert durchgeführt. Die der Zentraleinheit CPU zugeführten Daten werden nacheinander in den Empfangspuffern B1 bis 54 gespeichert.

Neuerdings wird eine größere Anzahl lokaler oder örtlicher Einheiten von einem System versorgt, bei welchem die Anzahl lokaler Einheiten mit einem gemeinsamen Datenzufuhrweg verbunden ist, der von der Zentraleinheit CPU aus verläuft. Bei diesem System überträgt jede lokale Einheit ihre eigene Adresse zur Stationskennzeichnung zusammen mit Daten an die Zentraleinheit CPU. Bisher wird die in Fig. 1 dargestellte Datenempfangsschaltung verwendet, um serielle Daten einschließlich der Stationskennzeichnungsdaten aufzunehmen. Wenn die Adresse einer lokalen Einheit in dem Empfangspuffer 51 gespeichert worden ist, liegt ein Unterbrechungssignal an. Wenn die Zentraleinheit CPU unmittelbar auf das Unterbrechungssignal MT anspricht und die Adresse annimmt, dann wird der Empfangspuffer B1 geleert, und dieser Zustand hält an, bis die Daten in dem Empfangsteil vollständig empfangen sind. Nachdem die Daten vollständig angenommen sind, ist nicht eher, als bis die Daten von dem Empfangspuffer 54 an den EmpfangspufTer 51 abgegeben sind, vorgesehen, daß wieder ein Unterbrechungssignal anliegt, damit Daten von dem Empfangspuffer 51 an die Zentraleinheit CPU übergeben werden. Somit wird ein Unterbrechungssignal jedesmal dann erzeugt, wenn jeweils die Adresse und die Daten empfangen sind, und folglich muß die Zentraleinheit CPU jedesmal die Unterbrechung behandeln. Hierdurch wird häufig die Programmverarbeitung der Zentraleinheit CPU unterbrochea was einen schlechten Wirkungsgrad zur Folge hat. Da eine Adresse und Daten im allgemeinen fortlaufend übertragen werden, folgt innerhalb eines kurzen Zeitabschnitts auf eine erste Unterbrechung eine zweite Unterbrechung. Die Zentraleinheit CPU beginnt ύϊηε Unterbrechung zu verarbeiten, um Daten zu empfangen, nachdem eine Unterbrechung zum Verarbeiten der empfangenen Adresse durchgeführt worden ist und sie auf ihr normales Programm zurückgekehrt ist. Die Zentraleinheit CPU führt eine Operation faktisch genauso wie eine Unterbrechungsverarbeitung in zwei verschiedenen Schritten durch.

Wenn, wie oben ausgeführt, die EmpfangspufTer der Zentraleinheit gemeinsam für eine Adresse und für Daten benutzt werden, liegt ein Unterbrechungssignal beim Empfang jeder Adresse und beim Empfang von Daten an, und die Unterbrechung muß jedesmal verarbeitet werden, wenn das Unterbrechungssignal anliegt. Da die Zentraleinheit die Daten noch nicht empfangen hat, wenn sie eine Adresse empfangen hat, und zu diesem Zeitpunkt eine Datenverarbeitung nicht durchführen kann, geht die Zentraleinheit im Falle eines Adressenempfangs mit der Adresse sparsam um (d. h. sie hebt sie auf)· Diese aufgehobene Adresse wird nicht zusammen mit Daten verarbeitet, bis ein zweites Unterbrechungssignal entsprechend dem Eintreffen von Daten anliegt. Es muß dann nur zum Zeitpunkt eines Datenempfangs der Zentraleinheit zugeführt werden. Infolge der gemeinsamen Benutzung der EmpfangspufTer ist es jedoch nicht möglich, ein Unterbrechungssignal nur zu erzeugen, wenn Daten empfangen werden. Wenn Daten fortlaufend nach einer Adresse empfangen werden, wird vorzugsweise ein Unterbrechungssignal nur zum Zeitpunkt des Adressenempfangs erzeugt und die Daten werden fortlaufend (gleichzeitig) mit einem Unterbrechungs-Verarbeitungsprogramm zugeführt bzw. bereitgestellt. Das einzig brauchbare Verfahren besteht jedoch darin, Daten jedesmal bei einer Unterbrechung abzugeben, da ein Unterbrechungssignal infolge der gemeinsamen Nutzung der Puffer auch zum Zeitpunkt eines Datenempfangs anliegt.

In Fig. 2 ist eine Einrichtung gemäß der Erfindung zum Empfang von seriellen Daten dargestellt. Die Schaltung weist zwei gleiche Gruppen von Empfangspuffern ABi bis ABA und DB\ bis DB4 auf, welche zum Speichern einer Adresse und von Daten verwendet werden und welche als Ganzes mit AB bzw. DB bezeichnet sind. Serielle, von einer lokalen Einheit bereitgestellte Daten werden über Torschaltungen Gl und Gl, welche durch ein zur Unterscheidung von Adressen und Daten vorgesehenes Flip-Flop 11 gesteuert werden, dem Adressenpuffer AB 4 oder dem Datenpuffer DB4 zugeführt. Mit diesem Flip-Flop 11 wird angezeigt, ob die seriellen zu empfangenden Daten eine Adresse oder Daten sind. Beim Einschalten (der Versorgungsspannung) und beim Rücksetzen bleibt das Flip-Flop 11 rückgesetzt, und die Torschaltung Cl bleibt offen, so daß eine zuerst eintreffende Adresse über die Torschaltung Gl in dem Adressenpuffer AB4 gespeichert wird. Am Ende des Adressenempfangs wird das Flip-Flop 11 gesetzt, um die Torschaltung G2 zu öffnen, wodurch dann die auf die Adresse folgenden Daten in dem Datenpuffer DB4 gespeichert werden. Der

Inhalt des Adressenpuffers ABA wird dann über die Adressenpuffer AB 3 und ABl in den Adressenpuffer ABl geschoben. Genauso wird der Inhalt des Datenpuffers DBA über die Datenpuffer DB 3 undZ>52 in den Datenpuffer DBl geschoben. Wenn dann die Adresse in dem Adressenpuffer ABl und die Daten in dem Datenpuffer DBl gespeichert sind, wird ein Unterbrechungssignal INTl erzeugt. Ein Unterbrechungsssignal INTl von dem Adressenpuffer ABl ist vorher abgedeckt worden und liegt nicht an. Entsprechend dem Unterbrechnungssignal INTl wird dann die Zentraleinheit CPU gesteuert, so daß dann die Adresse von dem Adressenpuffer AB 1 und die Daten von dem Datenpuffer DB1 an sie übertragen werden.

In Fig. 3a und 3b sind jeweils der Aufbau vonseriel- !en Daten dargestellt, die aus einem Adressenabschnitt und einem Datenabschnitt gebildet sind. Jedoch ist der Aufbau bzw. die Anordnung von seriellen Daten, die bei der Erfindung anwendbar sind, nicht auf die dargestellten Ausführungen beschränkt, sondern sie können auch durch andere ersetzt werden, soweit sie erkennbare Adressen- und Datenteile aufweisen. Der Aufbau bzw. die Anordnung in Fig. 3a veranschaulicht die Übertragung eines Datenbytes, in welchem ein Adressen- und ein Datenabschnitt durch ein Stoppbit STP voneinander getrennt sind. Ein Datenabschnitt und der nächste Adressenabschnitt sind durch zwei oder mehr Stoppbits voneinander getrennt. Der Aufbau der Fig. 3b zeigt den Fall einer Übertragung von 2 oder mehr Datenbytes, in welchen ein Stoppbit einen Adressenabschnitt von einem Datenabschnitt und auch Datenabschnitte voneinander trennt. Eine Anzahl Bytes von Datenabschnitten kann fortlaufend zugeführt werden. Auf den letzten Datenabschnitt in dem Aufbau der Fi g. 3 b folgt in einem Abstand von zwei oder mehr Stoppbits wie beim Aufbau der Fig. 3a ein Adressenteil.

In F i g. 4 ist eine Schaltung zum Ansteuern des Flip-Flops 11 der Fig. 2 dargestellt, wenn empfangene serielle Daten Si den in Fig. 3a oder 3b wiedergegebenen Aufbau haben. Die Flip-Flop-Ansteuerung weist einen Zähler 12 zum Zählen von Bits der empfangenen Daten, ein erstes Flip-Flop 13, welches während eines Datenempfangs gesetzt wird, ein zweites Flip-Flop 14, welches am Ende des Empfangs eines Datenabschnitts gesetzt wird, einen inverter 15 und ein UND-Glied (73 mit zwei Eingängen auf. In Fig. 4 entsprechen die Angaben Si und RXC denen in Fig. 2.

In Fig. 5 ist ein Zeitdiagramm dargestellt, das die Arbeitsweise der in Fig. 4 dargestellten Schaltung in Verbindung mit den seriellen Daten eines Aufbaus nach F i g. 3a anhand eines Beispiels veranschaulicht. In F i g. 5 ist in der ersten Zeile ein Signal (a) dargestellt, welches die invertierte Form des Signals in Fig. 3a ist, und welches dem Empfangsdateneingang der Fig. 4 zugeführt wird. Ebenso sind in Fig. 5 ein Ausgangssignal (b) des Flip-Flops 13 der Fig. 4, Ausgangssignale (c) und (d) des Flip-Flops 14 und Ausgangssignale (<?) und (f) des Flip-Flops 11 dargestellt.

Wenn ein Startbit ST eines Adressenabschnitts auf einer Leitung α in Fig. 4 anliegt, wird das Flip-Flop 13 synchron mit einem Taktimpuls CLOCK gesetzt. Wenn der Signalpegel auf einer Leitung b »hoch« wird, wird das UND-Glied Ci geöffnet, um empfangene Taktimpulse RXC und Daten an den Adressenpuffer ABA abzugeben. Gleichzeitig mit dem Flip-Flop 13 wird der Zähler 12 angeschaltet, damit er mit dem Zählen von Bits von Eingangsdaten beginnt und ein Signal (d) abgibt, unmittelbar bevor das Stoppbit des Adressenabschnitts endet. Durch den Zählerausgang (d) wird das Flip-Flop 11 gesetzt und die Anzeige des Adressenabschnitts auf die eines Datenabschnitts geschaltet, so daß die Ausgänge (e) und {/) des Flip-Flops 11 invertiert werden. Der Zähler 12 zählt die Datenbits weiter und gibt ein Abtastprüfsignal (A) in der Mitte der Bitstelle sehr nahe bei dem Stoppbit ab. Da in diesem Fall ein Startbit eines Datenabschnitts anschließend an das Stoppbit eintrifft, wird der Signalpegel auf der Leitung a »hoch« und der Ausgangspegel des Inverters 15 wird »niedrig«, wodurch ein Setzen des Flip-Flops verhindert ist. Mit Hilfe von zwei (nicht dargestellten) Zählern wird der Zähler 12 wieder gestartet, um Datenbits von einem Startbit an zu zählen, indem das Bit gleich nach dem Stoppbit gezählt wird. Infolgedessen gibt der Zähler Yl ein Signal (u) ab, wenn er bis zu dem Stoppbit des Datenabschnitts gezählt hat, und gibt dann ein Signal (A) in der Mitte des gleich nach dem Stoppbit anliegenden Bits ab. Zu diesem Zeitpunkt ist das nächste Bit auch ein Stoppbit, und der Signalpegel auf der Leitung a wird »niedrig«. Der Ausgang des Inverters 15 ist dann »hoch«, wodurch das Flip-Flop 14 gesetzt wird. Dann werden die beiden Flip-Flops 13 und 11 rückgesetzt. Die nächsten eintreffenden Bits bilden einen Adressenabschnitt. Das Flip-Flop 14 wird durch ein Rücksetzsignal (g) rückgesetzt, wodurch die ganze Schaltung wieder in den Anfangszustand kommt.

Auf diese Weise können im Hinblick auf das in Fig. 3a wiedergegebene Format die ersten Daten mit zwei fortlaufenden Zeichen in dem Adressenpuffer AB und die zweiten Daten in dem Datenpuffer DB gespeichert werden. Genau auf dieselbe Weise kann das erste Zeichen in dem Aufbau der Fig. 3b in dem Adressenpuffer AB und die folgenden Zeichen in dem Datenpuffer DB gespeichert werden, bis zwei Stoppbits nacheinander anliegen, um das Ende eines Datenabschnitts anzuzeigen.

Gemäß der Erfindung speichert somit eine Einrichtung zum Empfang von Daten, Adressen- und Datenabschnitte in einzelnen Puffern, um dann ein Unterbrechungssignal zu erzeugen, wenn es einen oder beide der Adressen- und Datenabschnitte erhalten hat. Das Ergebnis ist dann eine leistungsfähige Verarbeitung von empfangenen Daten.

Hierzu 4 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten bestehend aus

— Adressenabschnitten und Datenabschnitten, mit jeweils einem Startbit, einer vorgegebenen Zahl von Informationsbits und einer vorgegebenen ersten Zahl von Stopbits,

— wobei der jeweils letzte Datenabschnitt vor einem nächsten Adressenabschnitt eine andere, zweite Zahl von Stopbits aufweist,

— mit einem Diskriminator für die Feststellung der Stopbits und mit einer Datenpuffereinrichtung.

dadurch gekennzeichnet, daß

20

- eine von der Datenpuffereinrichtung (DB) unabhängige Adressenpuffereinrichtung (AB) für die Speicherung jedes Adressenabschnitts vorgesehen ist und

— der Diskriminator (11) über eine Torschaltung (Gl bzw. Gl) die Daten- (DB) bzw. Adressenpuffereinrichtung (AB) ansteuert, wenn er die erste vorgegebene bzw. die andere, zweite Zahl von Stopbits feststellt.

30

2. Einrichtung für den asynchronen Empfang von seriellen Daten nach Anspruch 1, dadurch gekennzeichnet, daß die Adressenpuffereinrichtung (AB) ein Unterbrechungssignal (INTl) erzeugt, wenn ein Adressenabschnitt gespeichert worden ist.

3. Einrichtung für den asynchronen Empfang von seriellen Daten nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Datenpuffereinrichtung (DB) ein Unterbrechungssignal (MTI) erzeugt, wenn ein Datenabschnitt gespeichert worden ist.

4. Einrichtung für den asynchronen Empfang von seriellen Daten nach Anspruch 1, dadurch gekennzeichnet, daß der Diskriminator ein auf die Anzahl der Stopbits ansprechendes Flip-Flop (11) enthält, welches abhängig vom Eingang eines Adressenabschnitts oder vom Eingang eines Datenabschnitts die Torschaltungen (Gl, GT) umsteuert.