JPH0828659B2 - 分周比切り替えが可能な分周装置 - Google Patents
分周比切り替えが可能な分周装置Info
- Publication number
- JPH0828659B2 JPH0828659B2 JP1311431A JP31143189A JPH0828659B2 JP H0828659 B2 JPH0828659 B2 JP H0828659B2 JP 1311431 A JP1311431 A JP 1311431A JP 31143189 A JP31143189 A JP 31143189A JP H0828659 B2 JPH0828659 B2 JP H0828659B2
- Authority
- JP
- Japan
- Prior art keywords
- division ratio
- frequency division
- frequency
- value
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、分周比を切り替えることが可能な分周装置
に関するものである。
に関するものである。
分周比がプログラマブルに切り替え可能になっている
分周装置は、分周比の切り替えタイミングによっては、
分周動作にエラーが発生する可能性がある。
分周装置は、分周比の切り替えタイミングによっては、
分周動作にエラーが発生する可能性がある。
そのため、従来から分周比の切り替えが可能な分周装
置においては、次のような手段が採られてきた。
置においては、次のような手段が採られてきた。
一つは、分周比の切り替えを、切り替え前の分周動作
が一度完了する時点まで待たせる。即ち、分周装置のカ
ウンタが分周完了によりリセットされる時点まで待たせ
る手段を持たせるものである。
が一度完了する時点まで待たせる。即ち、分周装置のカ
ウンタが分周完了によりリセットされる時点まで待たせ
る手段を持たせるものである。
もう一つは、分周比の切り替え時に、分周装置内のカ
ウンタをリセットする手段を持ち、分周比の切り替え後
は、分周動作を最初からやり直すものである。
ウンタをリセットする手段を持ち、分周比の切り替え後
は、分周動作を最初からやり直すものである。
しかしながら、前者の分周装置は、分周比の切り替え
を、切り替え前の分周比による分周動作が一度完了する
時点まで待ってから、即ち分周装置内のカウンタが分周
完了によりセットされる時点まで待ってから行なうた
め、実際の分周比の切り替えが、分周比の切り替えを指
示した時点から、最大で切り替え前の分周比による分周
動作が１回分、遅れてしまうという問題がある。
を、切り替え前の分周比による分周動作が一度完了する
時点まで待ってから、即ち分周装置内のカウンタが分周
完了によりセットされる時点まで待ってから行なうた
め、実際の分周比の切り替えが、分周比の切り替えを指
示した時点から、最大で切り替え前の分周比による分周
動作が１回分、遅れてしまうという問題がある。
また、後者の分周装置は、分周比の切り替え時に、分
周装置内のカウンタをリセットし、分周比の切り替え後
は、分周動作を最初からやり直すため、分周装置内のカ
ウンタがリセットされてから分周比を切り替えるまでの
間に、既にカウントされていた分を無条件で切り捨てて
しまうという問題がある。
周装置内のカウンタをリセットし、分周比の切り替え後
は、分周動作を最初からやり直すため、分周装置内のカ
ウンタがリセットされてから分周比を切り替えるまでの
間に、既にカウントされていた分を無条件で切り捨てて
しまうという問題がある。
本発明は上述の点に鑑みてなされたもので、実際の分
周比の切り替えが、分周比の切り替えを指示した時点か
ら、最大で切り替え前の分周比による分周動作１回分、
遅れてしまうという問題と、分周装置内のカウンタがリ
セットされてから分周比を切り替えるまでの間に、既に
カウントされていた分を無条件で切り捨ててしまうとい
う問題を解決するため、分周比の切り替えを指示した時
点から遅れることなく分周比を切り替え、途中までカウ
ンタした分を無条件に切り捨てることのない、優れた分
周比切り替え可能な分周装置を提供することにある。
周比の切り替えが、分周比の切り替えを指示した時点か
ら、最大で切り替え前の分周比による分周動作１回分、
遅れてしまうという問題と、分周装置内のカウンタがリ
セットされてから分周比を切り替えるまでの間に、既に
カウントされていた分を無条件で切り捨ててしまうとい
う問題を解決するため、分周比の切り替えを指示した時
点から遅れることなく分周比を切り替え、途中までカウ
ンタした分を無条件に切り捨てることのない、優れた分
周比切り替え可能な分周装置を提供することにある。
本発明は分周装置を、被分周信号を入力する手段と、
被分周信号が入力される毎にカウントアップするカウン
タと、分周比（Ａ）を入力する手段と、入力された分周
比（Ａ）を記憶する分周比レジスタと、分周比の切り替
え制御信号を入力する手段と、分周比の切り替えの際に
一時的に前回の分周比（Ｂ）を記憶する前回分周比レジ
スタと、分周比レジスタの値（Ａ）と前回分周比レジス
タの値（Ｂ）を比較し等しいことを検出する第１比較手
段と、カウンタの値（Ｃ）とを分周比レジスタの値
（Ａ）とを比較し、等しいこと及びカウンタの値（Ｃ）
が分周比レジスタの値（Ａ）よりも大きいことを検出す
る第２比較手段と、カウンタの値（Ｃ）と前回分周比レ
ジスタの値（Ｂ）とを比較し、等しいことを検出する第
３比較手段と、分周完了信号を出力する手段と、カウン
タを０にリセットする手段と、分周比切り替え時にエラ
ーが発生したことを通知する手段とから成る構成とし
た。
被分周信号が入力される毎にカウントアップするカウン
タと、分周比（Ａ）を入力する手段と、入力された分周
比（Ａ）を記憶する分周比レジスタと、分周比の切り替
え制御信号を入力する手段と、分周比の切り替えの際に
一時的に前回の分周比（Ｂ）を記憶する前回分周比レジ
スタと、分周比レジスタの値（Ａ）と前回分周比レジス
タの値（Ｂ）を比較し等しいことを検出する第１比較手
段と、カウンタの値（Ｃ）とを分周比レジスタの値
（Ａ）とを比較し、等しいこと及びカウンタの値（Ｃ）
が分周比レジスタの値（Ａ）よりも大きいことを検出す
る第２比較手段と、カウンタの値（Ｃ）と前回分周比レ
ジスタの値（Ｂ）とを比較し、等しいことを検出する第
３比較手段と、分周完了信号を出力する手段と、カウン
タを０にリセットする手段と、分周比切り替え時にエラ
ーが発生したことを通知する手段とから成る構成とし
た。
分周装置を上記の如く構成することにより、分周比の
切り替えが行なわれた時に、カウンタの値（Ｃ）と分周
比レジスの値（Ａ）と前回分周比レジスタの値（Ｂ）と
について、第２比較手段と第３比較手段によりその大小
関係を検出し、 Ｃ＜Ａ 且つ Ｃ≠Ｂ が成立していれば、そのまま分周比レジスタの値（Ａ）
による分周として分周動作が継続し、先とは逆に、 Ｃ≧Ａ 又はＣ＝Ｂ が成立すれば、分周比切り替えエラーが発生したことを
通知し、分周比切り替えエラーが発生した次の被分周入
力信号が入力された時に、カウンタを０にリセットし、
さらに分周完了信号を出力するから、従来の実際の分周
比の切り替えが、分周比の切り替えを指示した時点か
ら、最大で切り替え前の分周比による分周動作１回分、
遅れてしまうという問題と、分周装置内のカウンタがリ
セットされてから分周比を切り替えるまでの間、既にカ
ウントされていた分を無条件で切り捨ててしまうという
問題を解決できる。
切り替えが行なわれた時に、カウンタの値（Ｃ）と分周
比レジスの値（Ａ）と前回分周比レジスタの値（Ｂ）と
について、第２比較手段と第３比較手段によりその大小
関係を検出し、 Ｃ＜Ａ 且つ Ｃ≠Ｂ が成立していれば、そのまま分周比レジスタの値（Ａ）
による分周として分周動作が継続し、先とは逆に、 Ｃ≧Ａ 又はＣ＝Ｂ が成立すれば、分周比切り替えエラーが発生したことを
通知し、分周比切り替えエラーが発生した次の被分周入
力信号が入力された時に、カウンタを０にリセットし、
さらに分周完了信号を出力するから、従来の実際の分周
比の切り替えが、分周比の切り替えを指示した時点か
ら、最大で切り替え前の分周比による分周動作１回分、
遅れてしまうという問題と、分周装置内のカウンタがリ
セットされてから分周比を切り替えるまでの間、既にカ
ウントされていた分を無条件で切り捨ててしまうという
問題を解決できる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明に係る分周比切り替えが可能な分周装
置の回路構成を示す図である。分周装置は、被分周信号
を入力する被分周信号入力手段101と、被分周信号が入
力される毎にカウントアップするカウンタ102と、分周
比（Ａ）を入力する分周比入力手段103と、入力された
分周比（Ａ）を記憶する分周比レジスタ104と、分周比
の切り替え制御信号を入力する分周比切り替え制御信号
入力手段105と、分周比切り替えの際に一時的に前回の
分周比（Ｂ）を記憶する前回分周比レジスタ106と、分
周比レジスタ104の値（Ａ）と前回分周比レジスタ106の
値（Ｂ）を比較し等しいことを検出する第１比較手段10
7と、カウンタ102の値（Ｃ）と分周比レジスタ104の値
（Ａ）とを比較し等しいこと及びカウンタ102の値
（Ｃ）が分周比レジスタ104の値（Ａ）よりも大きいこ
とを検出する第２比較手段108と、カウンタ102の値
（Ｃ）と前回分周比レジスタ106の（Ｂ）とを比較し等
しいことを検出する第３比較手段109と、分周完了信号
を出力する分周完了信号出力手段110と、カウンタ102を
０にリセットするカウンタリセット手段111と、分周比
切り替え時にエラーが発生したことを通知する分周比切
り替えエラー通知手段112とから構成されている。
置の回路構成を示す図である。分周装置は、被分周信号
を入力する被分周信号入力手段101と、被分周信号が入
力される毎にカウントアップするカウンタ102と、分周
比（Ａ）を入力する分周比入力手段103と、入力された
分周比（Ａ）を記憶する分周比レジスタ104と、分周比
の切り替え制御信号を入力する分周比切り替え制御信号
入力手段105と、分周比切り替えの際に一時的に前回の
分周比（Ｂ）を記憶する前回分周比レジスタ106と、分
周比レジスタ104の値（Ａ）と前回分周比レジスタ106の
値（Ｂ）を比較し等しいことを検出する第１比較手段10
7と、カウンタ102の値（Ｃ）と分周比レジスタ104の値
（Ａ）とを比較し等しいこと及びカウンタ102の値
（Ｃ）が分周比レジスタ104の値（Ａ）よりも大きいこ
とを検出する第２比較手段108と、カウンタ102の値
（Ｃ）と前回分周比レジスタ106の（Ｂ）とを比較し等
しいことを検出する第３比較手段109と、分周完了信号
を出力する分周完了信号出力手段110と、カウンタ102を
０にリセットするカウンタリセット手段111と、分周比
切り替え時にエラーが発生したことを通知する分周比切
り替えエラー通知手段112とから構成されている。
なお、図中、113,114,115はANDゲート、116,117はOR
ゲートである。
ゲートである。
分周比入力手段103に新たな分周比が入力されない場
合、本分周装置は被分周信号入力手段101に被分周信号
が入力される毎に、カウンタ102がカウントアップさ
れ、第２比較手段108によりカウンタ102の値（Ｃ）と分
周比レジスタ104の値（Ａ）とが等しいことを検知する
と、ANDゲート113を通して分周完了信号出力手段110か
らの分周完了信号を出力し、ORゲート117を通しカウン
タ102を０にリセットするカウンタリセット手段111によ
りカウンタ102を０にリセットし、次の分周動作を開始
する。以下これを繰り返す。
合、本分周装置は被分周信号入力手段101に被分周信号
が入力される毎に、カウンタ102がカウントアップさ
れ、第２比較手段108によりカウンタ102の値（Ｃ）と分
周比レジスタ104の値（Ａ）とが等しいことを検知する
と、ANDゲート113を通して分周完了信号出力手段110か
らの分周完了信号を出力し、ORゲート117を通しカウン
タ102を０にリセットするカウンタリセット手段111によ
りカウンタ102を０にリセットし、次の分周動作を開始
する。以下これを繰り返す。
このとき前回分周比レジスタ106には、分周比レジス
タ104の値（Ａ）がセットされており、エラーの発生が
禁止される。
タ104の値（Ａ）がセットされており、エラーの発生が
禁止される。
分周比レジスタ104の値が（Ｂ）になっている分周動
作中において、分周比切り替え制御信号入力手段105に
分周比切り替え制御信号が入力され、分周比入力手段10
3により新たな値（Ａ）が分周比レジスタ104に書き込ま
れた時、前回分周比レジスタ106の値は（Ｂ）のまま保
持される。
作中において、分周比切り替え制御信号入力手段105に
分周比切り替え制御信号が入力され、分周比入力手段10
3により新たな値（Ａ）が分周比レジスタ104に書き込ま
れた時、前回分周比レジスタ106の値は（Ｂ）のまま保
持される。
第１比較手段107において、（Ａ）と（Ｂ）の値が等
しいことが検出された場合、即ち、現在の分周比と同じ
分周比が再度入力された場合、そのまま分周動作を継続
し、エラーの発生を禁止する。
しいことが検出された場合、即ち、現在の分周比と同じ
分周比が再度入力された場合、そのまま分周動作を継続
し、エラーの発生を禁止する。
第１比較手段107において、（Ａ）と（Ｂ）の値が等
しくないことが検出された場合、即ち、現在の分周比と
は異なる分周比が入力された場合、以下の動作をする。
しくないことが検出された場合、即ち、現在の分周比と
は異なる分周比が入力された場合、以下の動作をする。
その時のカウンタ102の値（Ｃ）と分周比レジスタ104
の値（Ａ）を第２比較手段108で比較し、またカウンタ1
02の値（Ｃ）と前回分周比レジスタ106の値（Ｂ）を第
３比較手段109で比較し、 Ｃ＜Ａ かつ Ｃ≠Ｂ が成立していれば、分周比の切り替えが問題行なく行な
われたと判断し、そのまま分周比レジスタ104の値
（Ａ）による分周動作を接続し、分周比切り替え制御信
号の入力が終了すると、分周比レジスタ104の値が前回
分周比レジスタ106へセットされる。
の値（Ａ）を第２比較手段108で比較し、またカウンタ1
02の値（Ｃ）と前回分周比レジスタ106の値（Ｂ）を第
３比較手段109で比較し、 Ｃ＜Ａ かつ Ｃ≠Ｂ が成立していれば、分周比の切り替えが問題行なく行な
われたと判断し、そのまま分周比レジスタ104の値
（Ａ）による分周動作を接続し、分周比切り替え制御信
号の入力が終了すると、分周比レジスタ104の値が前回
分周比レジスタ106へセットされる。
そうではなく、その時のカウンタ102の値（Ｃ）と分
周比レジスタ104の値（Ａ）を第２比較手段108で比較
し、またカウンタ102の値（Ｃ）と前回分周比レジスタ1
06の（Ｂ）を第３比較手段109で比較し、 Ｃ≧Ａ 又は Ｃ＝Ｂ が成立していれば、分周比の切り替えが正しくなかった
と判断し、ORゲート116,ANDゲート114を通して分周比切
り替えた時にエラーが発生したことを分周比切り替えエ
ラー通知手段112により出力する。
周比レジスタ104の値（Ａ）を第２比較手段108で比較
し、またカウンタ102の値（Ｃ）と前回分周比レジスタ1
06の（Ｂ）を第３比較手段109で比較し、 Ｃ≧Ａ 又は Ｃ＝Ｂ が成立していれば、分周比の切り替えが正しくなかった
と判断し、ORゲート116,ANDゲート114を通して分周比切
り替えた時にエラーが発生したことを分周比切り替えエ
ラー通知手段112により出力する。
そして、次の被分周信号入力手段101から被分周信号
が入力された時、ANDゲート115,ORゲート117を通してカ
ンウンタ102はカウンタリセット手段111により０にリセ
ットされ、更に分周完了信号出力手段110により分周完
了信号を出力する。
が入力された時、ANDゲート115,ORゲート117を通してカ
ンウンタ102はカウンタリセット手段111により０にリセ
ットされ、更に分周完了信号出力手段110により分周完
了信号を出力する。
その後、本分周装置は分周比レジスタ104の値（Ａ）
に従い、分周動作を開始する。
に従い、分周動作を開始する。
本分周装置を使用する側は、分周比を切り替えた次の
分周完了信号において、エラー発生の有無を確認し、エ
ラー発生時のみエラー発生通知をリセットした後、その
分周完了信号を無視すればよい。
分周完了信号において、エラー発生の有無を確認し、エ
ラー発生時のみエラー発生通知をリセットした後、その
分周完了信号を無視すればよい。
ここでは、分周装置内のカウンタ102カウントアップ
する場合について述べたが、分周装置内のカウンタがカ
ウントダウンする場合についても、カウンタの値と切り
替え後の分周比レジスタの値の大小関係を逆にし、カウ
ンタへのリセット値を０から分周比レジスタの値に替
え、分周比切り替えが問題無い場合に、カウンタの値を
引いたものをセットする手段を追加するだけで実現可能
であることは明白である。
する場合について述べたが、分周装置内のカウンタがカ
ウントダウンする場合についても、カウンタの値と切り
替え後の分周比レジスタの値の大小関係を逆にし、カウ
ンタへのリセット値を０から分周比レジスタの値に替
え、分周比切り替えが問題無い場合に、カウンタの値を
引いたものをセットする手段を追加するだけで実現可能
であることは明白である。
以上説明したように本発明によれば、下記のような従
来の分周装置には期待できない効果が得られる。
来の分周装置には期待できない効果が得られる。
（１）分周比切り替え時カウンタの（Ｃ）と分周比レジ
スタの値（Ａ）と前回分周比レジスタの値（Ｂ）を比較
して、 Ｃ＜Ａ 且つ Ｃ≠Ｂ が成立していれば、分周比切り替え操作は分周動作には
何ら悪影響を及ぼさないことが明らかなため、そのまま
分周動作を継続するので、分周比切り替えが指示された
タイミングから遅れることなく切り替えられ、またカウ
ンタをリセットすることもないので、既にカウント済み
のものを切り捨てることもなく分周動作することが可能
である。
スタの値（Ａ）と前回分周比レジスタの値（Ｂ）を比較
して、 Ｃ＜Ａ 且つ Ｃ≠Ｂ が成立していれば、分周比切り替え操作は分周動作には
何ら悪影響を及ぼさないことが明らかなため、そのまま
分周動作を継続するので、分周比切り替えが指示された
タイミングから遅れることなく切り替えられ、またカウ
ンタをリセットすることもないので、既にカウント済み
のものを切り捨てることもなく分周動作することが可能
である。
（２）また、分周比の切り替え時にカウンタの値（Ｃ）
と分周比レジスタの値（Ａ）と前回分周比レジスタの値
（Ｂ）を比較して、 Ｃ≧Ａ 又は Ｃ≠Ｂ が成立している場合でも、エラーの発生を通知し、次の
被分周信号の入力でカウンタを０にリセットし、分周完
了信号を出力することにより、分周装置を使用している
側に速やかに分周比切り替えエラーが発生したことを通
知し、直ちに切り替え後の分周比で正しく分周動作を再
開するので、分周比切り替えに対して応答良く動作す
る。
と分周比レジスタの値（Ａ）と前回分周比レジスタの値
（Ｂ）を比較して、 Ｃ≧Ａ 又は Ｃ≠Ｂ が成立している場合でも、エラーの発生を通知し、次の
被分周信号の入力でカウンタを０にリセットし、分周完
了信号を出力することにより、分周装置を使用している
側に速やかに分周比切り替えエラーが発生したことを通
知し、直ちに切り替え後の分周比で正しく分周動作を再
開するので、分周比切り替えに対して応答良く動作す
る。
（３）また、分周装置内のカウンタがカウントダウンす
る場合についても、カウンタの値と切り替え後の分周比
レジスタの値の大小関係を逆にし、カウンタへのリセッ
ト値を０から分周比レジスタの値に替え、分周比切り替
えが問題無い場合に、カウンタの値を引いたものをセッ
トする手段を追加するだけで実現可能である。
る場合についても、カウンタの値と切り替え後の分周比
レジスタの値の大小関係を逆にし、カウンタへのリセッ
ト値を０から分周比レジスタの値に替え、分周比切り替
えが問題無い場合に、カウンタの値を引いたものをセッ
トする手段を追加するだけで実現可能である。
第１図は本発明に係る分周比切り替えが可能な分周装置
の回路構成を示す図である。 図中、101……被分周信号入力手段、102……カウンタ、
103……分周比入力手段、104……分周比レジスタ、105
……分周比切り替え制御信号入力手段、106……前回分
周比レジスタ、107……第１比較手段、108……第２比較
手段、109……第３比較手段、110……分周完了信号出力
手段、111……カウンタリセット手段、112……分周比切
り替えエラー通知手段。
の回路構成を示す図である。 図中、101……被分周信号入力手段、102……カウンタ、
103……分周比入力手段、104……分周比レジスタ、105
……分周比切り替え制御信号入力手段、106……前回分
周比レジスタ、107……第１比較手段、108……第２比較
手段、109……第３比較手段、110……分周完了信号出力
手段、111……カウンタリセット手段、112……分周比切
り替えエラー通知手段。
Claims (2)
- 【請求項１】被分周信号が入力される毎にカウントする
カウンターと 分周比を入力する手段と、 前記入力された分周比を記憶する分周比レジスタと、 分周比の切り替え制御信号を入力する手段と、 分周完了信号を出力する手段と、 前記カウンタをリセットする手段とを具備する分周装置
において、 分周比の切り替えの際に一時的に前回の分周比を記憶す
る前回分周比レジスタと、 前記分周比レジスタの値と前記前回分周比レジスタの値
とを比較し、等しいことを検出する第１比較手段と、 前記カウンタの値と前記分周比レジスタの値とを比較
し、等しいこと及び前記カウンタの値が前記分周比レジ
スタの値よりも大きいか又は小さいかを検出する第２比
較手段と、 前記第１比較手段及び第２比較手段の出力から分周及び
分周比切り替えが問題なく行なわれたか否かを判断する
判断手段と、 該判断手段が分周比切り替えが正しくないと判断したと
き分周比切り替え時にエラーが発生したことを通知する
手段とを設けたことを特徴とする分周比切り替えが可能
な分周装置。 - 【請求項２】前記カウンタの値と前記前回分周比レジス
タの値とを比較し、等しいことを検出する第３の比較手
段を備え、前記判断手段は該第３比較手段の出力も加え
前記判断を行なうことを特徴とする請求項（１）記載の
分周比切り替えが可能な分周装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311431A JPH0828659B2 (ja) | 1989-11-29 | 1989-11-29 | 分周比切り替えが可能な分周装置 |
| US07/616,424 US5185770A (en) | 1989-11-29 | 1990-11-21 | Variable frequency dividing circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311431A JPH0828659B2 (ja) | 1989-11-29 | 1989-11-29 | 分周比切り替えが可能な分周装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03171821A JPH03171821A (ja) | 1991-07-25 |
| JPH0828659B2 true JPH0828659B2 (ja) | 1996-03-21 |
Family
ID=18017126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1311431A Expired - Fee Related JPH0828659B2 (ja) | 1989-11-29 | 1989-11-29 | 分周比切り替えが可能な分周装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5185770A (ja) |
| JP (1) | JPH0828659B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2773546B2 (ja) * | 1992-05-07 | 1998-07-09 | 日本電気株式会社 | パルス発生回路 |
| TWI254882B (en) * | 2003-11-07 | 2006-05-11 | Via Tech Inc | Rate multiplication method and rate multiplier |
| US6943599B2 (en) * | 2003-12-10 | 2005-09-13 | International Business Machines Corporation | Methods and arrangements for a low power phase-locked loop |
| JP2008276132A (ja) * | 2007-05-07 | 2008-11-13 | Nec Electronics Corp | ドットクロック発生回路、半導体装置及びドットクロック発生方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3746891A (en) * | 1971-12-27 | 1973-07-17 | Singer Co | Digitally controlled sine wave generator |
| GB1485616A (en) * | 1973-04-19 | 1977-09-14 | Post Office | Apparatus for displaying an extreme value among a succession of digital values and method of testing pulse code modulation equipment using such apparatus |
| JPS5272125A (en) * | 1975-12-12 | 1977-06-16 | Casio Comput Co Ltd | Manual input device for information |
| JPS58182924A (ja) * | 1982-04-21 | 1983-10-26 | Hitachi Ltd | 信号発生回路 |
| SE445868B (sv) * | 1984-12-12 | 1986-07-21 | Ellemtel Utvecklings Ab | Anordning for neddelning av en klockfrekvens |
| JPH077904B2 (ja) * | 1987-09-14 | 1995-01-30 | 三菱電機株式会社 | パルス発生回路 |
| US4881040A (en) * | 1988-08-04 | 1989-11-14 | Gte Government Systems Corporation | Signal generator for producing accurately timed pulse groupings |
-
1989
- 1989-11-29 JP JP1311431A patent/JPH0828659B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-21 US US07/616,424 patent/US5185770A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03171821A (ja) | 1991-07-25 |
| US5185770A (en) | 1993-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1720087A2 (en) | Circuit to switch between clock signals and relative process | |
| IE49241B1 (en) | Digital phase control circuit including an auxiliary circuit | |
| JPH0828659B2 (ja) | 分周比切り替えが可能な分周装置 | |
| JPH02165721A (ja) | パルス出力装置 | |
| US4242636A (en) | Digital operate/release timer | |
| CN116015255A (zh) | 一种支持丢失自动切换的时钟无缝切换电路 | |
| US6072338A (en) | Method of and device for determining pulse width | |
| JP2911247B2 (ja) | 回線障害情報検出方式 | |
| JPH0411133B2 (ja) | ||
| EP0112599B1 (en) | Pulse corrector | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| JPH0795090B2 (ja) | 半導体集積回路のテストモード設定回路 | |
| JP2708151B2 (ja) | 内部タイミングデジタル同期化インターフエース回路 | |
| JPH05342978A (ja) | 電源遮断回路 | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JPH08122098A (ja) | 回転体の位置検出回路 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH0827312B2 (ja) | デュ−ティ判別装置 | |
| JPH06121591A (ja) | マイクロコンピュータ | |
| JPS61274514A (ja) | 接点出力計数方法および装置 | |
| JPH0535541A (ja) | ウオツチドツグタイマ | |
| JPH0333962A (ja) | シリアルインターフェイス回路 | |
| JPH0561725A (ja) | ウオツチドツクタイマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |