JPH05342978A

JPH05342978A - 電源遮断回路

Info

Publication number: JPH05342978A
Application number: JP16670292A
Authority: JP
Inventors: Hideki Aritome; 英樹有留; Mitsuhiro Okada; 充弘岡田
Original assignee: Kokusai Electric Corp
Current assignee: Kokusai Electric Corp
Priority date: 1992-06-03
Filing date: 1992-06-03
Publication date: 1993-12-24

Abstract

(57)【要約】【目的】回路からの正常な出力電圧信号にノイズが乗
っても直ちに電源遮断とはせず、更に回路の異常電圧の
値を高くすることなく、誤遮断を防止できる精度の高い
電源遮断回路を提供する。【構成】タイマ２１から与えられた一定時間内にカウ
ンタ２２で単発的な断続的異常信号をカウントして特定
数カウントすると電源遮断指示信号を出力する断続的異
常処理部と、複数のＤ−ｆｆ２３で連続的な異常信号を
一定時間遅らせて出力し、この出力と回路から出力され
ている異常信号との論理積をＡＮＤ回路２４から電源遮
断指示信号として出力し、両電源遮断指示信号の論理和
をＯＲ回路２５から出力する電源遮断回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧異常を信号として
受信し、電源との接続を遮断する電源遮断回路に係り、
特に単発的なノイズ等による誤遮断を防止できる電源遮
断回路に関する。

【０００２】

【従来の技術】従来の電源遮断回路について図６を使っ
て説明する。図６は、従来の電源遮断回路を使用した一
例を示す構成ブロック図である。図６に示すように、電
源遮断回路１は、電源２とプリント基板（ＰＫ）３との
間に設けられ、更に電源遮断回路１の内部構成は、電源
２とプリント基板３との実際の接続を遮断する遮断部１
１と、プリント基板３の入力と出力から異常電圧信号を
検出する検出部１２とから構成されている。

【０００３】そして、上記従来の電源遮断回路における
動作は、プリント基板３からの異常電圧信号を検出部１
２が検出すると、電源遮断指示信号が遮断部１１に出力
され、この電源遮断指示信号を遮断部１１が受け取るこ
とで電源２とプリント基板３との接続を遮断するように
なっている。

【０００４】尚、異常電圧信号は、例えば、プリント基
板３に入力される入力電圧が５．０（Ｖ）であるときに
プリント基板３から出力される出力電圧が５．５（Ｖ）
以上である場合に、この出力電圧を異常電圧信号とする
ものである。従って、検出部１２は、出力電圧を検出す
るものであり、特に、例えば、５．５（Ｖ）以上の出力
電圧を検出したときに電源遮断指示信号を遮断部１１に
出力するものである。

【０００５】更に、具体的に異常の場合の動作について
図７のタイミングチャート図を使って説明する。図７
は、異常の場合の電源遮断のタイミングチャート図であ
る。図７に示すように、正常な場合は、出力電圧の電圧
値が検出部１２に設定されている異常値より低くなって
いるが、異常が発生すると、出力電圧の電圧値が異常値
より高くなってしまう。この時点を検出部１２は検出し
て、電源遮断指示信号を遮断部１１に出力し、遮断部１
１で電源遮断が行われるものである。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の電源遮断回路では、図８（ａ）のタイミングチャー
ト図に示すように、通常の出力電圧信号にノイズが乗っ
た場合に、異常電圧の設定値（異常値）を超えてしまう
と、異常状態と判断して誤って電源を遮断してしまうと
いう問題点があった。

【０００７】逆に、図８（ｂ）のタイミングチャート図
に示すように、ノイズによる遮断を起こさせないため
に、異常値を高くすることも考えられるが、それでは普
通の異常電圧を異常と判断しない場合があるという問題
点があった。

【０００８】本発明は上記実情に鑑みて為されたもの
で、通常の出力電圧信号にノイズが乗っても、直ちに電
源遮断とはせず、更に、回路の異常設定値を高くするこ
となく、誤遮断を防止できる精度の高い電源遮断回路を
提供することを目的とする。

【０００９】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、電源と前記電源か
らの電力が供給される回路との接続を遮断する電源遮断
回路において、前記回路からの単発的な異常信号により
カウントを開始し、予め設定された回数の単発的な異常
信号をカウントすると電源遮断指示信号を出力するカウ
ンタと、前記単発的な異常信号により動作を開始し、一
定時間経過すると前記カウンタ及び本体をリセットする
タイマとを具備する断続的異常処理部を有し、前記電源
遮断指示信号で前記電源と前記回路との遮断を行う遮断
部を有することを特徴としている。

【００１０】上記従来例の問題点を解決するための請求
項２記載の発明は、電源と前記電源からの電力が供給さ
れる回路との接続を遮断する電源遮断回路において、前
記回路からの連続的な異常信号を時間的に遅らせて出力
するディレイ部と、前記ディレイ部からの出力と前記回
路からの連続的な異常信号との論理積で電源遮断指示信
号を出力するＡＮＤ回路とを具備する連続的異常処理部
を有し、前記電源遮断指示信号で前記電源と前記回路と
の遮断を行う遮断部を有することを特徴としている。

【００１１】上記従来例の問題点を解決するための請求
項３記載の発明は、電源遮断回路において、請求項１記
載の断続的異常処理部と請求項２記載の連続的異常処理
部とを有し、前記断続的異常処理部と前記連続的異常処
理部からの電源遮断指示信号で電源と回路との遮断を行
う遮断部を有することを特徴としている。

【００１２】

【作用】請求項１記載の発明によれば、回路からの単発
的な異常信号によりタイマとカウンタがスタートし、タ
イマに設定された一定時間以内にカウンタが予め設定さ
れた回数の単発的な異常信号をカウントすると電源遮断
指示信号を出力し、一定時間以内にカウンタが予め設定
された回数をカウントしないとタイマによりリセットさ
れる断続的異常処理部を有し、電源遮断指示信号により
遮断部で電源と回路との遮断を行う電源遮断回路として
いるので、単発的な異常信号が入力されても、タイマの
一定時間内で特定回数断続的に異常信号が入力されない
と、電源遮断を行わないため、ノイズ等による誤遮断を
防止できる。

【００１３】請求項２記載の発明によれば、回路からの
連続的な異常信号を時間的に遅らせてディレイ部から出
力し、ＡＮＤ回路で該出力と回路からの連続的な異常信
号との論理積で電源遮断指示信号を出力する連続的異常
処理部を有し、電源遮断指示信号により遮断部で電源と
回路との遮断を行う電源遮断回路としているので、ディ
レイ部で遅らせた時間中異常状態が連続して起きている
ような場合にのみ電源遮断を行い、連続的異常状態に対
して回路の異常電圧値を高くすることなく正確に電源を
遮断できる。

【００１４】請求項３記載の発明によれば、請求項１記
載の断続的異常処理部と請求項２記載の連続的異常処理
部とを有し、両方の異常処理部からの電源遮断指示信号
で電源と回路との遮断を行う電源遮断回路としているの
で、単発的な異常信号に対する誤遮断を防止し、連続的
異常状態に対して正確に電源を遮断できる。

【００１５】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係る電源遮断
回路を使用した一例を示す構成ブロック図である。尚、
図６と同様の構成をとる部分については同一の符号を付
して説明する。

【００１６】本実施例の電源遮断回路１′は、電源２と
プリント基板（ＰＫ）３との間に設けられ、更に電源遮
断回路１′の内部構成は、電源２とプリント基板３との
実際の接続を遮断する遮断部１１と、プリント基板３の
出力電圧の状態から電源遮断指示信号を出力する電源誤
遮断防止部１３とから構成されている。

【００１７】本実施例の電源遮断回路１′の遮断部１１
は、従来の遮断部と同様の構成で電源遮断指示信号を受
け取ることで電源２とプリント基板３との接続を遮断す
るものである。また、電源誤遮断防止部１３は、異常状
態が一定時間継続している場合と単発的な異常状態が断
続的に起こる場合に、遮断部１１に電源遮断指示信号を
出力するものである。

【００１８】次に、電源誤遮断防止部１３の具体的構成
について図２を使って説明する。図２は、本実施例の電
源遮断回路の電源誤遮断防止部の回路構成図である。電
源誤遮断防止部１３は、図２に示すように、タイマ２１
と、カウンタ２２と、ディーフリップフロップ（Ｄ−ｆ
ｆ）２３ａ，２３ｂと、ＡＮＤ回路２４と、ＯＲ回路２
５とから構成されている。そして、電源誤遮断防止部１
３の入力側（Ａ）がプリント基板３の出力側に接続し、
入力側（Ａ）はタイマ２１、カウンタ２２、Ｄ−ｆｆ２
３ａ及びＡＮＤ回路２４に接続し、また、ＯＲ回路２５
の出力側が電源誤遮断防止部１３の出力側（Ｂ）となっ
て遮断部１１に接続している。

【００１９】更に、具体的な接続関係について説明する
と、タイマ２１の出力がタイマ２１自体のリセット(Res
et) とカウンタ２２のリセット(Reset) に入力され、カ
ウンタ２２の出力がＯＲ回路２５に入力され、Ｄ−ｆｆ
２３ａ，２３ｂには同じクロック(clock) が与えられ、
Ｄ−ｆｆ２３ａの出力Ｑ1 がＤ−ｆｆ２３ｂの入力Ｄ2
に入力され、Ｄ−ｆｆ２３ｂの出力Ｑ2 がＡＮＤ回路２
４に入力され、ＡＮＤ回路２４の出力がＯＲ回路２５に
入力されるようになっている。

【００２０】ここで、タイマ２１は、入力側（Ａ）に入
力される信号をトリガとしてタイマがスタートし、特定
時間（タイマ時間）経過すると、タイマ２１自体をリセ
ットし、同時にカウンタ２２をもリセットする。また、
カウンタ２２は、予めカウント数が設定されており、入
力側（Ａ）に入力される信号をトリガとしてカウントを
開始し、設定されたカウント数分カウントを行うと信号
（これが電源遮断指示信号となる）を出力するものであ
る。尚、入力側（Ａ）に入力される信号とは、プリント
基板３から出力される正常の信号レベルでない異常と思
われるレベルの信号である。本実施例では、入力側
（Ａ）に入力される異常と思われるレベルの信号は、正
常レベルに比べて高い場合を想定している。

【００２１】そして、Ｄ−ｆｆ２３ａは、入力側（Ａ）
に入力される信号を入力Ｄ1 で受け取り、クロックを基
準として該信号を取り出してＱ1 から出力し、Ｄ−ｆｆ
２３ｂは、Ｑ1 から出力を入力Ｄ2 で受け取り、１クロ
ック分遅らせてＱ2 からＡＮＤ回路２４に出力するもの
である。また、ＡＮＤ回路２４は、Ｄ−ｆｆ２３ｂのＱ
2 からの出力と入力側（Ａ）に入力される信号との論理
積を取って出力するものである。ＡＮＤ回路２４からの
信号が電源遮断指示信号となるものである。

【００２２】そして、ＯＲ回路２５は、カウンタ２２か
らの出力とＡＮＤ回路２４からの出力との論理和を取っ
て出力するものである。従って、カウンタ２２からの電
源遮断指示信号又はＡＮＤ回路２４からの電源遮断指示
信号、更に両者からの電源遮断指示信号が電源誤遮断防
止部１３の出力側（Ｂ）に出力されることになる。

【００２３】次に、本実施例の電源遮断回路１′の電源
誤遮断防止部１３の動作について図２〜図４を使って説
明する。図３は、単発的な異常状態が断続的に起こった
場合のタイミングチャート図であり、図４は、異常状態
が一定時間継続して起こった場合のタイミングチャート
図であである。尚、図３の（１）（２）（３）の信号は
図２における（１）（２）（３）の部分の信号を表して
おり、図４の（１）′（２）′（３）′（４）′の信号
は図２における（１）′（２）′（３）′（４）′の部
分の信号を表している。

【００２４】まず、単発的な異常状態が数回起こった場
合と単発的な異常状態が断続的に起こった場合について
図２及び図３を使って説明する。単発的な異常状態で
は、図２のタイマ２１とカウンタ２２が使用され、図２
（１）部分の信号が、図３（１）の前半部分に示すよう
に、例えば、２回の単発的な異常信号を含むような場
合、図３（２）の前半部分に示すように、最初の異常信
号でタイマ２１とカウンタ２２が動作を開始し、タイマ
時間内に次に単発的な異常信号が発生すると、タイマ２
１は再スタートし、カウンタ２２は１つカウントアップ
する。そして、タイマ時間中に更に次に単発的な異常信
号が発生しなければ、タイマ２１はタイマ２１自体とカ
ウンタ２２をリセットする。従って、図３（３）の前半
部分に示すように、カウンタ２２から信号（電源遮断指
示信号）が出力されない。

【００２５】また、図３（１）の後半部分に示すよう
に、単発的な異常信号が断続的に入力された場合に、図
３（２）の後半部分に示すように、単発的な異常信号が
入力される毎にタイマ時間を更新し、本実施例では４回
のカウント数がカウンタ２２にセットしてあるとする
と、４回目の単発的な異常信号が発生した時点で、図３
（３）の後半部分に示すように、カウンタ２２は電源遮
断指示信号を出力するものである。尚、カウンタ２２に
セットするカウント数は可変とすることができる。従っ
て、タイマ２１とカウンタ２２は、単発的な異常信号が
断続的に発生しているときに電源遮断指示信号を出力す
るもので、断続的異常に対処する断続的処理部というこ
とができる。

【００２６】次に、異常状態が一定時間継続して起こっ
た場合について図２及び図４を使って説明する。この場
合には、図２のＤ−ｆｆ２３ａ，Ｄ−ｆｆ２３ｂ及びＡ
ＮＤ回路２４が使用される。まず、図２（１）′部分か
らＤ−ｆｆ２３ａの入力Ｄ1 に単発的な異常信号が図４
（１）′の前半部分に示すように入力された場合には、
Ｄ−ｆｆ２３ａの出力Ｑ1 からの信号は図４（２）′に
示すようにクロックに同期した信号となり、更にこの信
号がＤ−ｆｆ２３ｂの入力Ｄ2 に入力され、１クロック
分遅らせて出力Ｑ2 から図４（３）′に示すようにＡＮ
Ｄ回路２４に出力される。ＡＮＤ回路２４には電源誤遮
断防止部１３の入力側（Ａ）も接続されているため、図
４（１）′と同じ信号が入力され、Ｄ−ｆｆ２３ｂの出
力と入力側（Ａ）からの入力との論理積がＡＮＤ回路２
４の出力となる。ここでは、図４（４）′の前半部分に
示すように、論理積が取れないため、電源遮断指示信号
の出力がない。

【００２７】また、異常状態が一定時間継続して起こっ
た場合には、図４（１）′の後半部分に示すような信号
が入力側（Ａ）からＤ−ｆｆ２３ａの入力Ｄ1 に入力さ
れ、Ｄ−ｆｆ２３ａの出力Ｑ1 では図４（２）′に示す
ようなクロックに同期した信号となり、更に図４
（３）′に示すように１クロック分遅らせてＤ−ｆｆ２
３ｂの出力Ｑ2 からＡＮＤ回路２４に出力される。図４
の後半部分ではＤ−ｆｆ２３ｂの出力と入力側（Ａ）の
入力との論理積が取れるため、図４（４）′の後半部分
に示すように論理積が取れた時にＡＮＤ回路２４から電
源遮断指示信号が出力される。従って、Ｄ−ｆｆ２３
ａ，２３ｂとＡＮＤ回路２４は、異常状態が継続的（連
続的）であるときに電源遮断指示信号を出力するもの
で、連続的異常に対処する連続的処理部ということがで
きる。

【００２８】そして、本実施例の電源遮断回路１′の電
源誤遮断防止部１３では、単発的な異常状態が断続的に
起こった場合と異常状態が一定時間継続して起こった場
合の両方についての電源遮断指示信号がＯＲ回路２５で
論理和を取って出力されるものである。従って、本実施
例の電源遮断回路１は、単発的な異常状態が断続的に起
こった場合と異常状態が一定時間継続して起こった場合
のいずれについても、電源を遮断することができるもの
である。

【００２９】次に、本実施例の電源遮断回路の具体的な
動作について、図５を使って説明する。図５は、本実施
例の電源遮断回路の動作のフローチャート図である。図
５に示すように、電源遮断回路の電源誤遮断防止部１３
に異常信号が入力されると（１０１）、タイマ２１が一
定時間動作して一定時間次の異常信号が入力されなけれ
ば、タイマ２１をリセットし、同時にカウンタ２２のリ
セットも行う（１０２）。また、最初の異常信号の入力
でカウンタ２２も動作を開始し、タイマ２１の一定時間
以内に何回単発的な異常信号が入力されるかをカウント
し、ある一定回数以上の回数になったかの判断を行う
（１０３）。一定回数以上であれば遮断部１１に電源遮
断指示信号を出力する（１０５）。また一定回数未満で
あればＤ−ｆｆ２３ａ，２３ｂ，ＡＮＤ回路２４で一定
時間継続して異常状態が起こったかどうか判断され（１
０４）、異常であれば遮断部１１に電源遮断指示信号を
出力する（１０５）。そして、電源遮断指示信号により
遮断部１１が電源遮断を行う（１０６）。

【００３０】本実施例の電源遮断回路１′によれば、正
常信号にノイズが乗ったような信号又は単なる単発的な
異常信号のような異常かも知れない信号（単発的な異常
信号）をカウントし、この単発的な異常信号がある一定
回数以上断続的に発生するのであれば、タイマ２１とカ
ウンタ２２とで異常と判断して電源遮断を行い、また、
一定時間継続して異常状態が起こっているのであれば、
Ｄ−ｆｆ２３ａ，２３ｂ，ＡＮＤ回路２４で異常と判断
して電源遮断を行うことができるので、通常のプリント
基板３からの出力電圧信号にノイズが乗っても、直ちに
電源遮断とはせず、更に、電源遮断回路１の異常設定値
を高くすることなく、誤遮断を防止することができ、精
度を向上させることができる効果がある。

【００３１】尚、図２の実施例においては、Ｄ−ｆｆを
２個用いて継続した異常状態の一定時間を１クロック分
遅らせていたが、このＤ−ｆｆを多段にすることで継続
した異常状態の一定時間を更に長くすることが可能であ
る。つまり、複数のＤ−ｆｆが異常信号を遅らせて出力
するディレイ部の役割を果たし、このディレイ時間が上
記一定時間となるものである。

【００３２】

【発明の効果】請求項１記載の発明によれば、回路から
の単発的な異常信号によりタイマとカウンタがスタート
し、タイマに設定された一定時間以内にカウンタが予め
設定された回数の単発的な異常信号をカウントすると電
源遮断指示信号を出力し、一定時間以内にカウンタが予
め設定された回数をカウントしないとタイマによりリセ
ットされる断続的異常処理部を有し、電源遮断指示信号
により遮断部で電源と回路との遮断を行う電源遮断回路
としているので、単発的な異常信号が入力されても、タ
イマの一定時間内で特定回数断続的に異常信号が入力さ
れないと、電源遮断を行わないため、ノイズ等による誤
遮断を防止できる効果がある。

【００３３】請求項２記載の発明によれば、回路からの
連続的な異常信号を時間的に遅らせてディレイ部から出
力し、ＡＮＤ回路で該出力と回路からの連続的な異常信
号との論理積で電源遮断指示信号を出力する連続的異常
処理部を有し、電源遮断指示信号により遮断部で電源と
回路との遮断を行う電源遮断回路としているので、ディ
レイ部で遅らせた時間中異常状態が連続して起きている
ような場合にのみ電源遮断を行い、連続的異常状態に対
して回路の異常電圧値を高くすることなく正確に電源を
遮断できる効果がある。

【００３４】請求項３記載の発明によれば、請求項１記
載の断続的異常処理部と請求項２記載の連続的異常処理
部とを有し、両方の異常処理部からの電源遮断指示信号
で電源と回路との遮断を行う電源遮断回路としているの
で、単発的な異常信号に対する誤遮断を防止し、連続的
異常状態に対して正確に電源を遮断できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る電源遮断回路を使用し
た一例を示す構成ブロック図である。

【図２】本実施例の電源遮断回路の電源誤遮断防止部の
回路構成図である。

【図３】単発的な異常状態が断続的に起こった場合のタ
イミングチャート図である。

【図４】異常状態が一定時間継続して起こった場合のタ
イミングチャート図である。

【図５】本実施例の電源遮断回路の動作のフローチャー
ト図である。

【図６】従来の電源遮断回路を使用した一例を示す構成
ブロック図である。

【図７】従来の異常状態のタイミングチャート図であ
る。

【図８】（ａ）は単発的な異常状態が起こった場合のタ
イミングチャート図であり、（ｂ）は異常状態が一定時
間継続して起こった場合のタイミングチャート図であ
る。

【符号の説明】

１…電源遮断回路、２…電源、３…プリント基板、
１１…遮断部、１２…検出部、１３…電源誤遮断
防止部、２１…タイマ、２２…カウンタ、２３…Ｄ
−ｆｆ、２４…ＡＮＤ回路、２５…ＯＲ回路

Claims

【特許請求の範囲】

【請求項１】電源と前記電源からの電力が供給される
回路との接続を遮断する電源遮断回路において、前記回
路からの単発的な異常信号によりカウントを開始し、予
め設定された回数の単発的な異常信号をカウントすると
電源遮断指示信号を出力するカウンタと、前記単発的な
異常信号により動作を開始し、一定時間経過すると前記
カウンタ及び本体をリセットするタイマとを具備する断
続的異常処理部を有し、前記電源遮断指示信号で前記電
源と前記回路との遮断を行う遮断部を有することを特徴
とする電源遮断回路。
【請求項２】電源と前記電源からの電力が供給される
回路との接続を遮断する電源遮断回路において、前記回
路からの連続的な異常信号を時間的に遅らせて出力する
ディレイ部と、前記ディレイ部からの出力と前記回路か
らの連続的な異常信号との論理積で電源遮断指示信号を
出力するＡＮＤ回路とを具備する連続的異常処理部を有
し、前記電源遮断指示信号で前記電源と前記回路との遮
断を行う遮断部を有することを特徴とする電源遮断回
路。
【請求項３】請求項１記載の断続的異常処理部と請求
項２記載の連続的異常処理部とを有し、前記断続的異常
処理部と前記連続的異常処理部からの電源遮断指示信号
で電源と回路との遮断を行う遮断部を有することを特徴
とする電源遮断回路。