JPH0333204B2 - - Google Patents
Info
- Publication number
- JPH0333204B2 JPH0333204B2 JP4501283A JP4501283A JPH0333204B2 JP H0333204 B2 JPH0333204 B2 JP H0333204B2 JP 4501283 A JP4501283 A JP 4501283A JP 4501283 A JP4501283 A JP 4501283A JP H0333204 B2 JPH0333204 B2 JP H0333204B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- circuit
- output
- logic circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 102220495430 Glutaredoxin-like protein C5orf63_S12A_mutation Human genes 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/406—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
- G05B19/4063—Monitoring general control system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33229—Differential amplifier, xor to cancel noise, balanced rs422
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
【発明の詳細な説明】
本発明は、基準線に対して線対称に配置されか
つこの基準線に対して線対称に動作する動作部の
動作状態に応じてオンオフ信号を出力するセンサ
の異常を検出する対称配置されたセンサの異常検
出装置に関する。
つこの基準線に対して線対称に動作する動作部の
動作状態に応じてオンオフ信号を出力するセンサ
の異常を検出する対称配置されたセンサの異常検
出装置に関する。
第１図に、対称配置されて対称動作する動作部
の動作状態に応じてオンオフ信号を出力するセン
サの一例を示す。対称動作する動作部として、ス
トリツプの両縁を切断して幅を揃えるサイドトリ
ミングシヤーの入側に設けられ、ストリツプの中
心をシヤーの中心に一致させる装置の位置決め部
２，２′が示されている。この位置決め部２，
２′は、切断中心Ｃ、即ち基準線に対して……対
称に配置されており、各々シリンダ１，１′によ
り切断中心Ｃに対して直交するように対称に往復
動される。そして、位置決め部２，２′には、リ
ミツトスイツチ等で構成されて位置決め部の動作
状態を検出するセンサ３，３′が所定位置に対称
に配置されている。このような装置は、圧延機の
入側にも設けられている。
の動作状態に応じてオンオフ信号を出力するセン
サの一例を示す。対称動作する動作部として、ス
トリツプの両縁を切断して幅を揃えるサイドトリ
ミングシヤーの入側に設けられ、ストリツプの中
心をシヤーの中心に一致させる装置の位置決め部
２，２′が示されている。この位置決め部２，
２′は、切断中心Ｃ、即ち基準線に対して……対
称に配置されており、各々シリンダ１，１′によ
り切断中心Ｃに対して直交するように対称に往復
動される。そして、位置決め部２，２′には、リ
ミツトスイツチ等で構成されて位置決め部の動作
状態を検出するセンサ３，３′が所定位置に対称
に配置されている。このような装置は、圧延機の
入側にも設けられている。
しかし、このような装置に設けられているセン
サが故障して誤動作した場合には、その発見が困
難で対応が速やかに行なえない、という問題があ
つた。
サが故障して誤動作した場合には、その発見が困
難で対応が速やかに行なえない、という問題があ
つた。
本発明は上記問題点を解消すべく成されたもの
で、上記のような各センサが同時にオンまたはオ
フすべきであるという点に着目することによりセ
ンサの誤動作や故障を検出するようにしたセンサ
の異常検出装置を提供することを目的とする。
で、上記のような各センサが同時にオンまたはオ
フすべきであるという点に着目することによりセ
ンサの誤動作や故障を検出するようにしたセンサ
の異常検出装置を提供することを目的とする。
上記目的を達成するために本発明の構成は、対
称配置されかつ対称動作する動作部の動作状態に
応じてオンオフ信号を出力するセンサの異常を検
出する対称配置されたセンサの異常検出装置にお
いて、各センサから出力される信号の論理和をと
る第１の論理回路と、各センサから出力される信
号の論理積をとる第２の論理回路と、各センサか
ら出力される信号の各々を反転する反転回路と、
第１の論理回路から出力される信号の立上りから
所定時間経過したときにパルスを発生する第１の
パルス発生回路と、第２の論理回路から出力され
る信号の立下りから所定時間経過したときにパル
スを発生する第２のパルス発生回路と、反転回路
から出力される信号の各々と第１のパルス発生回
路から出力される信号との論理積をとる第３の論
理回路と、各センサから出力される信号の各々と
第２のパルス発生回路から出力される信号との論
理積をとる第４の論理回路とを設けたものであ
る。
称配置されかつ対称動作する動作部の動作状態に
応じてオンオフ信号を出力するセンサの異常を検
出する対称配置されたセンサの異常検出装置にお
いて、各センサから出力される信号の論理和をと
る第１の論理回路と、各センサから出力される信
号の論理積をとる第２の論理回路と、各センサか
ら出力される信号の各々を反転する反転回路と、
第１の論理回路から出力される信号の立上りから
所定時間経過したときにパルスを発生する第１の
パルス発生回路と、第２の論理回路から出力され
る信号の立下りから所定時間経過したときにパル
スを発生する第２のパルス発生回路と、反転回路
から出力される信号の各々と第１のパルス発生回
路から出力される信号との論理積をとる第３の論
理回路と、各センサから出力される信号の各々と
第２のパルス発生回路から出力される信号との論
理積をとる第４の論理回路とを設けたものであ
る。
次に本発明の原理について説明する。第２図に
示すように、一方のセンサから出力される信号を
S1、他方のセンサから出力される信号をS2とする
と、信号S1と信号S2の論理積は信号S12Aとなり、
信号S1と信号S2の論理和は信号S12Oとなる。ここ
で、信号S12Oの立上りから信号S12Aの立上りまで
の時間t1および信号S12Aの立下りから信号S12Oの
立下りまでの時間t2は、センサの動作遅れ時間や
センサ出力信号の位相のずれを表わしている。従
つて、いずれのセンサも正常な場合には、時間t1
および時間t2は所定範囲の値をとり、いずれかの
センサが異常の場合には時間t1または時間t2が所
定範囲を越える値となる。例えば、他方のセンサ
が異常となつてオンしなくなつた場合には信号S2
のオフ状態が継続し時間t1が長くなる。また、他
方のセンサが異常となつてオフしなくなつた場合
には信号S2のオン状態が継続し時間t2が長くな
る。よつて、時間t1および時間t2からいずれかの
センサのオン動作異常およびオフ動作異常を検出
できるのである。
示すように、一方のセンサから出力される信号を
S1、他方のセンサから出力される信号をS2とする
と、信号S1と信号S2の論理積は信号S12Aとなり、
信号S1と信号S2の論理和は信号S12Oとなる。ここ
で、信号S12Oの立上りから信号S12Aの立上りまで
の時間t1および信号S12Aの立下りから信号S12Oの
立下りまでの時間t2は、センサの動作遅れ時間や
センサ出力信号の位相のずれを表わしている。従
つて、いずれのセンサも正常な場合には、時間t1
および時間t2は所定範囲の値をとり、いずれかの
センサが異常の場合には時間t1または時間t2が所
定範囲を越える値となる。例えば、他方のセンサ
が異常となつてオンしなくなつた場合には信号S2
のオフ状態が継続し時間t1が長くなる。また、他
方のセンサが異常となつてオフしなくなつた場合
には信号S2のオン状態が継続し時間t2が長くな
る。よつて、時間t1および時間t2からいずれかの
センサのオン動作異常およびオフ動作異常を検出
できるのである。
以下図面を参照して本発明の一実施例を詳細に
説明する。第３図に示すように、略同一時期にオ
ンおよびオフする第１のセンサ３および第２のセ
ンサ３′が配置されている。第１のセンサ３の出
力端は、第１の論理回路１０、第２の論理回路１
２、反転回路１４および第４の論理回路１６の
各々に接続されている。第２のセンサ３′の出力
端も同様に、第１の論理回路１０、第２の論理回
路１２、反転回路１４および第４の論理回路１６
の各々に接続されている。第１の論理回路１０は
第１のパルス発生器１８を介して第３の論理回路
２０に接続されている。第２の論理回路１２は、
第２のパルス発生器２２を介して第４の論理回路
１６に接続されている。そして、反転回路１４は
第３の論理回路２０に接続されている。
説明する。第３図に示すように、略同一時期にオ
ンおよびオフする第１のセンサ３および第２のセ
ンサ３′が配置されている。第１のセンサ３の出
力端は、第１の論理回路１０、第２の論理回路１
２、反転回路１４および第４の論理回路１６の
各々に接続されている。第２のセンサ３′の出力
端も同様に、第１の論理回路１０、第２の論理回
路１２、反転回路１４および第４の論理回路１６
の各々に接続されている。第１の論理回路１０は
第１のパルス発生器１８を介して第３の論理回路
２０に接続されている。第２の論理回路１２は、
第２のパルス発生器２２を介して第４の論理回路
１６に接続されている。そして、反転回路１４は
第３の論理回路２０に接続されている。
第１の論理回路１０はオア回路で構成され、第
２の論理回路１２はアンド回路で構成されてい
る。第３の論理回路２０は２個のアンド回路２０
Ａ、２０Ｂで構成され、第４の論理回路１６は２
個のアンド回路１６Ｃ，１６Ｄで構成されてい
る。反転回路１４は、２個のインバータ１４Ａ，
１４Ｂで構成されている。また、第１のパルス発
生回路１８は遅延回路１８Ａおよびワンシヨツト
マルチバイブレータ１８Ｂの直列回路で構成され
ている。そして、第２のパルス発生回路２２は、
インバータ２２Ａ、遅延回路２２Ｂおよびワンシ
ヨツトマルチバイブレータ２２Ｃの直列回路で構
成されている。上記の遅延回路１８Ａの遅延時間
T1は、２個のセンサの信号が立上るときの動作
のずれ時間をt1、センサオン時間の最小値を1と
すると、 1＞T1＞t1…………………(1) を満たすように定められている。また、上記の遅
延回路２２Ｂの遅延時間T2は、２個のセンサの
信号が立下るときの動作のずれ時間をt2、センサ
がオフになつてから次にオンするまでの時間の最
小値を2とすると、 2＞T2＞t2………………(2) を満たすように定められている。そして、ワンシ
ヨツトマルチバイブレータ１８Ｂ，２２Ｃは信号
の立上りをトリガとするものである。
２の論理回路１２はアンド回路で構成されてい
る。第３の論理回路２０は２個のアンド回路２０
Ａ、２０Ｂで構成され、第４の論理回路１６は２
個のアンド回路１６Ｃ，１６Ｄで構成されてい
る。反転回路１４は、２個のインバータ１４Ａ，
１４Ｂで構成されている。また、第１のパルス発
生回路１８は遅延回路１８Ａおよびワンシヨツト
マルチバイブレータ１８Ｂの直列回路で構成され
ている。そして、第２のパルス発生回路２２は、
インバータ２２Ａ、遅延回路２２Ｂおよびワンシ
ヨツトマルチバイブレータ２２Ｃの直列回路で構
成されている。上記の遅延回路１８Ａの遅延時間
T1は、２個のセンサの信号が立上るときの動作
のずれ時間をt1、センサオン時間の最小値を1と
すると、 1＞T1＞t1…………………(1) を満たすように定められている。また、上記の遅
延回路２２Ｂの遅延時間T2は、２個のセンサの
信号が立下るときの動作のずれ時間をt2、センサ
がオフになつてから次にオンするまでの時間の最
小値を2とすると、 2＞T2＞t2………………(2) を満たすように定められている。そして、ワンシ
ヨツトマルチバイブレータ１８Ｂ，２２Ｃは信号
の立上りをトリガとするものである。
上記の回路の接続関係を更に詳細に説明する。
第１のセンサ３は、第１の論理回路１０、第２の
論理回路１２およびアンド回路１６Ｄに接続され
ると共に、インバータ１４Ａを介してアンド回路
２０Ａに接続されている。第２のセンサ３′は、
第１の論理回路１０、第２の論理回路１２および
アンド回路１６Ｃに接続されると共に、インバー
タ１４Ｂを介してアンド回路２０Ｂに接続されて
いる。第１の論理回路１０は、遅延回路１８Ａお
よびワンシヨツトマルチバイブレータ１８Ｂを介
してアンド回路２０Ａ，２０Ｂの各々に接続され
ている。そして、第２の論理回路１２は、インバ
ータ２２Ａ、遅延回路２２Ｂおよびワンシヨツト
マルチバイブレータ２２Ｃを介してアンド回路１
６Ｃ，１６Ｄの各々に接続されている。
第１のセンサ３は、第１の論理回路１０、第２の
論理回路１２およびアンド回路１６Ｄに接続され
ると共に、インバータ１４Ａを介してアンド回路
２０Ａに接続されている。第２のセンサ３′は、
第１の論理回路１０、第２の論理回路１２および
アンド回路１６Ｃに接続されると共に、インバー
タ１４Ｂを介してアンド回路２０Ｂに接続されて
いる。第１の論理回路１０は、遅延回路１８Ａお
よびワンシヨツトマルチバイブレータ１８Ｂを介
してアンド回路２０Ａ，２０Ｂの各々に接続され
ている。そして、第２の論理回路１２は、インバ
ータ２２Ａ、遅延回路２２Ｂおよびワンシヨツト
マルチバイブレータ２２Ｃを介してアンド回路１
６Ｃ，１６Ｄの各々に接続されている。
次に本実施例の動作を説明する。まず、第４図
に基いて第２のセンサ３′がオンしなくなつた場
合について説明する。このとき、第１のセンサ３
から出力される信号S1、第２のセンサ３′から出
力される信号S2、第１の論理回路１０から出力さ
れる信号S12A、第２の論理回路１２から出力され
る信号S12Oの各波形は第４図に示すようになる。
信号S12Oは、遅延回路１８Ａによつて時間T1遅延
されてワンシヨツトマルチバイブレータ１８Ｂに
入力される。この遅延信号の立上り部がトリガと
なつて、ワンシヨツトマルチバイブレータ１８Ｂ
から所定幅のパルスSshptが出力される。一方、第
１のセンサおよび第２のセンサから出力される信
号S1，S2は、インバータ１４Ａ，１４Ｂによつて
各々反転されて反転信号1，2として出力され
る。アンド回路２０Ａは、反転信号1とパルス
Sshptとの論理積をとり出力信号S1shptを出力する。
また、アンド回路２０Ｂは、反転信号2とパルス
Sshptとの論理積をとり出力信号S2shptを出力する。
この例では、第２のセンサのオン動作が異常であ
るため、アンド回路２０ＢからパルスSshptの幅に
相当するハイレベルの信号が出力される。
に基いて第２のセンサ３′がオンしなくなつた場
合について説明する。このとき、第１のセンサ３
から出力される信号S1、第２のセンサ３′から出
力される信号S2、第１の論理回路１０から出力さ
れる信号S12A、第２の論理回路１２から出力され
る信号S12Oの各波形は第４図に示すようになる。
信号S12Oは、遅延回路１８Ａによつて時間T1遅延
されてワンシヨツトマルチバイブレータ１８Ｂに
入力される。この遅延信号の立上り部がトリガと
なつて、ワンシヨツトマルチバイブレータ１８Ｂ
から所定幅のパルスSshptが出力される。一方、第
１のセンサおよび第２のセンサから出力される信
号S1，S2は、インバータ１４Ａ，１４Ｂによつて
各々反転されて反転信号1，2として出力され
る。アンド回路２０Ａは、反転信号1とパルス
Sshptとの論理積をとり出力信号S1shptを出力する。
また、アンド回路２０Ｂは、反転信号2とパルス
Sshptとの論理積をとり出力信号S2shptを出力する。
この例では、第２のセンサのオン動作が異常であ
るため、アンド回路２０ＢからパルスSshptの幅に
相当するハイレベルの信号が出力される。
次に第２のセンサ３′がオンした後オフしなく
なつた場合について説明する。このときの第２の
センサ３′から出力される信号S2は第５図に示す
ようになる。第２の論理回路１２から出力される
信号S12Aはインバータ２２Ａで反転され、遅延回
路２２Ｂで時間T2遅延された後ワンシヨツトマ
ルチバイブレータ２２Ｃに入力される。この遅延
信号の立上り部がトリガとなつて、ワンシヨツト
マルチバイブレータ２２Ｃから所定幅のパルス
Sshptが出力される。アンド回路１６Ｃは、第２の
センサ３′から出力される信号S2とパルスSshptと
の論理積をとり信号S′2shptを出力する。また、ア
ンド回路１６Ｄは、第１のセンサ３から出力され
る信号S1とパルスSshptとの論理積をとり信号
S′1shptを出力する。この例では、第２のセンサの
オフ動作が異常であるため、アンド回路１６Ｃか
らパルスSshptの幅に相当するハイレベルの信号が
出力される。
なつた場合について説明する。このときの第２の
センサ３′から出力される信号S2は第５図に示す
ようになる。第２の論理回路１２から出力される
信号S12Aはインバータ２２Ａで反転され、遅延回
路２２Ｂで時間T2遅延された後ワンシヨツトマ
ルチバイブレータ２２Ｃに入力される。この遅延
信号の立上り部がトリガとなつて、ワンシヨツト
マルチバイブレータ２２Ｃから所定幅のパルス
Sshptが出力される。アンド回路１６Ｃは、第２の
センサ３′から出力される信号S2とパルスSshptと
の論理積をとり信号S′2shptを出力する。また、ア
ンド回路１６Ｄは、第１のセンサ３から出力され
る信号S1とパルスSshptとの論理積をとり信号
S′1shptを出力する。この例では、第２のセンサの
オフ動作が異常であるため、アンド回路１６Ｃか
らパルスSshptの幅に相当するハイレベルの信号が
出力される。
上記のようにして出力される信号S1shpt，
S2shpt，S′1shpt，S′2shptは表示装置や警報装置に入
力されていずれのセンサが異常かを表示したり警
報を発する際に利用される。すなわち、信号
S1shptがハイレベルになれば第１のセンサのオン
動作の異常、信号S2shptがハイレベルになれば第
２のセンサのオン動作の異常、信号S′1shptがハイ
レベルになれば第１のセンサのオフ動作の異常、
信号S′2shptがハイレベルになれば第２のセンサの
オフ動作の異常が検出される。
S2shpt，S′1shpt，S′2shptは表示装置や警報装置に入
力されていずれのセンサが異常かを表示したり警
報を発する際に利用される。すなわち、信号
S1shptがハイレベルになれば第１のセンサのオン
動作の異常、信号S2shptがハイレベルになれば第
２のセンサのオン動作の異常、信号S′1shptがハイ
レベルになれば第１のセンサのオフ動作の異常、
信号S′2shptがハイレベルになれば第２のセンサの
オフ動作の異常が検出される。
以上説明したように本発明によれば、各センサ
の異常および異常箇所が明確となるため、各セン
サの異常による機械系の損傷や操業の停止時間を
最小に抑えることができる、という効果が得られ
る。
の異常および異常箇所が明確となるため、各セン
サの異常による機械系の損傷や操業の停止時間を
最小に抑えることができる、という効果が得られ
る。
第１図は対称動作する機構に設けられたセンサ
を示す概略図、第２図は本発明の原理を示すタイ
ミング図、第３図は本発明の一実施例を示すブロ
ツク図、第４図はセンサのオン動作異常時におけ
る各部の信号波形を示す線図、第５図はセンサの
オフ動作異常時における各部の信号波形を示す線
図である。 １０…第１の論理回路、１２…第２の論理回
路、１４…反転回路、１６…第４の論理回路、１
８…第１のパルス発生回路、２０…第３の論理回
路、２２…第２のパルス発生回路。
を示す概略図、第２図は本発明の原理を示すタイ
ミング図、第３図は本発明の一実施例を示すブロ
ツク図、第４図はセンサのオン動作異常時におけ
る各部の信号波形を示す線図、第５図はセンサの
オフ動作異常時における各部の信号波形を示す線
図である。 １０…第１の論理回路、１２…第２の論理回
路、１４…反転回路、１６…第４の論理回路、１
８…第１のパルス発生回路、２０…第３の論理回
路、２２…第２のパルス発生回路。
Claims (1)
- 【特許請求の範囲】 １ 基準線に対して線対称に配置されかつこの基
準線に対して線対称に動作する動作部の動作状態
に応じてオンオフ信号を出力する第１のセンサと
第２のセンサの異常を検出する対称配置されたセ
ンサの異常検出装置において、前記第１、第２の
センサから出力される信号S1，S2の論理和をとる
第１の論理回路と、各センサから出力される信号
S1，S2の論理積をとる第２の論理回路と、各セン
サから出力される信号S1，S2の各々を反転する反
転回路と、第１の論理回路から出力される信号の
立上りから所定時間経過したときにパルスを発生
する第１のパルス発生回路と、第２の論理回路か
ら出力される信号の立下りから所定時間経過した
ときにパルスを発生する第２のパルス発生回路
と、反転回路から出力される信号1，2の各々
と第１のパルス発生回路から出力される信号との
論理積をとる第３の論理回路と、各センサから出
力される信号S1，S2の各々と第２のパルス発生回
路から出力される信号との論理積をとる第４の論
理回路とを設け、 前記第３の論理回路から出力される信号
S1shot，S2shotのうちS1shotがハイレベルであれ
ば第１のセンサのオン動作異常、S2shotがハイレ
ベルであれば第２のセンサのオン動作異常と判定
し、 前記第４の論理回路から出力される信号
S1′shot，S2′shotのうちS1′shotがハイレベルであ
れば第１のセンサのオフ動作異常、S2′shotがハ
イレベルであれば第２のセンサのオフ動作異常と
判定することを特徴とする対称配置されたセンサ
の異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4501283A JPS59170714A (ja) | 1983-03-17 | 1983-03-17 | 対称配置されたセンサの異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4501283A JPS59170714A (ja) | 1983-03-17 | 1983-03-17 | 対称配置されたセンサの異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59170714A JPS59170714A (ja) | 1984-09-27 |
| JPH0333204B2 true JPH0333204B2 (ja) | 1991-05-16 |
Family
ID=12707445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4501283A Granted JPS59170714A (ja) | 1983-03-17 | 1983-03-17 | 対称配置されたセンサの異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59170714A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61282110A (ja) * | 1985-06-06 | 1986-12-12 | Nissan Motor Co Ltd | 車高検出器故障検出装置 |
| JPH07444B2 (ja) * | 1985-08-16 | 1995-01-11 | マツダ株式会社 | 車高調整装置 |
-
1983
- 1983-03-17 JP JP4501283A patent/JPS59170714A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59170714A (ja) | 1984-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446437A (en) | Pulse monitor circuit | |
| JPH0333204B2 (ja) | ||
| US4337435A (en) | Digital phase sequence detector | |
| JP6737042B2 (ja) | パルス信号制御回路 | |
| JPH0411891B2 (ja) | ||
| JPS6084602A (ja) | 誤操作防止回路 | |
| SU1617674A1 (ru) | Резервированный генератор импульсов | |
| SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
| JPH0147935B2 (ja) | ||
| SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1661773A1 (ru) | Устройство дл контрол системы электропитани | |
| SU943980A1 (ru) | Устройство дл контрол @ -канальной системы управлени вентильным преобразователем | |
| JPH03273811A (ja) | リレー異常検出方式 | |
| JPS6272022A (ja) | Ｌｓｉシステムクロック監視装置 | |
| SU1478312A1 (ru) | Устройство дл контрол формирователей импульсных сигналов | |
| KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
| SU1080232A1 (ru) | Устройство фиксации статической перегрузки электропередачи | |
| SU1508214A1 (ru) | Резервируемое устройство | |
| JP2603648B2 (ja) | 故障予知付きスイツチ装置 | |
| JPH0218734B2 (ja) | ||
| RU1795491C (ru) | Устройство дл тревожной сигнализации | |
| JPH03292258A (ja) | 時素リレー | |
| JPH02266269A (ja) | 異常検出回路 | |
| SU773809A1 (ru) | Устройство дл автоматической проверки высокочастотного канала дифференциально-фазной защиты | |
| JP2749994B2 (ja) | 数値制御装置 |