JPS6084602A - 誤操作防止回路 - Google Patents
誤操作防止回路Info
- Publication number
- JPS6084602A JPS6084602A JP58193144A JP19314483A JPS6084602A JP S6084602 A JPS6084602 A JP S6084602A JP 58193144 A JP58193144 A JP 58193144A JP 19314483 A JP19314483 A JP 19314483A JP S6084602 A JPS6084602 A JP S6084602A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switch
- time
- timekeeping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の属する技術分野
本発明は、誤操作防止回路に関し、特に、電気装置類の
パネルのスイッチを操作する際にスイッチの誤操作を防
止する回路に関する。
パネルのスイッチを操作する際にスイッチの誤操作を防
止する回路に関する。
（１）） 従来技術
従来、パネルスイッチの誤操作防止に関しては、（１）
、当該スイッチ前面に保護カバーを付ける、（コ）、当
該スイッチとは別に当該スイッチを有効とするためのイ
ネーブルスイッチを設ける、（３）、ｘつのスイッチを
設け２つのスイッチヲ同時操作することによって初期の
目的を達成する、 等の方法が採られていた。
、当該スイッチ前面に保護カバーを付ける、（コ）、当
該スイッチとは別に当該スイッチを有効とするためのイ
ネーブルスイッチを設ける、（３）、ｘつのスイッチを
設け２つのスイッチヲ同時操作することによって初期の
目的を達成する、 等の方法が採られていた。
従って、
（ハ、操作性が悪い、
（，２）、スイッチの数が増える、
（３）、誤操作をしてしまった場合オペレータがすぐ気
がついても操作以前の状態に戻せない、等の欠点があっ
た。
がついても操作以前の状態に戻せない、等の欠点があっ
た。
（ｃ） 発明の目的
本発明は従来の上記事情に着目してなされたものであシ
、従って本発明の目的は、比較的簡単な回路を追加する
ことにより、上記欠点を解決した新規な誤操作防止回路
を提供することにある。
、従って本発明の目的は、比較的簡単な回路を追加する
ことにより、上記欠点を解決した新規な誤操作防止回路
を提供することにある。
（ｄ） 発明の構成
上記目的を達成する為に、本発明に係る誤操作防止回路
は、ノンロックスイッチと、このスイッチの操作を検出
する検出回路と、この検出回路の出力後縁で一定時間の
計時を開始する第１の計時回路と、前記検出回路の出力
後縁で前記第１の計時回路の計時時間よシも長い時間の
計時を開始するとともに計時中前記検出回路に出力があ
った場合には計時を中止する第一の計時回路と、前記第
１の計時回路の計時の間警報を発する警報回路と、前記
第７の計時回路の否定出力と前記第一の計時回路の出力
との論理積をとる回路とを設けて構成され、しかして、
オペレータの誤操作によシ前記スイッチが動作したとき
には、前記警報回路から一定の時間警報が発せられるの
で、その間に再度前記スイッチを操作することにより前
記論理積回路からは出力が出ないようにしてスイッチの
操作が行われなかったものと見なし、誤操作の防止を図
ることができる。通常操作の場合には、一定時間の警報
を無視すれば警報後、前記論理積回路には出力が出てス
イッチ操作は有効となる。
は、ノンロックスイッチと、このスイッチの操作を検出
する検出回路と、この検出回路の出力後縁で一定時間の
計時を開始する第１の計時回路と、前記検出回路の出力
後縁で前記第１の計時回路の計時時間よシも長い時間の
計時を開始するとともに計時中前記検出回路に出力があ
った場合には計時を中止する第一の計時回路と、前記第
１の計時回路の計時の間警報を発する警報回路と、前記
第７の計時回路の否定出力と前記第一の計時回路の出力
との論理積をとる回路とを設けて構成され、しかして、
オペレータの誤操作によシ前記スイッチが動作したとき
には、前記警報回路から一定の時間警報が発せられるの
で、その間に再度前記スイッチを操作することにより前
記論理積回路からは出力が出ないようにしてスイッチの
操作が行われなかったものと見なし、誤操作の防止を図
ることができる。通常操作の場合には、一定時間の警報
を無視すれば警報後、前記論理積回路には出力が出てス
イッチ操作は有効となる。
（ｅ） 発明の実施例
次に本発明をその好ましい一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
第１図は本発明に係る誤操作防止図の一実施例を示すブ
ロック構成図である。第１図について説明すると、本発
明に係る誤操作防止回路の一実施例は、ノンロックスイ
ッチｌと、このスイッチｌの出力／／を検出する検出回
路−と、この検出回路−の出力／コの後縁で一定時間（
例えばＳ秒間）の計時を開始する第１の計時回路３と、
自ｉＪ記検出回路コの出力ｌコの後縁で前記第１の計時
回路３の計時時間よりも長い時間（例えば７秒間）の計
時を開始するとともに計時中前記検出回路コの出力／、
２が６オン′′となつ、た場合には計時を中止する第二
の計時回路ダと、前記第１の計時回路３の計時の間警報
を発する警報回路Ｓと、前記第１の計時回路３の否定出
力／３と前記第一の計時回路ｌの出力／左との論理積を
とる回路６とにより構成されている。
ロック構成図である。第１図について説明すると、本発
明に係る誤操作防止回路の一実施例は、ノンロックスイ
ッチｌと、このスイッチｌの出力／／を検出する検出回
路−と、この検出回路−の出力／コの後縁で一定時間（
例えばＳ秒間）の計時を開始する第１の計時回路３と、
自ｉＪ記検出回路コの出力ｌコの後縁で前記第１の計時
回路３の計時時間よりも長い時間（例えば７秒間）の計
時を開始するとともに計時中前記検出回路コの出力／、
２が６オン′′となつ、た場合には計時を中止する第二
の計時回路ダと、前記第１の計時回路３の計時の間警報
を発する警報回路Ｓと、前記第１の計時回路３の否定出
力／３と前記第一の計時回路ｌの出力／左との論理積を
とる回路６とにより構成されている。
次に第２図のタイムチャートを参照しながら第１図に示
した回路の動作を説明する。第２図において、破線にて
示す部分は誤操作した場合における取消操作時のタイム
チャートである。スイッチ／を操作すると、検出回路λ
でスイッチ操作が検出される。このときスイッチ操作に
よるチャックは除去される。スイッチ操作が検出される
と、検出回路コの出力／、２が”オン”となシ、スイッ
チ操作終了にともない゛オフ”となる。このとき、第１
の計時回路Ｊおよび第一の計時回路弘が計時を開始する
。第１の計時回路３は一定時間（例えばＳ秒間）の計時
を行い、この間出力／ダは“オン”になる（出力／３は
否定出力なのでこの間゛オフ”となる）。第１の計時回
路３の計時中は警報回路Ｓによってオペレータに知らさ
れる。第一の計時回路ダは計時巾検出回路コの出力／コ
が”オン”にならないかぎシ一定時間（例えば７秒間）
の計時を行い、この間出力１３は゛オン”になる。論理
積回路６は、第１の計時回路３の計時終了時点から第２
の計時回路ダの計時終了時点まで、すなわち、第１の計
時回路３の否定出力／３と第一の計時回路ｌの出力／！
ｒの論理積をとシ、出力１６が“オン”となってこれが
スイッチ操作の有効出刃となる。
した回路の動作を説明する。第２図において、破線にて
示す部分は誤操作した場合における取消操作時のタイム
チャートである。スイッチ／を操作すると、検出回路λ
でスイッチ操作が検出される。このときスイッチ操作に
よるチャックは除去される。スイッチ操作が検出される
と、検出回路コの出力／、２が”オン”となシ、スイッ
チ操作終了にともない゛オフ”となる。このとき、第１
の計時回路Ｊおよび第一の計時回路弘が計時を開始する
。第１の計時回路３は一定時間（例えばＳ秒間）の計時
を行い、この間出力／ダは“オン”になる（出力／３は
否定出力なのでこの間゛オフ”となる）。第１の計時回
路３の計時中は警報回路Ｓによってオペレータに知らさ
れる。第一の計時回路ダは計時巾検出回路コの出力／コ
が”オン”にならないかぎシ一定時間（例えば７秒間）
の計時を行い、この間出力１３は゛オン”になる。論理
積回路６は、第１の計時回路３の計時終了時点から第２
の計時回路ダの計時終了時点まで、すなわち、第１の計
時回路３の否定出力／３と第一の計時回路ｌの出力／！
ｒの論理積をとシ、出力１６が“オン”となってこれが
スイッチ操作の有効出刃となる。
第一の計時回路ダは計時巾検出回路λの出力／２が゛オ
ン”になると、計時を停止する。すなわち、オペレータ
が誤ってスイッチを操作した場合、または何かのはずみ
で無意識的にスイッチが押された場合には、第１の計時
回路３が計時を開始し、同時に警報回路Ｓから警報が発
せられるために、オペレータは誤操作を認識し、再度ス
イッチ／を操作する。このとき計時中の第一の計時回路
グは計時を停止するために、論理積回路６では第１の計
時回路３の否定出力／Ｊと第一の計時回路ヶの出力１５
の論理積がとれないから、出力１６は”オン”にならな
い。従って、スイッチ操作は行なわれなかったものと見
なされ、誤操作が防止される。
ン”になると、計時を停止する。すなわち、オペレータ
が誤ってスイッチを操作した場合、または何かのはずみ
で無意識的にスイッチが押された場合には、第１の計時
回路３が計時を開始し、同時に警報回路Ｓから警報が発
せられるために、オペレータは誤操作を認識し、再度ス
イッチ／を操作する。このとき計時中の第一の計時回路
グは計時を停止するために、論理積回路６では第１の計
時回路３の否定出力／Ｊと第一の計時回路ヶの出力１５
の論理積がとれないから、出力１６は”オン”にならな
い。従って、スイッチ操作は行なわれなかったものと見
なされ、誤操作が防止される。
通常操作の場合には、警報回路夕による一定時間の養報
を無視すれば、警報後に論理積回路６から出力１６が発
生し、スイッチ操作は有効となる。
を無視すれば、警報後に論理積回路６から出力１６が発
生し、スイッチ操作は有効となる。
（ｆ） 発明の効果
本発明は、以上説明したように、比較的簡単な回路を追
加することによシ、スイッチの数を増やさずに、操作性
も損わずに、壕だ誤操作をしてしまった場合にもオペレ
ークに認識せしめるとともに操作を無効とすることがで
きるという効果が期待できる。
加することによシ、スイッチの数を増やさずに、操作性
も損わずに、壕だ誤操作をしてしまった場合にもオペレ
ークに認識せしめるとともに操作を無効とすることがで
きるという効果が期待できる。
第７図は本発明の一実施例を示すブロック構成図、４１
図は第１図に示した各信号のタイムチャートを示す図で
ある。 ／・・・ノンロックスイッチ、λ・・・検出回路、３・
・・第７の計時回路、ダ・・・第ユの計時回路、Ｓ・・
・警報回路、６・・・論理積回路、ｌ／〜１６・・・各
回路の出力信号 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第２ 図
図は第１図に示した各信号のタイムチャートを示す図で
ある。 ／・・・ノンロックスイッチ、λ・・・検出回路、３・
・・第７の計時回路、ダ・・・第ユの計時回路、Ｓ・・
・警報回路、６・・・論理積回路、ｌ／〜１６・・・各
回路の出力信号 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第２ 図
Claims (1)
- ノンロックスイッチと、このスイッチの操作を検出する
検出回路と、この検出回路の出力後縁で一定時間の計時
を開始する第１の計時回路と、前記検出回路の出力後縁
で前記第７の計時回路の計時時間よりも長い時間の計時
を開始するとともに計時中前記検出回路に出力があった
場合には計時を中止する第一の計時回路と、前記第１の
計時回路の計時の間警報を発する警報回路と、前記第１
の開時回路の否定出力と前記第２の計時回路の出力との
論理積をとる回路とを具備することを特徴とした誤操作
防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58193144A JPS6084602A (ja) | 1983-10-14 | 1983-10-14 | 誤操作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58193144A JPS6084602A (ja) | 1983-10-14 | 1983-10-14 | 誤操作防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084602A true JPS6084602A (ja) | 1985-05-14 |
Family
ID=16303012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58193144A Pending JPS6084602A (ja) | 1983-10-14 | 1983-10-14 | 誤操作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084602A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224315A (ja) * | 1985-07-24 | 1987-02-02 | Nec Corp | キ−ボ−ド |
| JPS62158503U (ja) * | 1986-03-26 | 1987-10-08 | ||
| JPH0496104U (ja) * | 1990-08-20 | 1992-08-20 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644257A (en) * | 1979-09-20 | 1981-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Telephone set |
-
1983
- 1983-10-14 JP JP58193144A patent/JPS6084602A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644257A (en) * | 1979-09-20 | 1981-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Telephone set |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224315A (ja) * | 1985-07-24 | 1987-02-02 | Nec Corp | キ−ボ−ド |
| JPH0518129B2 (ja) * | 1985-07-24 | 1993-03-11 | Nippon Electric Co | |
| JPS62158503U (ja) * | 1986-03-26 | 1987-10-08 | ||
| JPH0496104U (ja) * | 1990-08-20 | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983254A (ja) | ウオツチドツグタイマ | |
| DE60004365D1 (de) | System und verfahren zur überwachung von einem verteilten fehlertoleranten rechnersystem | |
| US4490581A (en) | Clock selection control circuit | |
| JPS57139861A (en) | Multicomputer system | |
| JPS6084602A (ja) | 誤操作防止回路 | |
| JPS6319052B2 (ja) | ||
| JP3118742B2 (ja) | クロック擾乱時の装置誤動作防止方式 | |
| JPS592101A (ja) | 誤操作防止回路 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH0333204B2 (ja) | ||
| JPS5836362B2 (ja) | 誤り判定装置 | |
| JPH05342978A (ja) | 電源遮断回路 | |
| JP3005731B2 (ja) | 警報保護回路 | |
| JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
| JPS554685A (en) | Microprogram control unit | |
| JPH0147935B2 (ja) | ||
| JPS58155381A (ja) | 演算装置 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS60173638A (ja) | デ−タ処理装置 | |
| JPS58146907A (ja) | タイミング装置の診断方法 | |
| JPH0218734B2 (ja) | ||
| JPH02136940A (ja) | マイクロコンピュータ周辺機器の誤動作防止回路 | |
| JPH01248025A (ja) | ラビング検出装置 | |
| JPS6253073B2 (ja) | ||
| JPS54136127A (en) | Reset system for information processor |