JPH0147935B2 - - Google Patents
Info
- Publication number
- JPH0147935B2 JPH0147935B2 JP55067230A JP6723080A JPH0147935B2 JP H0147935 B2 JPH0147935 B2 JP H0147935B2 JP 55067230 A JP55067230 A JP 55067230A JP 6723080 A JP6723080 A JP 6723080A JP H0147935 B2 JPH0147935 B2 JP H0147935B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- circuit
- oscillation circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 16
- 230000005856 abnormality Effects 0.000 description 9
- 101100150875 Oryza sativa subsp. japonica SUS1 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Description
【発明の詳細な説明】
この発明は一定周波数の発振回路の故障検出回
路に関するものである。
路に関するものである。
従来この種の回路として再トリガ可能な単安定
マルチバイブレータが用いられている。即ち第１
図は従来の故障検出回路で第１図で１は故障検出
の対象となる発振回路、２は前記再トリガ可能な
単安定マルチバイブレータで、発振回路１より一
定周波数のクロツクパルス３が供給される、４は
前記再トリガ可能な単安定マルチバイブレータ２
の出力信号で、発振回路１が正常な場合には論理
“１”を、故障時には論理“０”を発生するよう
になつていた。
マルチバイブレータが用いられている。即ち第１
図は従来の故障検出回路で第１図で１は故障検出
の対象となる発振回路、２は前記再トリガ可能な
単安定マルチバイブレータで、発振回路１より一
定周波数のクロツクパルス３が供給される、４は
前記再トリガ可能な単安定マルチバイブレータ２
の出力信号で、発振回路１が正常な場合には論理
“１”を、故障時には論理“０”を発生するよう
になつていた。
再トリガ可能な単安定マルチバイブレータ（以
下RSSと称す）入力パルスが供給されるたびに前
記入力パルスの波形の立上り時にトリガされ、予
め設定された時間幅の出力パルスを発生するが、
この装置の大きな特徴は、前記の予め設定された
出力パルス時間幅をＴとすれば、第１の入力パル
スによつてRSSが動作し出力パルス（時間幅Ｔ）
を発生中に第２の入力パルスが供給されると、
RSSの動作はその時点すなわち第２のパルスが供
給された時点から更に時間Ｔだけ延長され出力パ
ルスの発生し続けるということである。
下RSSと称す）入力パルスが供給されるたびに前
記入力パルスの波形の立上り時にトリガされ、予
め設定された時間幅の出力パルスを発生するが、
この装置の大きな特徴は、前記の予め設定された
出力パルス時間幅をＴとすれば、第１の入力パル
スによつてRSSが動作し出力パルス（時間幅Ｔ）
を発生中に第２の入力パルスが供給されると、
RSSの動作はその時点すなわち第２のパルスが供
給された時点から更に時間Ｔだけ延長され出力パ
ルスの発生し続けるということである。
従つて第１図において発振回路１より供給され
る入力パルス３の周期をTC、RSS２の出力パル
ス時間幅をTLとしTC＜TLとなるようにTLを設
定しておけば、発振回路１が正常ならば、RSS２
はクロツクパルス３により次々と動作が延長され
出力信号４に論理１を発生し続ける。
る入力パルス３の周期をTC、RSS２の出力パル
ス時間幅をTLとしTC＜TLとなるようにTLを設
定しておけば、発振回路１が正常ならば、RSS２
はクロツクパルス３により次々と動作が延長され
出力信号４に論理１を発生し続ける。
第２図は発振回路１が故障した場合のRSS２動
作を示す波形図で、図で、ａはRSS２の入力クロ
ツク３を示し、ｂはRSS２の出力信号４を示す。
作を示す波形図で、図で、ａはRSS２の入力クロ
ツク３を示し、ｂはRSS２の出力信号４を示す。
もし発振回路１が故障して、クロツクパルス３
が喪失した時、RSS２の出力信号４は最終の入力
クロツクパルス時間TL後に論理“０”となり故
障を検出する。
が喪失した時、RSS２の出力信号４は最終の入力
クロツクパルス時間TL後に論理“０”となり故
障を検出する。
このように従来の回路は構成が簡単ではある
が、故障検出の条件がクロツクパルスの喪失また
はTC＞TLとなつた場合だけに限られるので、発
振回路１が高い周波数になつた場合などは検出で
きない欠点がある。
が、故障検出の条件がクロツクパルスの喪失また
はTC＞TLとなつた場合だけに限られるので、発
振回路１が高い周波数になつた場合などは検出で
きない欠点がある。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、発振回路の一定ク
ロツクパルス周期よりも僅かに短い時間幅の出力
パルスを発生するRSSと、前記クロツクパルス周
期よりも僅かに長い時間幅の出力パルスを発生す
るRSSとを直列に接続し、上記２つのRSSの出力
をＤフリツプフロツプに導くことにより前記クロ
ツクパルスの喪失のみならず、周波数異常をも検
出することができるとともに、異常検出の速度が
非常に速い故障検出回路を提供することを目的と
するものである。
去するためになされたもので、発振回路の一定ク
ロツクパルス周期よりも僅かに短い時間幅の出力
パルスを発生するRSSと、前記クロツクパルス周
期よりも僅かに長い時間幅の出力パルスを発生す
るRSSとを直列に接続し、上記２つのRSSの出力
をＤフリツプフロツプに導くことにより前記クロ
ツクパルスの喪失のみならず、周波数異常をも検
出することができるとともに、異常検出の速度が
非常に速い故障検出回路を提供することを目的と
するものである。
以下、本発明の一実施例を図について説明す
る。
る。
第３図は本発明の説明を容易にするための参考
回路による故障検出回路のブロツク結線図で、図
中１は故障検出の対象となる出力周波数１／TC
の発振回路、５は発振回路１が発生するクロツク
パルスにより動作して時間幅TS（TP＜TC）なる
出力パルスを発生するRSS、６はRSS５により動
作し時間幅TL（TL＞TC）なる出力パルスを発生
するRSS、７はRSS６の出力パルスの論理レベル
を反転する反転器、８は反転器７によりセツトさ
れリセツト信号１４によりリセツトされるRSフ
リツプフロツプでその出力信号１３は故障検出時
に論理“１”となる。
回路による故障検出回路のブロツク結線図で、図
中１は故障検出の対象となる出力周波数１／TC
の発振回路、５は発振回路１が発生するクロツク
パルスにより動作して時間幅TS（TP＜TC）なる
出力パルスを発生するRSS、６はRSS５により動
作し時間幅TL（TL＞TC）なる出力パルスを発生
するRSS、７はRSS６の出力パルスの論理レベル
を反転する反転器、８は反転器７によりセツトさ
れリセツト信号１４によりリセツトされるRSフ
リツプフロツプでその出力信号１３は故障検出時
に論理“１”となる。
発振回路１が正常な場合、周波数が高くなつた
場合、低くなつた場合の３つの各状態の本回路の
動作波形図をそれぞれ第４図、第５図、第６図に
示し、以下それぞれについて説明する。各図中ａ
は発振回路１の出力クロツクパルス９、ｂはRSS
５の出力信号１０、ｃはRSS６の出力信号１１、
ｄはRSフリツプフロツプ８の出力信号１３の各
波形を示す。
場合、低くなつた場合の３つの各状態の本回路の
動作波形図をそれぞれ第４図、第５図、第６図に
示し、以下それぞれについて説明する。各図中ａ
は発振回路１の出力クロツクパルス９、ｂはRSS
５の出力信号１０、ｃはRSS６の出力信号１１、
ｄはRSフリツプフロツプ８の出力信号１３の各
波形を示す。
発振回路１の出力クロツクの周期をTCとすれ
ば、RSS５の出力パルス幅TSはTCより僅かに
TDSだけ短かく、またRSS６の出力パルス幅TL
はTCより僅かにTDLだけ長く設定されている。
TDSおよびTDLは使用回路部分の誤差や温度変
化および経年変化によつても、TSがTCよりも長
くならないよう、またTLがTCよりも短くならな
い範囲で、できるだけ小さく選ばれる。
ば、RSS５の出力パルス幅TSはTCより僅かに
TDSだけ短かく、またRSS６の出力パルス幅TL
はTCより僅かにTDLだけ長く設定されている。
TDSおよびTDLは使用回路部分の誤差や温度変
化および経年変化によつても、TSがTCよりも長
くならないよう、またTLがTCよりも短くならな
い範囲で、できるだけ小さく選ばれる。
発振回路１が正常な場合には第４図に示す如
く、RSS５はクロツクパルス９ごとに時間幅TS
のパルス１０を出力する。RSS６はRSS５の出力
パルス１０により動作するが、TC＜TLのため
RSS６は動作状態を連続して保ちその結果RSS６
の出力１１は論理“１”を維持し続ける。従つて
反転器７の出力は論理“０”となりRSフリツプ
フロツプ８は動作しない。
く、RSS５はクロツクパルス９ごとに時間幅TS
のパルス１０を出力する。RSS６はRSS５の出力
パルス１０により動作するが、TC＜TLのため
RSS６は動作状態を連続して保ちその結果RSS６
の出力１１は論理“１”を維持し続ける。従つて
反転器７の出力は論理“０”となりRSフリツプ
フロツプ８は動作しない。
次に発振回路１の出力周波数が高く変化し、周
期がTCS（TCS＜TS）になつた場合には、第５
図ｂに示す如くRSS５は動作中に時刻t1にクロツ
クパルスが供給されるのでその動作を延長する。
そのためRSS６は時刻t1にてRSS５の出力パルス
によつてトリガされないので、前のトリガ時刻t0
から時間TL後に動作の継続を終了し、出力１１
は論理“０”となる（第５図ｃ）。このとき反転
器７の出力１２は論理“１”となりRSフリツプ
フロツプ８はセツトされ、その出力１３は論理
“１”となつて故障を示す（第５図ｄ）。
期がTCS（TCS＜TS）になつた場合には、第５
図ｂに示す如くRSS５は動作中に時刻t1にクロツ
クパルスが供給されるのでその動作を延長する。
そのためRSS６は時刻t1にてRSS５の出力パルス
によつてトリガされないので、前のトリガ時刻t0
から時間TL後に動作の継続を終了し、出力１１
は論理“０”となる（第５図ｃ）。このとき反転
器７の出力１２は論理“１”となりRSフリツプ
フロツプ８はセツトされ、その出力１３は論理
“１”となつて故障を示す（第５図ｄ）。
発振回路１の出力周波数が低く変化し、周期が
TCL（TCL＞TL）となつた場合には、第６図ｃ
に示す如くRSS６は正常な最後のクロツクパルス
の到来した時刻t0より時間TL後に一旦動作を終
了し、出力１１は論理“０”となり、RSフリツ
プフロツプ８はセツトされて故障を示す。信号１
４はRSフリツプフロツプ８の故障表示状態をリ
セツトするためのリセツト信号である。
TCL（TCL＞TL）となつた場合には、第６図ｃ
に示す如くRSS６は正常な最後のクロツクパルス
の到来した時刻t0より時間TL後に一旦動作を終
了し、出力１１は論理“０”となり、RSフリツ
プフロツプ８はセツトされて故障を示す。信号１
４はRSフリツプフロツプ８の故障表示状態をリ
セツトするためのリセツト信号である。
第３図の回路では発振回路１のクロツクパルス
が低周波に変化した場合に異常検出遅れは第６図
の時刻t3からt4までの期間すなわちTL−TC＝
TDLとなり非常に僅かであるが、発振回路１の
クロツクパルスが高周波に変化した場合に、異常
検出遅れ時間は第５図に示す時刻t1から時刻t2ま
での時間すなわち（TL−TCS）となる。この値
は最悪のときはTLとなる。そこで、この検出遅
れを改善した本発明の一実施例を第７図に示す。
第７図の回路は第３図の回路に於いて、発振回路
１とRSS５の間に短パルス発生回路１５と反転器
１６を挿入し、RSフリツプフロツプ８をセツト
リセツト端子付Ｄフリツプフロツプ１７に置換
し、そのＤ端子をRSS５の出力にまたＴ端子を短
パルス発生回路１５の出力にそれぞれ接続した構
成となつている。
が低周波に変化した場合に異常検出遅れは第６図
の時刻t3からt4までの期間すなわちTL−TC＝
TDLとなり非常に僅かであるが、発振回路１の
クロツクパルスが高周波に変化した場合に、異常
検出遅れ時間は第５図に示す時刻t1から時刻t2ま
での時間すなわち（TL−TCS）となる。この値
は最悪のときはTLとなる。そこで、この検出遅
れを改善した本発明の一実施例を第７図に示す。
第７図の回路は第３図の回路に於いて、発振回路
１とRSS５の間に短パルス発生回路１５と反転器
１６を挿入し、RSフリツプフロツプ８をセツト
リセツト端子付Ｄフリツプフロツプ１７に置換
し、そのＤ端子をRSS５の出力にまたＴ端子を短
パルス発生回路１５の出力にそれぞれ接続した構
成となつている。
この動作状態を第８図〜第１０図に発振回路１
が正常な場合、高周波故障の場合、低周波故障の
場合をそれぞれ示し、以下にその動作説明をす
る。図中ａは発振回路１の出力クロツクパルス
９、ｅは短パルス発生回路１５の出力パルス１
９、ｂ，ｃは第３図の場合と同じくそれぞれRSS
５およびRSS６の出力１０，１１、ｆはＤフリツ
プフロツプ１７の出力２０の各動作波形である。
が正常な場合、高周波故障の場合、低周波故障の
場合をそれぞれ示し、以下にその動作説明をす
る。図中ａは発振回路１の出力クロツクパルス
９、ｅは短パルス発生回路１５の出力パルス１
９、ｂ，ｃは第３図の場合と同じくそれぞれRSS
５およびRSS６の出力１０，１１、ｆはＤフリツ
プフロツプ１７の出力２０の各動作波形である。
第８図ｅの如く短パルス発生回路１５は発振回
路１の出力パルス９（第８図ａ）の立上り時にパ
ルス幅の狭い短パルス１９を発生する。RSS５は
前記短パルス１９の立上りと同期して動作する。
路１の出力パルス９（第８図ａ）の立上り時にパ
ルス幅の狭い短パルス１９を発生する。RSS５は
前記短パルス１９の立上りと同期して動作する。
Ｄフリツプフロツプ１７はＤ入力が論理“１”
のときにＴ入力端子にパルスが到来すればその波
形の立上りと同期して動作する。
のときにＴ入力端子にパルスが到来すればその波
形の立上りと同期して動作する。
第８図に示す如く正常な場合および第１０図に
示す如く低周波異常の場合には、Ｄフリツプフロ
ツプのＤ入力端子信号すなわちRSS５の出力（第
８図ｂ）が論理“１”の時にＴ入力端子に短パル
ス１９が到来することがないので、Ｄフリツプフ
ロツプ１７は入力端子ＤおよびＴの入力信号によ
つて動作せずＳ入力端子によつてのみ動作する。
さらに短パルスのパルス幅はTCよりも充分小さ
いので、そのパルス幅を無視して考えてもよいの
で、発振回路１が正常時および低周波数異常時の
第７図の回路の動作は、第３図の回路の動作と同
じである。
示す如く低周波異常の場合には、Ｄフリツプフロ
ツプのＤ入力端子信号すなわちRSS５の出力（第
８図ｂ）が論理“１”の時にＴ入力端子に短パル
ス１９が到来することがないので、Ｄフリツプフ
ロツプ１７は入力端子ＤおよびＴの入力信号によ
つて動作せずＳ入力端子によつてのみ動作する。
さらに短パルスのパルス幅はTCよりも充分小さ
いので、そのパルス幅を無視して考えてもよいの
で、発振回路１が正常時および低周波数異常時の
第７図の回路の動作は、第３図の回路の動作と同
じである。
次に高周波異常時には第９図に示す如く、RSS
５が動作中に異常パルスＰ１により短パルスが発
生するため、Ｄフリツプフロツプ１７はＤおよび
Ｔ入力によつて動作し、出力２０は論理“１”と
なり第９図ｆに示す如く異常が検出される。この
時の検出遅れはない。
５が動作中に異常パルスＰ１により短パルスが発
生するため、Ｄフリツプフロツプ１７はＤおよび
Ｔ入力によつて動作し、出力２０は論理“１”と
なり第９図ｆに示す如く異常が検出される。この
時の検出遅れはない。
第７図でRSS６はRSS５の出力で動作すること
になつているが、発振回路１の出力クロツクパル
ス９によつて動作しても殆ど同じである。その場
合には第１１図のようにRSS６の入力端子は発振
回路１の出力と接続されてもよいことは理解され
よう。
になつているが、発振回路１の出力クロツクパル
ス９によつて動作しても殆ど同じである。その場
合には第１１図のようにRSS６の入力端子は発振
回路１の出力と接続されてもよいことは理解され
よう。
以上のように、この発明によれば、故障検出の
対象となる発振回路の出力クロツクパルスの喪
失、高周波異常および低周波異常に対して動作す
るとともに、故障の検出速度も非常に速いという
効果を有するものである。
対象となる発振回路の出力クロツクパルスの喪
失、高周波異常および低周波異常に対して動作す
るとともに、故障の検出速度も非常に速いという
効果を有するものである。
第１図は従来の故障検出回路、第２図は第１図
の回路の動作波形図を示し、第３図は本発明の説
明を容易にするための参考回路による故障検出回
路、第４図、第５図および第６図は第３図の回路
の動作波形図、第７図、第１１図は本発明の一実
施例を示す故障検出回路、第８図、第９図および
第１０図は第７図の回路の動作波形図である。 図中、１は発振回路、２，５，６はRSS、７，
１６は反転器、８，１７はフリツプフロツプ、１
５は短パルス発生回路で、また波形ａは発振回路
１の出力波形、ｂはRSS５の出力波形、ｃはRSS
６の出力波形、ｄはフリツプフロツプ８の出力波
形、ｅは短パルス発生回路の出力波形、ｆはフリ
ツプフロツプ１７の出力波形を示す。図中、同一
符号は同一又は相当部分を示す。
の回路の動作波形図を示し、第３図は本発明の説
明を容易にするための参考回路による故障検出回
路、第４図、第５図および第６図は第３図の回路
の動作波形図、第７図、第１１図は本発明の一実
施例を示す故障検出回路、第８図、第９図および
第１０図は第７図の回路の動作波形図である。 図中、１は発振回路、２，５，６はRSS、７，
１６は反転器、８，１７はフリツプフロツプ、１
５は短パルス発生回路で、また波形ａは発振回路
１の出力波形、ｂはRSS５の出力波形、ｃはRSS
６の出力波形、ｄはフリツプフロツプ８の出力波
形、ｅは短パルス発生回路の出力波形、ｆはフリ
ツプフロツプ１７の出力波形を示す。図中、同一
符号は同一又は相当部分を示す。
Claims (1)
- １ 一定周波数のクロツクパルスを発生する発振
回路と、このクロツクパルスの周期よりも僅かに
短かい時間幅のパルスを発生する第１の再トリガ
可能な単安定マルチバイブレータと、前記クロツ
クパルスの周期よりも僅かに長い時間幅のパルス
を発生し、第１の再トリガ可能な単安定マルチバ
イブレータの出力または前記発振回路よりの出力
により動作する第２の再トリガ可能な単安定マル
チバイブレータと、前記発振回路と前記第１の再
トリガ可能な単安定マルチバイブレータとの間に
直列に挿入された短パルス発生回路および反転器
と、前記第１の再トリガ可能な単安定マルチバイ
ブレータの状態を前記短パルス発生回路の出力と
同期して保持し、かつ前記第２の再トリガ可能な
単安定マルチバイブレータによつてセツトされる
セツト・リセツト端子付Ｄフリツプフロツプとを
備えた発振回路の故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6723080A JPS56162533A (en) | 1980-05-20 | 1980-05-20 | Fault detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6723080A JPS56162533A (en) | 1980-05-20 | 1980-05-20 | Fault detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56162533A JPS56162533A (en) | 1981-12-14 |
| JPH0147935B2 true JPH0147935B2 (ja) | 1989-10-17 |
Family
ID=13338898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6723080A Granted JPS56162533A (en) | 1980-05-20 | 1980-05-20 | Fault detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56162533A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037815A (ja) * | 1983-08-09 | 1985-02-27 | Nec Corp | クロツク検出回路 |
| JP6700014B2 (ja) * | 2015-09-09 | 2020-05-27 | ラピスセミコンダクタ株式会社 | 半導体装置および周波数安定フラグの生成方法 |
| CN110377005B (zh) * | 2019-07-15 | 2021-11-23 | 南京航空航天大学 | 一种基于马尔科夫模型的tld中短时故障派遣间隔确定方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4964313A (ja) * | 1972-10-20 | 1974-06-21 | ||
| JPS516766A (ja) * | 1974-07-05 | 1976-01-20 | Komatsu Mfg Co Ltd | Shuhasuhendokenchisochi |
-
1980
- 1980-05-20 JP JP6723080A patent/JPS56162533A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4964313A (ja) * | 1972-10-20 | 1974-06-21 | ||
| JPS516766A (ja) * | 1974-07-05 | 1976-01-20 | Komatsu Mfg Co Ltd | Shuhasuhendokenchisochi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56162533A (en) | 1981-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456488B2 (ja) | ||
| US6545508B2 (en) | Detection of clock signal period abnormalities | |
| JP2653250B2 (ja) | 不安定状態回避回路および不安定状態を回避する方法 | |
| US4082218A (en) | Potential failure detecting circuit having improved means for detecting transitions in short duration signals | |
| US4972412A (en) | Delay time checking arrangement | |
| JPH0147935B2 (ja) | ||
| JPH0342810B2 (ja) | ||
| US4093851A (en) | Means and methods for detecting the possibility of a failure occurring in the operation of a digital circuit | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPS638612B2 (ja) | ||
| JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
| JPS6141407B2 (ja) | ||
| JP4122128B2 (ja) | エッジ検出回路 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JPH07152460A (ja) | 電圧検出リセット回路 | |
| JP2985582B2 (ja) | クロック回路 | |
| JPS58155381A (ja) | 演算装置 | |
| KR100229429B1 (ko) | 인터럽트 요구 신호 발생장치 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| SU657455A1 (ru) | Устройство дл формировани синхронизирующих импульсов при воспроизведении информации с магнитного носител | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| SU1262430A1 (ru) | Устройство дл испытани электронных логических схем | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPH05264618A (ja) | クロック信号異常検出方法 | |
| JPH06120812A (ja) | 半導体集積回路 |