KR100229429B1 - 인터럽트 요구 신호 발생장치 - Google Patents

Abstract

본 발명은 시스템의 각 구성기기에 대한 여러가지 장애 발생 여부에 대한 인터럽트 수행을 위해 인터럽트 요구 신호를 발생하는 장치에 관한 것으로서, 본 발명에 따른 인터럽트 요구신호 발생장치는, 다수의 장애 소스에 대해 각각 현재의 상태 신호와 현재의 상태신호를 1클럭주기동안 지연한 신호를 비교하여 상태 변화가 발생될 때마다 감지한 상태 변화신호를 출력하는 상태 감지부, 상태 감지부로부터 출력된 상태 변환신호에 존재하는 상태변환구간을 소정 클럭주기동안 유지한 인터럽트 요구신호를 발생하는 신호 발생부를 포함한다. 따라서 장애 발생뿐만 아니라 복구상황도 프로세서로 통보할 수 있어 프로세서에서의 장애발생을 체크하기 위한 소프트워어의 로드를 줄이고, 발생되는 인터럽트 요구신호의 주기를 일정구간으로 정해 운영하므로 모든 장애 발생에 따른 인터럽트 요구신호를 발생할 수 있다.

Description

인터럽트 요구 신호 발생장치

본 발명의 인터럽트(interrupt) 요구신호 발생장치에 관한 것으로서, 더욱 상세하게는 구성기기의 상태변화가 있을 때마다 인터럽트 요구 신호를 발생하는 장치에 관한 것이다.

일반적으로 장애 소스(source) 수집 장치나 자신이 관리하는 보드들의 이탈 신호를 수집하여 프로세서로 제공하는 경우에 대부분 소프트 웨어의 로드(load)를 감소시키고, 각각의 보드들을 실시간으로 감시하기 위해 장애 소스들을 이용하여 인터럽트 신호를 발생하므로서 각 구성기기의 동작을 제어하게 되는데, 프로세서가 이와 같은 동작 제어를 할 수 있도록 감시 소스의 상태 변화가 있을 경우에 프로세서로 인터럽트 요구 신호를 발생할 장치가 필요하다.

도 1은 종래에 이용되고 있는 인터럽트 요구 신호 발생장치에 대한 일 예를 도시한 도면으로서, 도시 생략된 시스템 장착부에 장착된 각각의 보드 1과 보드 2의 이탈에 대한 신호를 NOR 게이트(gate)(5)를 통해 연산하여 인터럽트 요구 신호를 출력하도록 구성한 것이다.

도 2에 도시된 동작 파형도를 참조하여 도 1에 도시된 인터럽트 요구 신호 발생장치에 대한 동작을 좀더 상세하게 설명하면 다음과 같다.

즉, 보드 1이 도시 생략된 시스템의 장착부에서 이탈하여 보드 1에 대한 이탈 신호가 도 2a와 같이 'HIGH'로 변환되면, 인터럽트 요구 신호인 NOR 게이트(5)의 출력은 도 2c의 P1지점에서 'LOW'로 변환되어 프로세서(미도시됨)는 인터럽트 요구 신호가 발생된 것으로 인식하게 된다. 이 후 보드 1이 장착되어 해당되는 이탈 신호가 P2지점에서 'LOW'로 변환될 때, NOR 게이트(5)의 출력은 'HIGH'로 변환되기는 프로세서(미도시됨)측에서는 상승에지가 감지되어 인터럽트 요구 신호가 발생된 것으로 인식하지 못한다. 따라서 프로세서는 보드들의 이탈상태를 체크하기 위하여 계속해서 인터럽트 요구 신호를 감시하여야 하는 문제점이 있다.

그리고, 보드 1이 다시 시스템 장착부로부터 이탈하여 하강에지 P3에서 인터럽트 요구 신호가 발생한 상태에서 보드 2 또한 시스템의 장착부로부터 이탈하게 되어 도 2b와 같이 이탈신호가 'HIGH'로 변환된 경우에 도 2c에 도시된 바와 같이 인터럽트 요구 신호가 전혀 변하지 않는다, 이로 인하여 도시 생략된 시스템내의 프로세서는 보드 2가 시스템 장착부로부터 이탈한 사실을 인식하지 못하고 최초의 보드 이탈에 대한 인터럽트만을 발생하는 문제점이 있다.

따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로, 각 보드의 이탈은 물론 복구되는 시점에서도 인터럽트 요구 신호를 발생하여 프로세서가 인터럽트 요구 신호를 감시하기 위해 수행하는 소프트 웨어의 로드를 줄일 수 있는 인터럽트 요구신호 발생장치를 제공하는데 있다.

본 발명의 다른 목적은 둘 이상의 구성기기로부터 에러가 발생하더라도 그에 따른 인터럽트 요구 신호를 발생할 수 있는 인터럽트 요구 신호 발생장치를 제공하는데 있다.

상기 목적들을 달성하기 위하여 본 발명에 따른 인터럽트 요구신호 발생장치는, 다수의 장애 소스를 수집하거나 시스템내의 각 보드들의 착탈 등을 감시하여 상태 변화에 따른 인터럽트 발생을 위한 인터럽트 요구 신호 발생장치에 있어서, 다수의 장애 소스에 대해 각각 현재의 상태신호와 1 클럭주기동안 지연된 상태신호를 비교하여 상태가 변할 때마다 감지된 상태 변화신호를 출력하는 상태 감지부 ; 상태 감지부에서 이용하는 클럭을 반전한 클럭에 동기되어, 상태 감지부로부터 전송되는 상태 변화신호에 존재하는 상태 변환구간을 소정의 클럭주기동안 유지한 인터럽트 요구신호를 발생하는 신호 발생부를 포함하는 것을 특징으로 한다.

제 1도은 종래의 인터럽트 요구 신호 발생장치에 대한 일 예를 도시한 도면이고,

제 2도는 도 1에 도시된 인터럽트 요구 신호 발생장치의 동작 파형도이고,

제 3도는 본 발명의 바람직한 실시예에 따른 인터럽트 요구 신호 발생장치의 기능 블럭도이고,

제 4도는 도 3에 도시된 상태 감지부의 상세 회로도이고,

제 5도는 본 발명의 바람직한 일실시예에 따른 인터럽트 요구 신호 발생장치의 동작 파형도이고,

제 6도는 본 발명의 다른 실시예에 따른 인터러트 요구 신호 발생장치의 동작 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 상태 감지부 20 : 신호 발생부

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.

도 3은 본 발명의 바람직한 실시예에 따른 인터럽트 요구 신호 발생장치의 기능 블록도로서, 인버터(7), 상태 감지부(10) 및 신호 발생부(20)로 구성된다.

상태 감지부(10)는 다수의 보드(1~n)를 각각 감시하여 각 보도의 상태 변화가 발생할 때마다 클럭(CLK)에 동기된 상태 변화신호를 라인(L3)을 통해 출력하고, 신호 발생부(20)은 라인(L3)을 통해 인가되는 상태 변화신호의 하강 에지에서 1 클럭(CLK) 주기동안 'LOW'레벨의 인터럽트 요구 신호를 라인(L5)을 통해 도시 생략된 프로세서로 발생하도록 구성된다.

도 4는 도 3에 도시된 상태 감지부(10)의 상세 회로도로서, D 플립플롭(11,12,13,14), XOR 게이트(15,16), NOR 게이트(17)로 구성된다.

도 4에 도시된 바와 같이 보드 1과 보드 2의 이탈 신호는 2단으로 구성된 D 플립플롭에 제공되어 클럭의 상승에지에서 래치(latch)되며 제 1 D 플립플롭(11)과 제 2 D 플립플롭(12)의 출력 Q1과 Q2는 제 1 XOR 게이트(15)에 의해 그 값이 서로 다를 경우 클럭의 1 주기 동안 'LOW'레벨의 상태 변화신호를 발생한다.

즉, 보드 1이나 보드 2의 상태가 HIGH→LOW나 LOW→HIGH로 변화되면 상태 감지부(10)로부터 발생된 상태 변화신호가 클럭의 1 주기 동안 'LOW'로 유지된다. 신호 발생부(20)는 상태 감지부(10)의 NOR 게이트(17)로부터 반전되 신호를 제공받아 인터럽트 요구 신호를 발생한다.

도 5는 본 발명의 바람직한 일실시예에 따른 인터럽트 요구 신호 발생장치의 상태 감지부(20)의 동작 파형도로서, 동도면을 참조하여 인터럽트 요구신호 발생장치의 동작을 설명하면 다음과 같다.

즉, 상태 감지부(10)에서 도 5a에 도시된 바와 같은 주기로 제공되는 클럭에 동기되어 보드 1~n의 상태변화를 감시하고 있을 때, 보드 1에 대한 이탈 신호가 도 5b에 도시된 바와 같은 시점에서 'HIGH'로 변환되어 제 1 D 플립플롭(11)으로 입력되면, 제 1 D 플림플롭(11)은 클럭의 상승에지에서 'HIGH'레벨로 변환된 신호(도 5c참조)를 제 2 D 플립플롭(12)과 제 1 XOR 게이트(15)의 입력단자로 각각 출력한다. 제 2 D 플립플롭(12)은 클럭(도 5a)의 1 주기 후에 'HIGH'레벨로 변환된 신호(도 5d)를 제 1 XOR 게이트(15)의 또 다른 입력단자로 출력한다.

제 1 XOR 게이트(15)는 제 1 D 플립플롭(11)과 제 2 D 플립플롭(12)으로부터 전송된 입력 신호를 비교한다. 비교결과, 도 5에 도시된 바와 같이 입력된 두 신호가 다른 T1지점에서 1플럭(도 5a) 주기동안 'LOW'레벨의 신호를 출력한다. 이와 같이 출력되는 상태 변화신호에 대해 신호 발생부(20)는 인버터(7)를 통하여 전송되는 반전된 클럭(도 5a)의 하강에지에서 'LOW'레벨의 인터럽트 요구 신호(도 5f)를 발생한다.

따라서, 도시 생략된 시스템의 프로세서는 신호 발생부(20)의 인터럽트 요구 신호에 응답하여 인터럽트 신호를 발생하게 된다.

상술한 바와 같이 상태 감지부(10)는 'LOW'레벨의 상태 변화신호를 클럭의 1 주기 동안만 발생하므로 1 주기 후에는 다시 'HIGH'레벨의 정상적인 상태 변화신호(도 5e)를 출력하게 되고, 상태 감지부(10)는 보드 1이 이탈된 시점에 대한 상태 변화신호(T1)와 복구되는 시점에 대한 상태 변화신호(T2)를 각각 발생하여 신호 발생부(20)에 제공하므로서 보드의 이탈은 물론 복구되는 시점에 대해서도 인터럽트 처리를 하게 된다.

마찬가지로, 보드 2 내지 보드 n의 경우에 있어서도 보드 1에 대한 처리동작과 동일한 과정이 수행된다.

한편, 상태 감지부(10)로부터 발생한 'LOW'레벨의 상태 변화신호에 따라 신호 발생부(20)가 인터럽트 요구 신호를 출력하는 시간을 클럭의 2 주기 동안으로 설정한 결우의 동작 파형도를 도 6에 도시하였다.

즉, 상태 감지부(10)로부터 'LOW'레벨의 상태 변화신호가 도 6b에 도시된 바와 같이 입력되면, 신호 발생부(20)는 2클럭 주기동안 인터럽트 요구 신호(도 6c)를 발생하므로서 도시 생략된 프로세서는 인터럽트 신호를 발생하게 되는데, 도 6d에 도시된 바와 같이 인터럽트 요구 신호(도 6c)가 입력된 클럭의 처음 1 주기는 인터럽트 신호를 발생하고 다음 1 주기 동안은 대기 상태를 유지하도록 하여 2 주기 동안의 인터럽트 신호를 출력할 수 있다.

이와 같이 신호 발생부(20)가 인터럽트 요구 신호를 발생하는 주기를 조정하므로서 인터럽트 발생시 원하는 시간만큼의 인터럽트 신호를 출력할 수 있게 된다.

상술한 본 발명의 실시예에서는 시스템내에 장착된 각 보드의 착탈에 따라 인터럽트 신호를 발생하는 경우에 대해 설명하였지만, 이러한 인터럽트 요구 신호 발생장치는 보도의 착탈은 물론 각 장애 소스들에 대한 장애 발생 여부에 대해서도 상술한 과정을 거쳐 인터럽트 요구 신호를 발생할 수 있다.

이상 설명한 바와 같이 본 발명에 따르면, 시스템 내에서 장애 발생 분만 아니라 복구되는 경우에도 인터럽트 처리가 가능하므로 소프트웨어의 로드(load)없이 실시간으로 장애 소스의 상태 관리가 가능한 효과가 있으며, 여러 개의 장애 소스를 한개의 인터럽트 소스로 처리하는 각각의 장애 소스 상태가 변할 때마다 인터럽트 발생이 가능하여 정확한 장애관리가 가능하다.

Claims (2)

1. 다수의 장애 소스를 수집하거나 시스템내의 각 보드들의 착탈 등을 감시하여 상태 변화에 따른 인터럽트 발생을 위한 인터럽트 요구 신호 발생장치에 있어서,

   상기 다수의 장애 소스에 대해 각각 현재의 상태신호와 1 클럭주기동안 지연된 상태신호를 비교하여 상태가 변할 때마다 감지된 상태 변화신호를 출력하는 상태 감지부 ;

   상기 상태 감지부에서 이용하는 클럭을 반전한 클럭에 동기되어, 상기 상태 감지부로부터 전송되는 상기 상태 변화신호에 존재하는 상태 변환구간을 소정의 클럭주기동안 유지한 인터럽트 요구신호를 발생하는 신호 발생부를 포함한 인터럽트 요구신호 발생장치.
2. 제 1항에 있어서, 상기 상태 감지부는,

   해당되는 장애 소스의 상기 현재의 상태 신호를 수신하는 제 1 D 플림플롭;

   상기 제 1 D 플립플롭의 출력신호를 수신하여 상기 1클럭주기동안 지연된 상태신호를 출력하는 제 2 D 플립플롭 ;

   상기 제 1 D 플립플롭 및 제 2 D 플립플롭의 출력을 비교하여 다른 부분을 상기 상태 변환구간으로 감지한 상태 변화신호를 출력하는 XOR게이트;

   상기 다수의 장애소스에 각각 할당된 상기 XOR 게이트로부터 출력되는 신호는 부논리합하는 게이트를 포함하는 것을 특징으로 하는 인터럽트 요구 신호 발생장치.