JPH10190748A - パルス検出装置およびパルス検出方法 - Google Patents

パルス検出装置およびパルス検出方法

Info

Publication number
JPH10190748A
JPH10190748A JP8345375A JP34537596A JPH10190748A JP H10190748 A JPH10190748 A JP H10190748A JP 8345375 A JP8345375 A JP 8345375A JP 34537596 A JP34537596 A JP 34537596A JP H10190748 A JPH10190748 A JP H10190748A
Authority
JP
Japan
Prior art keywords
pulse
signal
supplied
output
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8345375A
Other languages
English (en)
Inventor
Takanari Inagaki
隆也 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8345375A priority Critical patent/JPH10190748A/ja
Publication of JPH10190748A publication Critical patent/JPH10190748A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 パルス信号に余剰パルスが含まれた際でも異
常検出を行うことのできるパルス検出装置およびパルス
検出方法の提供。 【解決手段】 パルス検出回路10は、第1のタイミング
信号として入力されるフレームパルス信号FPをカウント
するパルスカウント部11と、このパルスカウント部11か
らの出力、および第2のタイミング信号を基に余剰に生
じたフレームパルス信号を検出する余剰パルス検出部12
とを有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一定周期で繰り返
されるパルス信号の異常を検出するパルス検出装置およ
びパルス検出方法に関し、特にフレームパルス信号が断
の異常状態だけでなく、余剰に生成されたフレームパル
ス信号の検出に用いて好適なものである。
【0002】
【従来の技術】一般に、データ伝送系で伝送データは、
複数のデータ列毎に制御手順を設定したり、ひとまとめ
のブロックとして扱ったりされている。このような複数
のデータ列からなるフレームデータを扱うためフレーム
データの区切りを示すように一定周期で繰り返されるフ
レームパルス信号が用いられている。
【0003】ところで、データ伝送系では伝送データの
正常な伝送がされているかどうかの監視が行われてい
る。このデータ伝送異常の監視において、データ伝送異
常検出回路は、たとえば、受信側で供給されるフレーム
パルス信号の停止を検出することによってデータ伝送系
の異常を監視している。このデータ伝送異常検出回路が
適用された監視装置は、データ伝送異常検出回路等の異
常検出部からの検出信号に基づいて異常発生時に警報を
発している。
【0004】また、予備装置を有する冗長構成が採られ
ている場合、監視装置はフレームパルス信号の停止に基
づいて現用(アクト)側と予備(スタンバイ)側のデー
タ伝送系との切換選択制御を行っている。このように監
視装置を動作させることによりフレームパルス信号の供
給の連続性を保ってこのデータ伝送系の信頼性を向上さ
せている。
【0005】
【発明が解決しようとする課題】ところで、データ伝送
系には、ノイズ等やフレームパルス信号の送出源の異常
といった要因によってフレームパルス信号に余剰パルス
が発生してしてしまうことがある。しかしながら、上述
した異常検出回路の構成は、単にフレームパルス信号の
停止検出を行っているだけなので、余剰パルスが供給さ
れるようなデータ伝送異常を検出することができない。
したがって、監視装置は、フレームパルス信号に余剰パ
ルスが含まれる異常時に警報の発報およびデータ伝送系
の切換え処理を行なえない。折角、データ伝送系に冗長
構成を採っても余剰パルスが発生した場合、正に無駄な
構成となり、さらにはこのデータ伝送システムの信頼性
をも低下させてしまう。
【0006】本発明はこのような従来技術の欠点を解消
し、たとえば、フレームパルス信号のようなパルス信号
に余剰パルスが含まれた際でも異常検出を行うことので
きるパルス検出装置およびパルス検出方法を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】本発明は上述の課題を解
決するために、供給されるデータをサンプリングするた
めにもたらされる第1および第2のタイミング信号を用
いて、複数のデータ列からなるブロックデータを扱うた
め該ブロックデータの区切りを示すように一定周期で繰
り返されるパルス信号の異常を検出するパルス検出装置
において、この装置は、第1のタイミング信号にパルス
信号を用いてこのパルス信号をカウントする第1のパル
スカウント手段と、この第1のパルスカウント手段から
の出力、および第2のタイミング信号を基にパルス信号
の余剰パルスを検出する余剰パルス検出手段とを有する
ことを特徴としている。
【0008】ここで、余剰パルス検出手段は、第1のタ
イミング信号として第1のパルスカウント手段のレベル
反転出力側と接続された第2のパルスカウント手段と、
第1のパルスカウント手段のレベル反転出力側からの出
力、および第2のパルスカウント手段からの出力の論理
積をとる論理積手段とを有するように構成にするとよ
い。
【0009】また、本発明は、供給されるデータをサン
プリングするためにもたらされる第1および第2のタイ
ミング信号を用いて、複数のデータ列からなるブロック
データを扱うためこのブロックデータの区切りを示すよ
うに一定周期で繰り返されるパルス信号の異常を検出す
るパルス検出方法において、この方法は、第1のタイミ
ング信号にパルス信号を用いてこのパルス信号をカウン
トする第1のパルスカウント工程と、この第1のパルス
カウント手段からの出力、および第2のタイミング信号
を基にパルス信号の余剰パルスを検出する余剰パルス検
出工程とを有することを特徴としている。
【0010】本発明のパルス検出装置およびパルス検出
方法において、第1のタイミング信号はクロック信号、
第2のタイミング信号はリセット信号に相当する信号を
用いている。すなわち、検出すべきパルス信号をクロッ
ク信号として用いることにより、第1のパルスカウント
手段や第1のパルスカウント工程でクロック信号の入力
に応じてパルスを発生させ、余剰パルス検出手段や余剰
パルス検出工程でこのパルスが連続して供給されたかど
うかをカウントすることによって余剰なパルス信号の有
無を検出している。
【0011】
【発明の実施の形態】次に添付図面を参照して本発明に
よるパルス検出装置およびパルス検出方法の一実施例を
詳細に説明する。
【0012】本実施例は、パルス検出装置およびパルス
検出方法を一定周期で繰り返されるフレームパルス信号
において余剰に生成されたフレームパルス信号を検出す
るパルス検出回路10に適用し、図1〜図3を参照しなが
ら説明する。図1はパルス検出回路10の回路構成を示し
ている。パルス検出回路10は、第1のタイミング信号と
して入力されるフレームパルス信号FPをカウントするパ
ルスカウント部11と、このパルスカウント部11からの出
力、および第2のタイミング信号を基に余剰に生じたフ
レームパルス信号を検出する余剰パルス検出部12とを有
している。
【0013】ここで、第1のタイミング信号はクロック
信号であり、具体的にフレームパルス信号FPが用いられ
ている。また、第2のタイミング信号はリセット信号で
あり、パルス検出回路10のシステムクロック信号SYS が
用いられている。このシステムクロック信号SYS は、動
作説明で後述するようにリセット状態にないときがフレ
ームパルス信号のカウントを可能にする時間領域を示し
ているので、フレームパルス信号FPをパルス検出回路10
に取り込むサンプリングクロック信号SYS と呼ぶことも
できる。
【0014】パルスカウント部11は、フリップフロップ
回路による 1ビットのカウンタ11a である。カウンタ
11a のクロック端子CLK には前述したフレームパルス信
号FPが供給されている。また、リセット端子RST にはサ
ンプリングクロック信号SYSが供給されている。カウン
タ11a は、このサンプリングクロック信号SYS がレベル
Lのときリセット状態になる。カウンタ11a の出力反転
端子Qbarは、データ入力端子Dに接続されるとともに、
後述するように余剰パルス検出部12の余剰パルスカウン
タ12a とAND 回路12b に接続されている。
【0015】余剰パルス検出部12は、正規のフレームパ
ルス信号FPの他に余剰のパルス信号が供給された際にカ
ウントする余剰パルスカウンタ12a と、カウント期間中
に連続したパルス信号が供給されたかどうかを検出する
AND 回路12b とを有する。この余剰パルスカウンタ12a
もフリップフロップ回路による1ビットのカウンタであ
る。余剰パルスカウンタ12a のクロック端子CLK には、
カウンタ11a の出力反転端子Qbarが接続されている。余
剰パルスカウンタ12a の出力反転端子Qbarはデータ入力
端子Dに接続されている。余剰パルスカウンタ12a の出
力端子QはAND回路12b の一端側の入力端に接続されて
いる。AND 回路12b の他端側の入力端にはカウンタ11a
の出力反転端子Qbarからの出力が供給されている。
【0016】このパルス検出回路10では、このような接
続関係から明らかなようにカウンタ11a と余剰パルスカ
ウンタ12a で2ビットの非同期カウンタが構成されてい
る。余剰なフレームパルスFPの有無を検出するためパル
ス検出回路10では上述した簡単な構成を一例に挙げた
が、たとえば、検出精度が要求されるような場合、同期
式の2ビットカウンタを用いるとよい。この2ビットカ
ウンタは、フレームパルス信号FPにより直接的にロード
状態になるカウント部と、このカウント部からの出力を
基にカウント値から余剰パルスを検出する余剰パルス検
出部で構成される。
【0017】次にパルス検出回路10の動作について図1
の回路図および図2のタイミングチャートを参照しなが
ら説明する。カウンタ11a に供給されるフレームパルス
信号FPは8kHzの周期の信号で、サンプリングクロック信
号SYS はクロック信号CLK とフレームパルス信号により
作られる8kHzの周期のクロック信号CLK の1クロック幅
の信号である。この生成されたサンプリングクロック信
号SYS がカウンタ11aのリセット端子RST に供給される
(図2(a) を参照)。また、カウンタ11a のクロック端
子CLK にはフレームパルス信号FPが供給されている。
【0018】このカウンタ11a は、サンプリングクロッ
ク信号SYS がレベルHでフレームパルス信号FPが図2
(b) に示すように一つ供給されると、フレームパルス信
号FPの立上がりに応じてレベルHの出力QをQ端子から
出力する。この出力Qはサンプリングクロック信号SYS
がレベルLになるカウンタ11a のリセット状態まで続く
(図2(c) を参照)。一方、カウンタ11a の出力反転端
子Qbarからは上述した出力Qの反転信号INVQが出力され
る(図2(d) を参照)。
【0019】この出力INVQが余剰パルスカウンタ12a の
クロック端子CLK に供給された際に余剰パルスカウンタ
12a はリセットされる。フレームパルス信号FPに余剰パ
ルスがないとき、余剰パルスカウンタ12a の出力Qはレ
ベルLの状態を続けることになる(図2(e) を参照)。
このため、AND 回路12b の出力もレベルLになる。この
レベルL状態はフレームパルス信号FPに余剰パルスなパ
ルス信号がない正常状態を示している。
【0020】ところで、図2(f) に示すようにフレーム
パルス信号FPが、たとえば、ノイズ等の影響によってサ
ンプリングクロック信号SYS のレベルHの区間に連続し
て供給されることがある。このとき、カウンタ11a はリ
セットされる前に出力Qが第2のフレームパルス信号FP
の立ち上がりに応じてレベルHからレベルLに立ち下が
る(図2(g) を参照;第1のパルスカウント工程)。こ
のような出力Qのパルス信号の生成に応じて反転出力IN
VQは上述した図2(g) の立下がりに対応して余剰パルス
カウンタ12a がリセットされる前に余剰パルスカウンタ
12a のクロック端子CLK にはパルス信号の立上がりが供
給されることになる(図2(h) を参照)。したがって、
余剰パルスカウンタ12a は、この立上がりから余剰パル
スカウンタ12a がリセットされるまでレベルHの状態が
続く(図2(i) を参照)。AND 回路12b は、入力端子に
それぞれ、カウンタ12a の出力Qと図2(h) に示す反
転出力INVQが供給されるので、図2(j) に示す論理積の
結果を出力する(余剰パルス検出工程)。この出力が余
剰パルスの検出信号である。パルス検出回路はこのよう
に動作させることにより供給されるフレームパルス信号
FPの余剰パルスを検出している。
【0021】次にこのパルス検出回路の比較例としてこ
れまで知られているフレームパルス信号FPの異常検出す
る回路構成について図3(a) および図3(b) を参照しな
がら説明する。ここで、図3(a) は単安定マルチバイブ
レータ回路20である。この単安定マルチバイブレータ回
路20は入力端Aが接地され、一方、入力端Bには入力信
号が供給されている。単安定マルチバイブレータ回路20
にはリセット端子Rにリセット信号RST が供給される。
このリセット信号RST がレベルLのとき単安定マルチバ
イブレータ回路20はリセットされる。この単安定マルチ
バイブレータ回路20においてコンデンサCoは一端が端子
Cに、他端が端子R/C に接続されている。この単安定マ
ルチバイブレータ回路20の端子Cは接地されている。ま
た、端子R/C には抵抗Rの一端側が接続されている。抵
抗Rの他端は電源Vcc に接続されている。単安定マルチ
バイブレータ回路20は出力を出力端子Qbarから取り出し
ている。
【0022】単安定マルチバイブレータ回路20は、安定
状態で出力端子QbarからレベルHの出力信号を出力す
る。入力信号としてフレームパルス信号FPが供給される
と、単安定マルチバイブレータ回路20は、出力信号をレ
ベル反転させる(反転状態)。このレベル反転が保持さ
れる期間は、コンデンサCoと抵抗Rによる設定時間とし
て決められる。ところで、フレームパルス信号FPが供給
されないと、反転状態になければならない期間中も出力
信号がレベルHとなる。単安定マルチバイブレータ回路
20では、このレベルHの状態が続くことからフレームパ
ルス信号FPの断状態を検出している。
【0023】この他にフレームパルス信号FPの異常を検
出する回路例が図3(b) にある。図3(b) に示すフレー
ムパルス異常検出回路30は、入力信号の周波数をn分周
するn分周回路31と、n分周回路31からの出力をサンプ
リングして一時保持するm個のフリップフロップ回路 3
21, 322,〜32m と、フリップフロップ回路 321, 32
2,〜32m からそれぞれ供給される信号を基に演算を行
なうモジュール演算部33と、モジュール演算部33からの
出力を一時保持するフリップフロップ回路34と、フリッ
プフロップ回路 321, 322,〜32m およびフリップフロ
ップ回路34にサンプリング信号を供給する自励クロック
源35とで構成されている。自励クロック源35は独立した
クロックを生成して上述したようにサンプリング信号と
して各回路に供給されている。
【0024】簡単にフレームパルス異常検出回路30の動
作を説明すると、先ずn分周回路31にフレームパルス信
号FPが供給される。n分周回路31は供給された信号を分
周してフリップフロップ回路 321に出力する。フリップ
フロップ回路 321は自励クロック源35から供給されるサ
ンプリング信号に応じてサンプリングしたデータを保持
し、次のサンプリング信号が供給されたときに次のフリ
ップフロップ回路 322にこのサンプリングしたデータを
出力するとともに、モジュール演算部33にデータを出力
する。以後の各フリップフロップ回路 322〜32m も同様
の動作を行なわせることによってm個のデータがモジュ
ール演算部33に供給される。モジュール演算部33は、供
給されたデータを基に演算を行ないフリップフロップ回
路34に演算結果を出力する。フリップフロップ回路34は
供給されるサンプリング信号に応じてこの演算結果を一
時保持し次に供給されるサンプリング信号のときフレー
ムパルス信号FPの断状態の有無を示す検出信号として出
力される。
【0025】このように比較例の回路構成はフレームパ
ルス信号FPの断状態を検出することができるけれども、
いずれも余剰に供給されたフレームパルス信号FPの異常
を検出することはできない。
【0026】次に本発明を適用したより具体的な実施例
について図4を参照しながら説明する。図4は各種のタ
イミング信号を生成しクロック信号を各部に供給するシ
ステムにおける監視装置の概略的なブロック構成を示し
ている。このシステムは、2系統(0系,1系)の入力
信号(フレームパルス信号FPとクロック信号CLK )が供
給される冗長なシステムである。したがって、入力信号
にはそれぞれの系毎にフレームパルス信号FP(0系),
FP(1系)とシステムクロック信号CLK (0系),CLK
(1系)が供給される。
【0027】監視装置40は、フレームパルス信号FPに生
じる余剰パルスを検出する余剰パルス検出部41と、供給
されるシステムクロック信号CLK およびフレームパルス
信号FPの断状態を検出する信号断検出部42と、余剰パル
ス検出部41および信号断検出部42からの出力を基に正常
な信号系統を切換え選択するとともに、異常検出された
系統に警報を発して転送する系統選択制御処理/警報転
送処理部43と、この系統選択制御処理/警報転送処理部
43からの制御信号に応じて入力される信号の系統を切り
換える信号系統選択部44と、信号系統選択部44からの出
力を基に各種のタイミング信号を生成するタイミング信
号生成部45とを有している。
【0028】余剰パルス検出部41は、現用側である0系
のフレームパルス信号FP(0系)の余剰パルスを検出す
るFP(0系)余剰パルス検出回路41a とスタンバイ側で
ある1系のフレームパルス信号FP(1系)の余剰パルス
を検出するFP(1系)余剰パルス検出回路41b とで構成
されている。各系の余剰パルス検出回路は前述した実施
例のパルス検出回路10と同じ回路で構成されている。こ
のため、FP(0系)余剰パルス検出回路41a にはフレー
ムパルス信号FP(0系)とシステムクロック信号CLK
(0系)が供給されている。また、FP(1系)余剰パル
ス検出回路41b にはフレームパルス信号FP(1系)とシ
ステムクロック信号CLK (1系)が供給されている。こ
れら供給される信号を基に余剰パルス検出部41は、各系
に対応する検出信号を系統選択制御処理/警報転送処理
部43に出力している。
【0029】信号断検出部42は、供給されるフレームパ
ルス信号FP(0系),FP(1系)やシステムクロック信
号CLK (0系),CLK (1系)の断状態を検出するため
FP(0系)断検出回路42a ,FP(1系)断検出回路42b
,CLK (0系)断検出回路42c およびCLK (1系)断
検出回路42d を有している。各回路42a 〜42d の構成は
前述した比較例において説明した構成と同じものである
(図3を参照)。信号断検出部42は各回路42a 〜42d か
ら検出信号を系統選択制御処理/警報転送処理部43に出
力している。
【0030】系統選択制御処理/警報転送処理部43は、
余剰パルス検出部41と信号断検出部42から供給される検
出信号に基づいて正常な系から信号が供給されるように
信号の系統を選択して制御信号を信号系統選択部44に出
力する。また、系統選択制御処理/警報転送処理部43は
異常のあった系統に関して警報信号(ALM (0系),AL
M (1系))を発する。
【0031】信号系統選択部44は、系統選択制御処理/
警報転送処理部43からの制御信号に応じてフレームパル
ス信号FPの系統を選択するFP選択部44a と系統選択制御
処理/警報転送処理部43からの制御信号に応じてシステ
ムクロック信号CLK の系統を選択するCLK 選択部44b と
を有している。FP選択部44a は0系と1系の内いずれか
正常な系統を選択して出力信号をタイミング信号生成部
45に出力する。また、CLK 選択部44b は選択された出力
信号をクロック信号として出力する。
【0032】タイミング信号生成部45は、FP選択部44a
から供給される出力信号をCLK 選択部44b からのクロッ
ク信号に基づいてN個のタイミング信号を生成してい
る。
【0033】このように構成することにより、監視装置
40は供給される信号の断状態を検出するだけでなく、余
剰なパルス信号も検出して常に正常な信号をタイミング
信号生成部45に供給することができるようになるので、
正常なタイミング信号を各部に出力することができる。
これにより、一層供給される信号の監視の質を高いもの
にすることができる。
【0034】
【発明の効果】このように本発明のパルス検出装置によ
れば、供給される第1のタイミング信号に応じて第1の
パルスカウント手段からの出力を余剰パルス検出手段に
供給しこの余剰パルス検出手段で、たとえば、ノイズ等
の要因やフレームパルス信号の送出源異常によって余剰
に生じたサンプリングできない短いパルス信号を検出す
ることにより、第1のタイミング信号の異常を検出する
ことが可能になり、監視装置に適用すれば、単なる信号
の断状態の検出だけでなく、余剰なパルス異常も検出で
きるので、一層供給される信号の監視の質を高いものに
することができる。
【0035】また、本発明のパルス検出方法によれば、
第1のパルスカウント工程で供給される第1のタイミン
グ信号に応じてカウントした出力を余剰パルス検出工程
に供給しこの余剰パルス検出工程で、たとえば、ノイズ
等の要因やフレームパルス信号の送出源異常によって余
剰に生じたサンプリングできない短いパルス信号を検出
することにより、第1のタイミング信号の異常を検出す
ることが可能になり、監視装置に適用すれば、一層供給
される信号の監視の質を高いものにすることができる。
【図面の簡単な説明】
【図1】本発明に係るパルス検出装置の一実施例である
パルス検出回路の構成を示す回路図である。
【図2】図1に示したパルス検出回路の動作を説明する
タイミングチャートである。
【図3】図1に示したパルス検出回路に対する比較例の
構成を示す回路図である。
【図4】図1および図3に示した回路を監視装置に適用
した際の構成を示す回路図である。
【符号の説明】
10 パルス検出回路 11 パルスカウント部 12 余剰パルス検出部 11a カウンタ 12a 余剰パルスカウンタ 12b AND 回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 供給されるデータをサンプリングするた
    めにもたらされる第1および第2のタイミング信号を用
    いて、複数のデータ列からなるブロックデータを扱うた
    め該ブロックデータの区切りを示すように一定周期で繰
    り返されるパルス信号の異常を検出するパルス検出装置
    において、該装置は、 前記第1のタイミング信号に前記パルス信号を用いてこ
    のパルス信号をカウントする第1のパルスカウント手段
    と、 該第1のパルスカウント手段からの出力、および前記第
    2のタイミング信号を基に前記パルス信号の余剰パルス
    を検出する余剰パルス検出手段とを有することを特徴と
    するパルス検出装置。
  2. 【請求項2】 請求項1に記載のパルス検出装置におい
    て、 前記余剰パルス検出手段は、 前記第1のタイミング信号として前記第1のパルスカウ
    ント手段のレベル反転出力側と接続された第2のパルス
    カウント手段と、 前記第1のパルスカウント手段のレベル反転出力側から
    の出力、および前記第2のパルスカウント手段からの出
    力の論理積をとる論理積手段とを有することを特徴とす
    るパルス検出装置。
  3. 【請求項3】 供給されるデータをサンプリングするた
    めにもたらされる第1および第2のタイミング信号を用
    いて、複数のデータ列からなるブロックデータを扱うた
    め該ブロックデータの区切りを示すように一定周期で繰
    り返されるパルス信号の異常を検出するパルス検出方法
    において、該方法は、 前記第1のタイミング信号に前記パルス信号を用いてこ
    のパルス信号をカウントする第1のパルスカウント工程
    と、 該第1のパルスカウント工程からの出力、および前記第
    2のタイミング信号を基に前記パルス信号の余剰パルス
    を検出する余剰パルス検出工程とを有することを特徴と
    するパルス検出方法。
JP8345375A 1996-12-25 1996-12-25 パルス検出装置およびパルス検出方法 Withdrawn JPH10190748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8345375A JPH10190748A (ja) 1996-12-25 1996-12-25 パルス検出装置およびパルス検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8345375A JPH10190748A (ja) 1996-12-25 1996-12-25 パルス検出装置およびパルス検出方法

Publications (1)

Publication Number Publication Date
JPH10190748A true JPH10190748A (ja) 1998-07-21

Family

ID=18376178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8345375A Withdrawn JPH10190748A (ja) 1996-12-25 1996-12-25 パルス検出装置およびパルス検出方法

Country Status (1)

Country Link
JP (1) JPH10190748A (ja)

Similar Documents

Publication Publication Date Title
JPH10190748A (ja) パルス検出装置およびパルス検出方法
CN114641765B (zh) Ethercat控制器
JPH08316946A (ja) クロック断検出回路
JPS63280537A (ja) 障害状況報告方式
KR100229429B1 (ko) 인터럽트 요구 신호 발생장치
JPH06204993A (ja) クロック断検出回路
JP3256256B2 (ja) 伝送監視装置
JP2950291B2 (ja) Atmにおける時分割oam処理方法
JPH088979A (ja) ディジタル伝送システム
JP3973476B2 (ja) 周波数を使用したステータスの伝送
JPH1051515A (ja) 通信異常検出装置
JPH0786893A (ja) クロック信号異常検出回路
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JPH05264618A (ja) クロック信号異常検出方法
KR930007474B1 (ko) 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로
KR100220228B1 (ko) 이중화구조에 있어서 상태천이제어장치
JP2731594B2 (ja) パリティエラー検出監視システム
JPH10301812A (ja) 装置内監視結果収集装置
JPH06284169A (ja) 装置内パス監視方式
JP2002094512A (ja) 障害検出方法およびインタフェースユニットおよびセル交換ユニット
JPH02118800A (ja) 警報検出回路
JPH1042456A (ja) ディジタルリレーのサンプリング同期監視方式
JPH1198163A (ja) 装置内監視情報の収集装置及び収集方法
JPH0950305A (ja) プログラマブルコントローラおよびその故障検出方法
JPS6291870A (ja) 回路ユニツトの異常検出装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302