JPH0950305A

JPH0950305A - プログラマブルコントローラおよびその故障検出方法

Info

Publication number: JPH0950305A
Application number: JP19965595A
Authority: JP
Inventors: Kazuo Kawaharabuki; 和男川原吹; Yojiro Miyahara; 養治侶宮原; Masanobu Nemezawa; 正信根目沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-08-04
Filing date: 1995-08-04
Publication date: 1997-02-18

Abstract

(57)【要約】【目的】故障Ｉ/Ｏを直ちに特定してシステムダウンを
短縮できる、プログラマブルコントローラとその故障検
出方法を提供することにある。【構成】Ｉ／Ｏ２００のＲＤＹタイミング作成回路２０
１の出力ＰＲＤＹが高（Ｈ）になると、その直後のＣＬ
Ｋ信号でシフトレジスタ２０３の出力Ｑ１がＨになり、
クロックの度にシフトされる。ＲＤＹ信号が異常継続し
ていると、ｍクロック後に出力ＱｍがＨになり、Ｆ／Ｆ
２０４を介してエラー信号２１６が出力される。デコー
ダ２０５はエラー信号２１６を受信すると、ＳＬＯＴＢ
ＵＳ７上のデータを基に、自己の実装ＳＬＯＴを求め
て、対応するＥＢＵＳ１０の信号線（例えば、Ｅ１）に
エラー信号を出力する。ＢＰＵ１００のステータスレジ
スタ１０３は、エラー信号を受信すると実装ＳＬＯＴに
対応するビット状態を変える。エラー信号で割込みを受
けたＭＰＵ１０１は、バスドライバ１０２を介してステ
ータスレジスタ１０３を参照し、異常な実装ＳＬＯＴを
判別する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラマブルコントロ
ーラ係り、制御演算装置（以下、ＢＰＵ）と複数の入出
力装置（以下、Ｉ/Ｏ）間のデータ転送をシステムバス
にて行うプログラマブルコントローラの故障検出方式に
関する。

【０００２】

【従来の技術】図６に、従来のプログラマブルコントロ
ーラの構成を示す。ＢＰＵ１は複数のＩ/Ｏ（１）〜
（ｎ）と、システムバス１１を介してデータを送受して
いる。システムバス１１にはアドレスバス（ＡＢＵ
Ｓ）、データバス（ＤＢＵＳ）、ＳＴＢやＲＤＹの制御
信号線とともにスロットバス（ＳＬＯＴＢＵＳ）が含ま
れる。ＳＵＬＯＴＢＵＳは、コントローラユニット（筐
体）に実装されているＢＰＵやＩ／Ｏのスロット（ＳＬ
ＯＴ）の位置を示すデータを転送する。

【０００３】図７に、ＢＰＵとＩ／Ｏ間における正常な
データ転送のタイミングを示す。例えば、ＢＰＵ１とＩ
／Ｏ（ｎ−１）の間でデータ転送を行うとする。ＢＰＵ
１は、Ｉ／Ｏ（ｎ−１）が実装されているＳＬＯＴ（ｎ
−１）に対応したアドレスをＡＢＵＳに出力し、タイミ
ング７１でデータ転送要求を意味するＳＴＢ信号を、シ
ステムバス１１上に出力する。Ｉ／Ｏ（ｎ−１）はＢＰ
Ｕ１からのＳＴＢ信号を受信すると、リード時ならばＢ
ＰＵ１に転送するデータをＤＢＵＳに出力し、ライト時
ならば、ＤＢＵＳからデータを取り込む。リード／ライ
トの処理完了後に、タイミング７２でＩ／Ｏの応答を意
味するＲＤＹ信号を、システムバス１１上に出力する。
ＢＰＵ１はＩ／Ｏ（ｎ−１）からのＲＤＹ信号を受信す
ると、タイミング７３でＳＴＢ信号、タイミング７４で
ＡＢＵＳ、タイミング７５でＤＢＵＳをそれぞれ無効に
する。一方、Ｉ／Ｏ（ｎ−１）はタイミング７３による
ＳＴＢ信号の無効を受けて、タイミング７６でＲＤＹ信
号を無効にし、ＢＰＵ１とＩ／Ｏ（ｎ−１）間のデータ
転送が終了する。

【０００４】このようなプログラマブルコントローラの
例に、特開平３−９１００８号などがある。

【０００５】

【発明が解決しようとする課題】上述した従来のデータ
転送方式において、複数のＩ/Ｏの一つで、ＲＤＹ信号
が無効化されずに「有効」状態を継続すると、ＲＤＹ信
号の結線がワイアド・オア接続されているので、全ての
Ｉ/ＯのＲＤＹ信号が「有効」状態となり、データ転送
が困難になる。

【０００６】図８に、ＲＤＹ信号が異常継続する場合の
転送タイミングを示す。図示のように、ＢＰＵはタイミ
ング８１で正常にＳＴＢ信号を出力するが、ＲＤＹ信号
が常時出力している。ＢＰＵはＩ／Ｏのリード／ライト
処理が完了したとみなして即、タイミング８２でＳＴＢ
信号を無効にする。この結果、全てのデータ転送が不可
能になって、システムダウンに追い込まれる。

【０００７】しかし、どのＩ／Ｏをアクセスしても、見
かけ上ＲＤＹ信号の応答があるため、ＢＰＵ側からは故
障しているＩ／Ｏが特定できない。このため、故障原因
の究明や、故障したＩ／Ｏの交換に時間を要し、システ
ムの運転復旧が大幅に遅れてしまう問題があった。

【０００８】本発明の目的は、かかる従来技術の問題点
を克服し、故障したＩ/Ｏを直ちに特定してシステムダ
ウンを短縮できる、プログラマブルコントローラとその
故障検出方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の目的は、制御演
算装置（ＢＰＵ）と、複数の入出力装置（Ｉ/Ｏ）を備
え、システムバスを通してＢＰＵと複数のＩ/Ｏ間のデ
ータ転送を行うプログラマブルコントローラにおいて、
データ転送の終了時にアクセスＩ／ＯからＢＰＵに出力
する応答信号（ＲＤＹ）を監視し、ＲＤＹが所定継続期
間を超えるＩ／Ｏ異常を自己検出するとともにエラーバ
ス（ＥＢＵＳ）を通してＢＰＵに出力し、ＢＰＵによる
故障Ｉ／Ｏの特定を行うことにより達成される。

【００１０】また、前記システムバスに含まれるスロッ
トバス上にＢＰＵや各Ｉ／Ｏの実装スロットを示すスロ
ットデータが与えられている場合に、異常Ｉ／Ｏに該当
する実装スロットを識別することを特徴とする。

【００１１】さらに、識別された実装スロットに対応付
けて前記Ｉ／Ｏ異常を示すエラー信号をＢＰＵに出力
し、故障Ｉ／Ｏの特定を前記実装スロットによって行う
ことを特徴とする。

【００１２】

【作用】本発明によれば、ＲＤＹ信号の異常な継続をＩ
/Ｏ側で自己検出し、実装スロットに対応付けることが
できるので、ユニットのパネルなどにアラーム点灯して
故障Ｉ／Ｏの識別を可能にする。

【００１３】また、エラーバスを通してＩ／Ｏ異常を出
力し、ＢＰＵで故障Ｉ／Ｏを速やかに特定してユーザに
報知できるので、システムダウンの期間を短縮できる。

【００１４】さらに、ＢＰＵ側での故障Ｉ／Ｏの特定
は、実装スロット（の位置）で判別するため、システム
の設計変更などに関係無く行うことができ、保守管理が
容易になる。

【００１５】

【実施例】以下、本発明の実施例について、図１〜図５
を参照して説明する。

【００１６】図１は、一実施例によるプログラマブルコ
ントローラの構成図で、主としてＩ／Ｏの異常診断機能
を示している。ＢＰＵ１００はマイクロプロセッサ（Ｍ
ＰＵ）１０１、バスドライバ１０２、Ｉ/Ｏステータス
レジスタ１０３、オアゲート１０４を設けている。後述
するように、エラーバス（ＥＢＵＳ）１０を通してＩ／
Ｏ（１）〜Ｉ／Ｏ（ｎ）と接続され、故障Ｉ／Ｏの判定
機能を実現している。

【００１７】Ｉ／Ｏ２００は、ＲＤＹタイミング作成回
路２０１と、ＲＤＹ信号の異常を自己検出する機能とし
て、アンドゲート２０２、ｍビットのシフトレジスタ２
０３、フリップ・フロップ２０４、デコーダ２０５を設
けている。Ｉ／Ｏ（ｎ−１）３００、Ｉ／Ｏ（ｎ）４０
０も同様に構成されている。

【００１８】図２は、本実施例によるシステムバスの構
成を示している。システムバス１１には従来からのＡＢ
ＵＳ５、ＤＢＵＳ６、ＳＬＯＴＢＵＳ７に加えて、異常
検出信号を伝送するＥＢＵＳ１０が設けられている。

【００１９】図３に、コントローラユニットの外観図と
ＳＬＯＴの実装配線図、図４に、実装ＳＬＯＴとＳＬＯ
ＴＢＵＳ上のデータ及びＥＢＵＳとの対応関係を示す。
本実施例のユニット４０は総数１６のＳＬＯＴを有し、
ＳＬＯＴ（０）４１にはＢＰＵ１００、ＳＬＯＴ（１）
４２にはＩ／Ｏ（１）１００、．．．．．、ＳＬＯＴ
（ｎ）４４にはＩ／Ｏ（ｎ）４００をそれぞれ実装して
いる。

【００２０】図３（ｂ）に示すように、ＳＬＯＴＢＵＳ
７はＨラインとＬライン対による４組みのＳ（０）〜Ｓ
（３）信号線４５〜４８からなり、Ｈラインは５（ｖ）
に接続されて信号＝１、Ｌラインは０（ｖ）に接続され
て信号＝０を与える。ＢＰＵ１００が実装されるＳＬＯ
Ｔ（０）４１の４端子は、全てＬラインのＳ（０）〜Ｓ
（３）に接続され、Ｉ／Ｏ（ｎ）が実装されるＳＬＯＴ
（ｎ）４４の４端子は、全てＨラインのＳ（０）〜Ｓ
（３）に接続されている。

【００２１】図４に示すように、ＳＬＯＴＢＵＳ１１上
のデータは、ＳＬＯＴ（０）は

〔００００〕、ＳＬＯＴ
（１）は〔０００１〕、．．．．、ＳＬＯＴ（ｎ）は
〔１１１１〕となり、各ＳＬＯＴ位置を示している。ま
た、ＥＢＵＳ１０は、ＳＬＯＴと同数のｎ本のエラー信
号線Ｅ（０）〜Ｅ（ｎ）で構成され、Ｅ（０）はＳＬＯ
Ｔ（０）に、Ｅ（１）はＳＬＯＴ（１）
に、．．．．．、Ｅ（ｎ）はＳＬＯＴ（ｎ）に、それぞ
れ１対１で対応している。

【００２２】次に、本実施例によるプログラマブルコン
トローラの動作を説明する。図５は、期間２０に正常時
の動作タイミング、期間３０に異常時の動作タイミング
を示している。

【００２３】電源投入時、Ｉ／Ｏの異常検出機能の各部
はＲＥＳＥＴ‐Ｎ２１１により初期化される。期間２０
で、ＢＰＵ１００からＡＢＵＳ５にＩ／Ｏアドレスが指
定され（以下では、Ｉ／Ｏ２００が指定されたとして説
明する）、ＳＴＢ信号線８にデータ転送を要求するＳＴ
Ｂ信号が有効化（Ｈ⇒Ｌ）される。ＡＢＵＳ５から指定
されたＩ／Ｏ２００は、ＳＴＢ信号を受信すると、図示
を省略しているデータ送受信回路により、ＤＢＵＳ６を
介してデータの送受を行う。

【００２４】リード／ライトの完了後、Ｉ／Ｏ２００の
ＲＤＹタイミング作成回路２０１はタイミング２１で、
ＰＲＤＹ信号２１２を高（Ｈ）にし、ＮＯＴ回路で反転
して有効化したＲＤＹ信号を、ＲＤＹ信号線９を介して
ＢＰＵ１００に応答する。ＢＰＵ１００はＲＤＹ信号を
受信すると、ＳＴＢ８、ＡＢＵＳ５及びＤＢＵＳ７を順
次、無効にする。Ｉ／Ｏ２００はＳＴＢ８の無効を受け
て、タイミング２２でＲＤＹ９を無効にする。

【００２５】上記のように、タイミング２１でＰＲＤＹ
信号２１２が高（Ｈ）になると、シフトレジスタ２０３
に入力するＣＬＲ信号２１３が低（Ｌ）に遷移する。こ
の結果、その直後のタイミングのＣＬＫ信号２２０の立
上りで、シフトレジスタ２０３の出力Ｑ₁がＬからＨに
遷移し、ＣＬＫ信号に同期して歩進する。しかし、正常
時にはタイミング２２で、ＰＲＤＹ信号２１２が再びＬ
に遷移するので、タイミング２４でＣＬＲ信号２１３も
ＬからＨに遷移し、シフトレジスタ２０３の全出力はリ
セットされる。

【００２６】一方、期間３０では、ＲＤＹタイミング作
成回路２０１などの異常によって、タイミング３１でＰ
ＲＤＹがＨに遷移し、従ってＲＤＹ信号が有効状態を継
続している。このとき、ＢＰＵ１００からＡＢＵＳ５に
Ｉ／Ｏアドレスが指定され、ＳＴＢ８のデータ転送要求
が有効（Ｈ⇒Ｌ）になると、ＲＤＹ９が異常な有効状態
を継続しているため、ＢＰＵ１００は即、ＳＴＢ８とＡ
ＢＳ５を無効化し、データ転送が実行されない。

【００２７】この場合、タイミング３１でＣＬＲ信号２
１３がＬになると、シフトレジスタ２０３はタイミング
３２でＣＬＫ信号２２０の立上りエッジを検出して出力
Ｑ₁２１４をＨに遷移する。さらに、ＣＬＫ信号２２０
をｍ回検出したタイミング３３で、シフトレジスタ２０
３の出力Ｑ_m２１５がＬからＨに遷移する。フリップフ
ロップ２０４の出力Ｑ２１６は、シフトレジスタ２０３
のＱ_mの立上りエッジを検出すると、タイミング３４で
ＬからＨに遷移する。これによって、ＲＤＹ信号の異常
（有効状態の異常継続）が自己検出される。ＣＬＫ信号
２２０のｍ回の期間は任意に設定されるが、正常なＲＤ
Ｙ信号の有効期間を超へ、その２、３倍程度である。

【００２８】次に、デコーダ２０５は、フリップフロッ
プ２０４の出力Ｑ２１６がＨになると、ユニット４０の
実装位置を示すＳＬＯＴＢＵＳ７のデータ（図４）を基
に、自己の実装ＳＬＯＴを求める。Ｉ／Ｏ（１）２００
は、ＳＬＯＴＢＵＳ７上のデータが〔０００１〕となっ
ているので、実装ＳＬＯＴはＳＬＯＴ（１）と求められ
る。これにより、Ｉ／ＯでＲＤＹ信号の状態監視を行
い、異常Ｉ／Ｏを実装ＳＬＯＴで判別できる。

【００２９】タイミング３５で、自己のＳＬＯＴ（１）
に対応したＥＢＵＳ１０上にエラー信号ＥＲＲを出力す
る。ＥＢＵＳ１０と実装ＳＬＯＴは１対１に対応してい
るので、ここではエラー信号線Ｅ（１）に出力されるこ
とになる。また、ユニット４０のＳＬＯＴ（１）パネル
面のアラームランプを点灯することもできる。

【００３０】ＥＢＵＳ１０の各信号線Ｅ（０）〜Ｅ
（ｎ）のエラー信号は、ＢＰＵ１００のＩ／Ｏステータ
スレジスタ１０３の０〜ｎビットに対応して取り込まれ
る。つまり、エラー信号線Ｅ（１）のエラー信号は、レ
ジスタ１０３のＳＬＯＴ（１）に対応したビット状態を
０から１に変える。

【００３１】一方、ＥＢＵＳ１０のエラー信号は、ＢＰ
Ｕ１００のオアゲート１０４を介して、タイミング３６
でＭＰＵ１０１に割込みを発生させる。ＭＰＵ１０１は
割込みを受けると処理を中断して、バスドライバ１０２
を介してＩ／Ｏステータスレジスタ１０３を参照し、そ
のビット変化から故障したＩ／Ｏ（１）２００を特定す
る。この結果は、図示していない表示装置などに出力さ
れ、ユーザに報知する。なお、ＭＰＵ１０１は割込みに
よらずに、定期的にＩ／Ｏステータスレジスタ１０３を
参照するようにしてもよい。

【００３２】このように、実装ＳＬＯＴ毎にエラー信号
を差別化することで、複数Ｉ／Ｏで異常が発生しても、
ＢＰＵ１００による故障特定が可能になる。また、実装
スロットによって故障Ｉ／Ｏが特定されるので、設計変
更などによってＢＰＵや各Ｉ／Ｏの実装位置が変更して
も関係が無く、保守管理が容易である。

【００３３】なお、シリアルなＥＢＵＳを採用すること
も可能である。即ち、故障Ｉ／Ｏが自身で求めたＳＬＯ
ＴＢＵＳ上の自己のデータを利用し、エラー信号を差別
化してＢＰＵに伝送するようにしてもよい。

【００３４】本実施例によれば、複数のＩ／Ｏを接続す
るプログラマブルコントローラにおいて、Ｉ／Ｏの故障
によるＲＤＹ信号の異常な継続が発生した場合に、各Ｉ
／Ｏに具備した異常検出手段によって実装スロット指定
で自己検出できるので、異常Ｉ／Ｏの交換が容易にな
る。

【００３５】さらに、検出された異常はエラーバスを介
して、ＢＰＵによる速やかな故障Ｉ／Ｏの特定ができる
ので、システムダウンの期間を大幅に短縮でき、稼働率
を向上できる。

【００３６】

【発明の効果】本発明によれば、各Ｉ／Ｏに設けた異常
検出手段によってＲＤＹ監視が行われ、異常Ｉ／Ｏの検
出とその実装位置を判別できるので、故障Ｉ／Ｏの交換
が容易になる効果がある。

【００３７】さらに、ＢＰＵはＩ／Ｏの実装スロットを
基に、故障Ｉ／Ｏの速やかな特定と報知ができるので、
システムダウン期間を大幅に短縮できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるプログラマブルコント
ローラの構成図。

【図２】本実施例のプログラマブルコントローラのシス
テムバスの構成図。

【図３】本実施例のプログラマブルコントローラのユニ
ット外観図及び実装ＳＬＯＴの接続図。

【図４】本実施例による実装ＳＬＯＴとＳＬＯＴＢＵＳ
上のデータの対応関係を示すテーブル。

【図５】本実施例のプログラマブルコントローラの動作
を示すタイミングチャート。

【図６】従来のプログラマブルコントローラのシステム
バスの構成図。

【図７】ＢＰＵとＩ／Ｏ間のデータ転送の処理タイミン
グを説明する説明図。

【図８】ＲＤＹ信号異常時のデータ転送の処理タイミン
グを説明する説明図。

【符号の説明】

１，１００…ＢＰＵ、２〜４，２００〜４００…Ｉ／
Ｏ、５…ＡＢＵＳ、６…ＤＢＵＳ、７…ＳＬＯＴＢＵ
Ｓ、８…ＳＴＢ信号線、９…ＲＤＹ信号線、１０…ＥＢ
ＵＳ、１１…システムバス、４０…コントローラユニッ
ト、４１〜４４…実装ＳＬＯＴ、４５〜４７…ＳＬＯＴ
ＢＵＳ信号線、１０１…ＭＰＵ、１０２…バスドライ
バ、１０３…Ｉ／Ｏステータスレジスタ、１０４…オア
ゲート、２０１…ＲＤＹタイミング作成回路、２０３…
シフトレジスタ、２０４…フリップフロップ、２０５…
デコーダ。

Claims

【特許請求の範囲】

【請求項１】制御演算装置（以下、ＢＰＵと呼ぶ）
と、複数の入出力装置（以下、Ｉ/Ｏと呼ぶ）を備え、
システムバスを通してＢＰＵと複数のＩ/Ｏ間のデータ
転送を行うプログラマブルコントローラにおいて、データ転送の終了時にアクセスＩ／ＯからＢＰＵに出力
する応答信号（以下、ＲＤＹと呼ぶ）を監視し、ＲＤＹ
が所定継続期間を超えるＩ／Ｏ異常を自己検出するとと
もにエラーバス（ＥＢＵＳ）を通してＢＰＵに出力し、
ＢＰＵによる故障Ｉ／Ｏの特定を行うことを特徴とする
プログラマブルコントローラの故障検出方法。
【請求項２】制御演算装置（以下、ＢＰＵと呼ぶ）と
複数の入出力装置（以下、Ｉ/Ｏと呼ぶ）がユニットの
各スロットに実装され、システムバスを通してＢＰＵと
複数のＩ/Ｏ間のデータ転送を行うプログラマブルコン
トローラにおいて、前記システムバスに含まれるスロットバス上にＢＰＵや
各Ｉ／Ｏの実装スロットを示すスロットデータが与えら
れている場合に、Ｉ／ＯからＢＰＵに出力されるＲＤＹ
を監視し、ＲＤＹが所定継続期間を超えるＩ／Ｏ異常を
自己検出するとともに、該当する実装スロットを識別す
ることを特徴とするプログラマブルコントローラの故障
検出方法。
【請求項３】請求項２において、前記識別された実装スロットに対応付けて前記Ｉ／Ｏ異
常を示すエラー信号を前記システムバスに含まれるエラ
ーバスを通してＢＰＵに出力し、故障Ｉ／Ｏの特定を前
記実装スロットによって行うことを特徴とするプログラ
マブルコントローラの故障検出方法。
【請求項４】請求項３において、前記エラー信号は、前記エラーバスを通してパラレルま
たはシリアル伝送されることを特徴とするプログラマブ
ルコントローラの故障検出方法。
【請求項５】制御演算装置（以下、ＢＰＵと呼ぶ）
と、複数の入出力装置（以下、Ｉ/Ｏと呼ぶ）を備え、
システムバスを通してＢＰＵと複数のＩ/Ｏ間のデータ
転送を行うプログラマブルコントローラにおいて、前記システムバスに、各Ｉ／Ｏの自己診断による異常検
出信号をＢＰＵに出力するエラーバスを含み、各Ｉ／Ｏに、アクセスしたＩ／ＯからＢＰＵへ出力する
ＲＤＹを監視し、ＲＤＹが所定期間を超えて継続する場
合に異常と診断し、前記異常検出信号を出力するＩ／Ｏ
異常検出手段を設け、ＢＰＵに、前記エラーバスを通して前記異常検出信号を
受信し、故障Ｉ／Ｏを特定する故障Ｉ／Ｏ判別手段を設
けることを特徴とするプログラマブルコントローラ。
【請求項６】請求項５において、前記プログラマブルコントローラは、実装スロットの位
置データを与えるスロットバスで接続された複数のスロ
ットにＢＰＵや複数のＩ/Ｏを実装するユニットで構成
され、前記Ｉ／Ｏ異常検出手段に、異常のＩ／Ｏを前記実装ス
ロットで識別するデコーダと、前記故障Ｉ／Ｏ判別手段
に、前記実装スロット毎の正常／異常状態を反映するス
テータスレジスタを設けたことを特徴とするプログラマ
ブルコントローラ。
【請求項７】請求項５または６において、前記エラーバスは、前記実装スロットと１対１に対応す
る複数の信号線を有することを特徴とするプログラマブ
ルコントローラ。