JP2578186B2 - 故障検出回路の診断方式 - Google Patents

Description

【発明の詳細な説明】 ［概要］ システム処理装置、命令処理装置、入出力制御装置お
よび主記憶装置を備えた情報処理装置の故障検出回路の
故障を診断する故障検出回路の診断方式に関し、 故障検出部自体の故障を診断することができる診断方
式を提供することを目的とし、システム処理装置内にア
ドレスおよびアクセスモードを生成するアドレス・アク
セスモード生成部と、パリティを反転させるパリティ反
転部と、アドレスおよびアクセスモードのパリティエラ
ーを監視する監視部を設け、命令処理装置、入出力制御
装置、および主記憶装置内にそれぞれアドレスおよびア
クセスモードのパリティエラーを監視する監視部と、前
記システム処理装置の監視部はエラーを検出しない状態
で該監視部の故障を検出したとき前記システム処理装置
に割込みを通知する故障検出部と、を設けた情報処理装
置であって、前記命令処理装置、入出力制御装置および
主記憶装置内に前記システム処理装置からのエラー信号
または非エラー信号が入力するアンド回路を有し、エラ
ー信号または非エラー信号の前記故障検出部に対する伝
達を制御できる診断部を設けて診断部の出力を制御する
ことによりパリティエラーのチェックを行うとともに、
故障検出部および監視部の診断を行なうように構成し
た。

［産業上の利用分野］ 本発明は、システム処理装置、命令処理装置、入出力
制御装置および主記憶装置を備えた情報処理装置の故障
検出回路の故障を診断する故障検出回路の診断方式に関
する。

情報処理装置ではマイクロプログラムにより、システ
ム処理装置、命令処理装置、入出力制御装置、主記憶装
置などの各装置の故障検出が要求されている。このため
に、各装置内にはエラーを監視する監視部の故障を検出
する故障検出部（故障検出回路）を設けている。しかし
ながら、故障検出部が故障することがあり、このため故
障検出部自体の故障を検出することが必要である。

［従来の技術］ 命令処理装置、入出力制御装置および主記憶装置内に
それぞれ故障検出部を有し、これらの故障検出部で監視
部の故障を検出する情報処理装置の例を第４図に示す。

第４図において、システム処理装置11は、アドレスバ
ス15のアドレス、アクセスモードバス16のアクセスモー
ドを監視部11Cで監視し、パリティエラーがあるときは
エラー信号をエラー信号線18を介して命令処理装置12、
入出力制御装置13、および主記憶装置14にそれぞれ出力
する。一方、命令処理装置12、入出力制御装置13および
主記憶装置14でもアドレス、アクセスモードを監視して
おり、監視部11Cの出力と監視部12A,13A,14Aの出力の結
果が違っているとき、故障検出部12B,13B,14Bにより、
監視部12A,13A,14Aの故障としていた。

診断方法としては、システム処理装置11内のアドレス
・アクセスモード生成部11Aで生成したアドレス、アク
セスモードをパリティ反転部11Bで反転させ、監視部12
A,13A,14Aの診断を行なっていた。

［発明が解決しようとする課題］ しかしながら、このような従来の診断方式にあって
は、各装置の監視部が常にエラーと判断するので、出力
結果の違いが出ず、故障検出部の診断を行なうことがで
きないという問題点があった。

本発明はこのような従来の問題点に鑑みてなされたも
のであって、故障検出部自体の故障を診断することがで
きる診断方式を提供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、システム処理装置11内にアドレスお
よびアクセスモードを生成するアドレス・アクセスモー
ド生成部11Aと、パリティを反転させるパリティ反転部1
1Bと、アドレスおよびアクセスモードのパリティエラー
を監視する監視部11Cを設け、命令処理装置12、入出力
制御装置13、および主記憶装置14内にそれぞれアドレス
およびアクセスモードのパリティエラーを監視する監視
部12A,13A,14Aと、前記システム処理装置11の監視部11C
はエラーを検出しない状態で該監視部12A,13A,14Aの故
障を検出したとき前記システム処理装置11に割込みを通
知する故障検出部12B,13B,14Bと、を設けた情報処理装
置であって、前記命令処理装置12、入出力制御装置13お
よび主記憶装置14内に前記システム処理装置11からのエ
ラー信号または非エラー信号が入力するアンド回路を有
しエラー信号または非エラー信号の前記故障検出部12B,
13B,14Bに対する伝達を制御できる診断部12C,13C,14Cを
設けて診断部12C,13C,14Cの出力を制御することにより
パリティエラーのチェックを行なうとともに、故障検出
部12B,13B,14Bおよび監視部12A,12B,12Cの診断を行なう
ようにした。

［作用］ 本発明においては、システム処理装置が各装置内の診
断部に診断を指示することにより、エラー信号が故障検
出部へ伝達されないようにする。

そして、アドレス・アクセスモード生成部で生成され
たアドレス、アクセスモードのパリティを、パリティ反
転部で反転して出力する。このアドレス、アクセスモー
ドをシステム処理装置内の監視部がパリティエラーを検
出し、エラー信号をオンにするが、上記のようにエラー
信号が故障検出部に伝達されない。この時、診断指示さ
れた各装置内の監視部でもエラーが検出されるので、故
障検出部は内部故障と判断し、割込み信号を送出する。

したがって、故障検出部が正しく動作するか否かを、
システム処理装置の指示で診断が可能となる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図および第３図は本発明の一実施例を示す図であ
る。

第２図において、11はシステム処理装置であり、シス
テム処理装置11はシステム全体を処理するものである。
システム処理装置11には、アクセス時のアドレスを転送
するアドレスバスライン201、アクセスの種別を示すコ
ードを転送するアクセスモードバスライン202、アドレ
ス、アクセスモードが有効であることを示すスタート信
号を転送するスタートライン203、エラー信号を転送す
るエラーライン204、アクセスのデータを転送するデー
タバスライン205および各装置の故障を通知する割込み
ライン206がそれぞれ接続されている。

11Cはシステム処理装置11内に設けられた監視部であ
り、監視部11Cはアドレス、アクセスモードにパリティ
エラーがあるか監視する。監視部11Cはアドレスを保持
するアドレスレジスタ211、アクセスモードを保持する
アクセスモードレジスタ212、アドレス、アクセスモー
ドのパリティチェックを行なうパリティチェック回路21
3,214、スタート信号を１スロット遅らせるためのフリ
ップフロップ215、パリティチェック回路213,214の出力
が入力するオア回路216およびオア回路216の出力とフリ
ップフロップ215の出力が入力するアンド回路217を有し
ている。

21Aはマイクロプログラムが格納されているRAM、21B
はRAM21A内のマイクロプログラムによりシステム全体を
制御するプロセッサ、11Aはプロセッサ21Bからのアドレ
スの入力によりアドレス、アクセスモードを生成するア
ドレス・アクセスモード生成部、11Bはアドレス、アク
セスモードのパリティを反転させるレジスタからなるパ
リティ反転部,219はプロセッサ21Bからのアドレスをデ
コードするデコード回路、21Cはデコード回路219により
セットされるパリティ反転指示レジスタ、218はデータ
を送るトランシーバである。

システム処理装置11には、第３図に示すように、各ラ
イン201〜206を介して主記憶装置14、主記憶装置14上の
マイクロ命令を高速で実行する命令処理装置12およびデ
ィスクなどが接続され主記憶装置14間とのデータの転送
を制御する入出力制御装置13がそれぞれ接続されてい
る。

命令処理装置12、入出力制御装置13、および主記憶装
置14は、同一構成の監視部12A,13A,14A、故障検出部12
B,13B,14B、および診断部12C,13C,14Cをそれぞれ有して
いるので、第３図にまとめて示している。

第３図において、監視部12A,13A,14Aはシステム処理
装置11内の監視部11Cと同一構成であり、アドレスレジ
スタ221、アクセスモードレジスタ222、パリティチェッ
ク回路223,224、フリップフロップ225、オア回路226、
およびアンド回路227を有している。

12B,13B,14Bは監視部12A,13A,14Aの故障を検出する故
障検出部であり、故障検出部12B,13B,14Bは、監視部12
A,13A,14Aの出力と診断部12C,13C,14Cの出力が入力する
アンド回路22Cと、故障状態を保持するフリップフロッ
プ22Dを有している。診断部12C,13C,14Cはアドレスレジ
スタ221およびアクセスモードレジスタ22の各出力をデ
コードしたデコード回路229の出力と、データライン205
からトランシーバ228を介して送られてくるデータが入
力する診断指示レジスタ22Aと、診断指示レジスタ22Aの
出力と、エラーライン204からのエラー信号が入力され
るアンド回路22Bを有している。

次に、動作を説明する。

まず、通常のアクセス時の監視動作について説明す
る。共通バスをアクセスする各装置11〜13（主記憶装置
14を除く）は、アクセス開始時にアドレス、アクセスモ
ードを送出し、同時にスタート信号をオンにする。その
時、各装置11〜14の監視部11C,12A,13A,14Aはアドレス
をアドレスレジスタ211,221に、アクセスモードをアク
セスモードレジスタ212,222に、スタート信号をフリッ
プフロップ215,225に保持する。

そして、次のスロットでアドレス、アクセスモードの
パリティチェックをパリティチェック回路213,214,223,
224で行ない、エラーがあり、かつスタート信号を１ス
ロット遅らせたフリップフロップ215,225の各出力信号
がオンであるときは、アンド回路217,227の出力はオン
になる。

アンド回路217の出力はエラーライン204を通り、診断
部12C,13C,14C内のアンド回路22Bに入力する。この時、
診断指示レジスタ22Aは診断中でないのでオフ信号が出
力され、アンド回路22Bの出力はオンとなり、故障検出
部12B,13B,14Bのアンド回路22Cに入力される。

したがって、アンド回路22Cの出力はオフとなり、フ
リップフロップ22Dもオフで故障は検出されない。こう
してパリティエラーがある場合にはエラーライン204を
介してエラーを通知することができる。なお、エラーが
ない場合も同様である。

次に、監視部内が故障し、正常なアドレス、アクセス
モードをエラーと判断してしまった場合について説明す
る。

この場合には、なんらかの故障で監視部12A,13A,14A
内のアンド回路227の出力がオンとなる。しかしなが
ら、アドレス、アクセスモードは正常であるため、シス
テム処理装置11内の監視部11Cはエラーを検出しない。

このため、エラーライン204からエラー信号は出力さ
れず、診断部12C,13C,14Cのアンド回路22Bの出力もオフ
となる。アンド回路227の出力がオンであるため、故障
検出部12B,13B,14Bのアンド回路22Cの出力がオンとな
り、フリップフロップ22Dの出力もオンとなり、故障が
検出される。そして、フリップフロップ22Dの出力は割
込みライン206を通ってプロセッサ21Bに通知される。こ
のように、監視部12A,13A,14Aが故障のときは、故障検
出部12B,13B,14Bで検出することができる。

最後に、故障検出部の診断について説明する。

まず、RAM21A内のマイクロテストプログラムにより、
診断したい各装置12〜14の診断指示レジスタ22Aをセッ
トする。すなわち、プロセッサ21Bから出力されるアド
レスが、内部アドレスライン21Fを通り、アドレス・ア
クセスモード生成部11Aに入力することで、アドレス、
アクセスモードが生成され、パリティ反転部11Bをスル
ーして、アドレスバスランイ201、アクセスモードバス
ライン202、アドレスレジスタ221、アクセスモードレジ
スタ222、デコード回路229を通って診断指示レジスタ22
Aが選択され、一方、ライトデータが内部データライン2
1G、トランシーバ218、データバスライン205、トランシ
ーバ228を通って診断指示レジスタ22Aにセットされる。

次に、マイクロテストプログラムによりパリティ反転
指示レジスタ21Cをセットする。すなわち、内部アドレ
スライン21Fおよびデコーダ219によりパリティ反転レジ
スタ21Cを選択し、内部データライン21Gによりデータを
パリティ反転レジスタ21Cにセットする。パリティ反転
レジスタ21Cは複数ビットのレジスタからなり、各ビッ
トはアドレス、アクセスモードのパリティ１つ１つに対
応しており、任意のパリティを反転することができる。

次に、マイクロテストプログラムにより、各装置11〜
14に対してアクセスを行なう。

この場合にも同様にアドレス、アクセスモードがアド
レス・アクセスモード生成部11Aで生成されるが、パリ
ティ反転指示レジスタ21Cの指示によりパリティ反転部1
1Bでアドレス、アクセスモードのパリティを反転する。

したがって、各監視部11C,12A,13A,14Aはエラーを検
出するので、アンド回路217の出力およびアンド回路227
の出力とともにオンとなる。エラー信号が入力して、一
方、診断指示レジスタ22Aは診断を指示してオン信号を
出力しているのでアンド回路22Bの出力はオフとなる。

アンド回路227の出力のオンおよびアンド回路22Bの出
力のオフにより、アンド回路22Cの出力はオンとなり、
フリップフロップ22Dはオンとなる。フリップフロップ2
2Dは故障を検出したときと同様にプロセッサ21Bに割込
みを通知し、この通知によりプロセッサ21Bは故障検出
部12B,13B,14Bが正常であると診断することができる。

［発明の効果］ 以上説明したように、本発明によれば、故障検出部に
エラー信号を伝達しないようにした診断部を設けるよう
にしたため、故障検出部自体の故障を診断することがで
き、情報処理装置の品質を向上させることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例を示すシステム処理装置の構
成図、 第３図は本発明の一実施例を示す命令処理装置、入出力
制御装置および主記憶装置の構成図、 第４図は従来例を示すブロック図である。 図中、 11……システム処理装置、 11A……アドレス・アクセスモード生成部、 11B……パリティ反転部、 11C,12A,13A,14A……監視部、 12……命令処理装置、 12B,13B,14B……故障検出部、 12C,13C,14C……診断部、 13……入出力制御装置、 14……主記憶装置、 21A……RAM、 21B……プロセッサ、 21C……パリティ反転指示レジスタ、 21F……内部アドレスライン、 21G……内部データライン、 22A……診断指示レジスタ、 22B,22C,217,227……アンド回路、 22D,215,225……フリップフロップ、 201……アドレスバスライン、 202……アクセスモードバスライン、 203……スタートライン、 204……エラーライン、 205……データバスライン、 206……割込みライン、 211,221……アドレスレジスタ、 212,222……アクセスモードレジスタ、 213,214,223,224……パリティチェック回路、 216,226……オア回路、 218,228……トランシーバ、 219,229……デコード回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金古 正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山崎 昇 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−288333（ＪＰ，Ａ) 特開 昭61−110243（ＪＰ，Ａ) 特開 昭63−184138（ＪＰ，Ａ) 特開 昭63−184139（ＪＰ，Ａ) 実開 昭59−108941（ＪＰ，Ｕ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】システム処理装置（11）内にアドレスおよ
   びアクセスモードを生成するアドレス・アクセスモード
   生成部（11A）と、パリティを反転させるパリティ反転
   部（11B）と、アドレスおよびアクセスモードのパリテ
   ィエラーを監視する監視部（11C）を設け、命令処理装
   置（12）、入出力制御装置（13）、および主記憶装置
   （14）内にそれぞれアドレスおよびアクセスモードのパ
   リティエラーを監視する監視部（12A），（13A），（14
   A）と、前記システム処理装置（11）の監視部（11C）は
   エラーを検出しない状態で該監視部（12A），（13A），
   （14A）の故障を検出したとき前記システム処理装置（1
   1）に割込みを通知する故障検出部（12B），（13B），
   （14B）と、を設けた情報処理装置であって、前記命令
   処理装置（12）、入出力制御装置（13）および主記憶装
   置（14）内に前記システム処理装置（11）からのエラー
   信号または非エラー信号が入力するアンド回路を有しエ
   ラー信号または非エラー信号の前記故障検出部（12
   B），（13B），（14B）に対する伝達を制御できる診断
   部（12C），（13C），（14C）を設けて診断部（12C），
   （13C），（14C）の出力を制御することによりパリティ
   エラーのチェックを行なうとともに、故障検出部（12
   B），（13B），（14B）および監視部（12A），（12
   B），（12C）の診断を行なうようにしたことを特徴とす
   る故障検出回路の診断方式。