JP2803620B2 - フォルトトレラント計算機における多数決処理回路 - Google Patents

フォルトトレラント計算機における多数決処理回路

Info

Publication number
JP2803620B2
JP2803620B2 JP8050599A JP5059996A JP2803620B2 JP 2803620 B2 JP2803620 B2 JP 2803620B2 JP 8050599 A JP8050599 A JP 8050599A JP 5059996 A JP5059996 A JP 5059996A JP 2803620 B2 JP2803620 B2 JP 2803620B2
Authority
JP
Japan
Prior art keywords
fault
central processing
majority
data
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8050599A
Other languages
English (en)
Other versions
JPH09246955A (ja
Inventor
恭 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8050599A priority Critical patent/JP2803620B2/ja
Publication of JPH09246955A publication Critical patent/JPH09246955A/ja
Application granted granted Critical
Publication of JP2803620B2 publication Critical patent/JP2803620B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高信頼性が要求さ
れる宇宙飛翔体の搭載機器などに装備され、複数の中央
演算処理装置が同期して並列動作した演算結果を電圧レ
ベルとしてモニタ し、多数決処理を行うフォルトトレラ
ント計算機における多数決処理回路に関する。
【０００２】
【従来の技術】従来、高信頼性が要求される宇宙飛翔体
の搭載機器には、三個以上の中央演算処理装置（ＣＰ
Ｕ）が同期して並列動作し、その演算結果を多数決で採
用するフォルトトレラント計算機が用いられている。こ
のフォルトトレラント計算機における多数決処理回路
は、三個以上のＣＰＵの演算結果をデジタル論理演算で
処理した多数決の結果を採用している。
【０００３】このようなフォルトトレラント計算機にか
かる多数決処理回路として、特開昭６４−４６８４４号
公報に記載の中央演算処理装置の障害判定回路、及び特
開平３−５０９１６号公報に記載の多機能多数決回路が
知られている。
【０００４】前者の従来例は、サブＣＰＵから動作障害
のエラー信号を受けると多数決判定回路による判定結果
にメインＣＰＵにリセット信号を出力する。この動作に
よってメインＣＰＵが正常動作に戻るとメインＣＰＵが
多数決判定回路にリセットをかけて新たな障害に備える
ようになっている。また、後者の従来例は、多数決が得
られない際に多数決と異なる入力信号を検出して、故障
信号源の排除を可能にし、最終的に残った一つの信号源
を利用できるようにしている。
【０００５】
【発明が解決しようとする課題】このような上記従来例
は、ＣＰＵの演算結果をデジタル論理演算しているた
め、多数決の演算が完了した後に多数決の結果データ及
び故障検出結果データを出力する。換言すれば、演算速
度分だけ多数決の結果データ及び故障検出結果データの
出力が遅れることになり、高速処理の要求に対応できな
い欠点がある。
【０００６】また、多数の中央演算処理装置を並列動作
し、その多数の演算結果から多数決による演算結果デー
タを採用する場合、デジタル論理演算に能動素子を用い
ているため、多数決回路が複雑化して大規模化し、その
信頼性が低下するとい欠点がある。
【０００７】本発明は、このような従来の技術における
課題を解決するものであり、アナログ信号処理の受動素
子を用いて多数決処理及び故障検出処理を高速化し、そ
の装置規模が増大化せずに、データ処理の信頼性が向上
するフォルトトレラント計算機における多数決処理回路
の提供を目的とする。
【０００８】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明は、複数の中央演算処理装置が
同期して並列動作した演算結果を電圧レベルとしてモニ
タし多数決処理を行うフォルトトレラント計算機におけ
る多数決処理回路であって、前記複数の中央演算処理装
置のそれぞれの演算結果データごとに有限インピーダン
スを有して出力する複数のバッファと、前記複数のバッ
ファの出力データが供給される複数のデータラインと、
前記中央演算処理装置の故障により前記データラインか
ら非正常レベルが入力された際に、この非正常レベルと
スレッシユホールド電圧とを比較して、正常なレベルデ
ータを出力する比較手段とを備える構成としてある。
【０００９】 請求項２ 記載のフォルトトレラント計算機
における多数決処理回路は、前記複数のデータラインに
障害検出手段を接続し、かつ、複数の中央演算処理装置
のそれぞれの演算結果データごとにバッファの有限イン
ピーダンスを異なる値に設定するとともに、障害検出手
段が、中央演算処理装置の故障が生じた際のデータライ
ンのそれぞれの非正常レベルに基づいて、故障が発生し
た中央演算処理装置を判別する構成としてある。
【００１０】 請求項３ 記載のフォルトトレラント計算機
における多数決処理回路は、前記障害検出手段が、故障
発生の中央演算処理装置を判別した際に、この中央演算
処理装置のバッファをハイインピーダンスに設定して動
作停止を行う構成としてある。
【００１１】 この構成の請求項１記載のフォルトトレラ
ント計算機における多数決処理回路は、同期して並列動
作する中央演算処理装置のそれぞれの演算結果データを
電圧レベルとしてモニタし、アナログ処理用の複数のデ
ータラインに出力する。このデータが非正常レベルの場
合に、非正常レベルとスレッシユホールド電圧とを比較
し、この際の非正常レベルがスレッシユホールド電圧を
越えるようにデータラインに電圧を供給して、正常なレ
ベルデータを出力できるようにする。
【００１２】 この場合、アナログ信号処理の受動素子、
例えば、抵抗素子や比較器を用いて、その多数決処理が
高速化される。したがって、従来例のようにデジタル論
理演算の速度分だけ多数決結果データ及び故障検出結果
データの出力が遅れなくなり、さらに、デジタル論理演
算に能動素子を用いていないため、多数決回路が簡素化
される。すなわち、装置規模が増大化せずに、データ処
理の信頼性が向上することになる。
【００１３】 請求項２，３ 記載のフォルトトレラント計
算機における多数決処理回路は、データラインに出力さ
れる、それぞれの演算結果データの非正常レベルに基づ
いて故障が発生した中央演算処理装置を判別し、この中
央演算処理装置のバッファをハイインピーダンスに設定
して動作停止を行っている。この場合も、アナログ信号
処理の受動素子を用いることによって、装置規模が増大
化せずに、故障検出処理が高速化され、データ処理の信
頼性が向上する。
【００１４】
【発明の実施の形態】次に、本発明のフォルトトレラン
ト計算機における多数決処理回路の実施の形態を図面を
参照して詳細に説明する。図１は本発明のフォルトトレ
ラント計算機における多数決処理回路の実施形態の構成
を示す回路図である。図１の例は、フォルトトレラント
計算機における三つのＣＰＵが同期して並列動作するも
のであり、ＣＰＵ１，２，３でのそれぞれの演算結果デ
ータごとに有限インピーダンスを有するバッファを備え
るバッファ部１ａ，２ａ，３ａを有している。
【００１５】 さらに、バッファ部１ａ〜３ａが出力イン
ピーダンスＲA ，ＲB ，ＲC をもって、それぞれのライ
ンに出力データを供給するアナログデータライン部４を
有している。このアナログデータライン部４のそれぞれ
のラインはバッファ部１ａ〜３ａの出力インピーダンス
ＲA ，ＲB ，ＲC に比較して十分に高い抵抗値の抵抗器
Ｒpでプルアップされている。
【００１６】 さらに、アナログデータライン部４には、
ラインごとの電位を検出する比較器を備えたコンパレー
タ部５が接続されており、このコンパレータ部５はＣＰ
Ｕ１〜３のバッファ部１ａ〜３ａの出力インピーダンス
ＲA ，ＲB ，ＲC の値によって定められたスレッシユホ
ールド電圧Ｖthと比較し、その結果データを出力する。
また、アナログデータライン部４には、いずれのＣＰＵ
１〜３で異常動作の障害が発生したかを検出する障害検
出回路７が接続されている。
【００１７】 次に、この実施形態の動作について説明す
る。図２は実施形態の動作のタイミングを示すタイミン
グチャートである。図１及び図２において、この多数決
処理回路では、図２（ｇ）に示すサイクル１，２，３，
４，５，６，７における正常な出力ロジックレベルを、
図２（ｆ）に示すＬ（ローレベル），Ｈ（ハイレベ
ル），Ｈ，Ｌ，Ｈ，Ｌ，Ｌとする。ここで、図２（ａ）
（ｃ）に示すＣＰＵ１，３が正常に動作して、その出力
データを送出し、かつ、ＣＰＵ２に異常が発生して、図
２（ｂ）に示すように３サイクル目がロー（Ｌ）レベル
出力となった場合、アナログデータライン部４での３サ
イクル目の電位は電圧Ｖccと接地電位（ＧＮＤ）との間
の中間となる。
【００１８】 ここで、図２（ｄ）に示すようにバッファ
部１ａ〜３ａの出力インピーダンスがＲA ，ＲB ，ＲC
≫抵抗値Ｒpとなるように、予め設定することによっ
て、３サイクル目のアナログデータライン部４での電位
が「２／３Ｖcc」となる。このときコンパレータ部５の
スレッシユホールド電圧Ｖthを「１／２Ｖcc」に設定す
ると、アナログデータライン部４での電位が高いため
（２／３Ｖcc）、コンパレータ部５の出力データは正常
なロジックレベルのハイ（Ｈ）レベルを出力する。ＣＰ
Ｕ１，３に異常が発生した際もＣＰＵ２の異常動作と同
様に動作する。
【００１９】 ここで、ＣＰＵ１〜３におけるバッファ部
１ａ〜３ａの出力インピーダンスＲA ＝Ｒ，出力インピ
ーダンスＲB ＝５／６Ｒ、出力インピーダンスＲC ＝２
／３Ｒに設定した場合、例えば、３サイクル目でＣＰＵ
１が異常動作となった際にアナログデータライン部４の
電位が「１９／３７Ｖcc」となる。
【００２０】 また、３サイクル目でＣＰＵ２が異常動作
となった際にアナログデータライン部４の電位が「２２
／３７Ｖcc」となり、３サイクル目でＣＰＵ３が異常動
作となった際にアナログデータライン部４の電位が「２
５／３７Ｖcc」となる。すなわち、ＣＰＵ１〜３の異常
動作によってアナログデータライン部４の電位が異なる
ため、この電位を障害検出回路７で検出することによっ
てＣＰＵ１〜３の異常動作を切り分けて判別できるよう
になる。
【００２１】 この検出結果を用いて異常を示すＣＰＵ１
〜３のバッファ部１ａ〜３ａの動作をオフ（ＯＦＦ）に
設定する。この場合、バッファ部１ａ〜３ａをハイイン
ピーダンスに設定して動作を停止する。
【００２２】 図３はＮ個のＣＰＵの異常動作の判別を説
明するための図である。図３の例では、Ｎ番目のＣＰＵ
のバッファの出力インピーダンスを「（２Ｎ−ｎ）／２
Ｎ×Ｒ」と設定する。したがって、Ｎ−１番目は「（Ｎ
＋１）／２Ｎ×Ｒ」となり、このそれぞれに異なるバッ
ファの出力インピーダンスによるアナログデータライン
部４での電位を障害検出回路７で検出することによっ
て、Ｎ個中のＣＰＵの異常動作を切り分け（判別）て検
出できるようになる。
【００２３】
【発明の効果】以上の説明から明らかなように、請求項
１，２記載のフォルトトレラント計算機における多数決
処理回路によれば、中央演算処理装置のそれぞれの演算
結果データをアナログ処理用の複数のデータラインに出
力し、このデータが非正常レベルの場合に、正常なレベ
ルデータを出力できるので、アナログ信号処理の受動素
子を用いて、その多数決処理を高速化できるとともに、
デジタル論理演算に能動素子を用いていないため、多数
決回路が簡素化され、装置規模が増大化せずに、データ
処理の信頼性が向上する。
【００２４】 請求項２，３ 記載のフォルトトレラント計
算機における多数決処理回路によれば、データラインに
出力される演算結果データの非正常レベルに基づいて故
障が発生した中央演算処理装置を判別して、その動作停
止を行っているため、この場合もアナログ信号処理の受
動素子を用いることによって、装置規模が増大化せず
に、故障検出処理が高速化され、データ処理の信頼性が
向上する。
【図面の簡単な説明】
【図１】本発明のフォルトトレラント計算機における多
数決処理回路の実施形態の構成を示す回路図である。
【図２】実施形態の動作のタイミングを示すタイミング
チャートである。
【図３】実施形態にあってＮ個のＣＰＵの異常動作の判
別を説明するための図である。
【符号の説明】
１〜３ ＣＰＵ １ａ〜３ａ バッファ部 ４ アナログデータライン部 ５ コンパレータ部 ７ 障害検出回路 ＲA ，ＲB ，ＲC 出力インピーダンス Ｖth スレッシユホールド電圧

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の中央演算処理装置が同期して並列
    動作した演算結果を電圧レベルとしてモニタし多数決処
    理を行うフォルトトレラント計算機における多数決処理
    回路であって、 前記複数の中央演算処理装置のそれぞれの演算結果デー
    タごとに有限インピーダンスを有して出力する複数のバ
    ッファと、 前記複数のバッファの出力データが供給される複数のデ
    ータラインと、 前記中央演算処理装置の故障により前記データラインか
    ら非正常レベルが入力された際に、この非正常レベルと
    スレッシユホールド電圧とを比較して、正常なレベルデ
    ータを出力する比較手段を備えることを特徴とするフォ
    ルトトレラント計算機における多数決処理回路。
  2. 【請求項２】 前記複数のデータラインに障害検出手段
    を接続し、かつ、複数の中央演算処理装置のそれぞれの
    演算結果データごとにバッファの有限インピーダンスを
    異なる値に設定するとともに、前記障害検出手段が、前
    記中央演算処理装置の故障が生じた際のデータラインの
    それぞれの非正常レベルに基づいて、故障が発生した中
    央演算処理装置を判別することを特徴とする請求項１記
    載のフォルトトレラント計算機における多数決処理回
    路。
  3. 【請求項３】 前記障害検出手段が、故障発生の中央演
    算処理装置を判別した際に、この中央演算処理装置のバ
    ッファをハイインピーダンスに設定して動作停止を行う
    ことを特徴とする請求項２記載のフォルトトレラント計
    算機における多数決処理回路。
JP8050599A 1996-03-07 1996-03-07 フォルトトレラント計算機における多数決処理回路 Expired - Lifetime JP2803620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8050599A JP2803620B2 (ja) 1996-03-07 1996-03-07 フォルトトレラント計算機における多数決処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8050599A JP2803620B2 (ja) 1996-03-07 1996-03-07 フォルトトレラント計算機における多数決処理回路

Publications (2)

Publication Number Publication Date
JPH09246955A JPH09246955A (ja) 1997-09-19
JP2803620B2 true JP2803620B2 (ja) 1998-09-24

Family

ID=12863443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8050599A Expired - Lifetime JP2803620B2 (ja) 1996-03-07 1996-03-07 フォルトトレラント計算機における多数決処理回路

Country Status (1)

Country Link
JP (1) JP2803620B2 (ja)

Also Published As

Publication number Publication date
JPH09246955A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
JP2573508B2 (ja) ディジタルロジック同期モニター方法および装置
JPH052654A (ja) マイクロコンピユータの故障検知方法および回路
JP2006260259A (ja) 情報処理システムの制御方法、情報処理システム、情報処理システムの制御プログラム、冗長構成制御装置
CA2225972C (en) Power supply system
WO2001080009A2 (en) Fault-tolerant computer system with voter delay buffer
US6374365B1 (en) Arrangement for operating two functionally parallel processors
JP2803620B2 (ja) フォルトトレラント計算機における多数決処理回路
US8868980B2 (en) Monitoring circuit
US5920258A (en) Alarm signal processing circuit
US5572663A (en) Highly reliable information processor system
JP2646899B2 (ja) パイプラインによる内部障害検出方式
JP3627545B2 (ja) Ｃｐｕの異常検出方法
JP2861595B2 (ja) 冗長化ｃｐｕユニットの切り替え制御装置
US5418794A (en) Error determination scan tree apparatus and method
JPS5816487B2 (ja) コンピユ−タシステムにおける多重選択検出装置
JP2001056702A (ja) 多重化計装システム
JPH07160521A (ja) 耐障害機能を有する情報処理装置
JPH0561701A (ja) アドレス制御メモリ用監視装置
JPS6128146B2 (ja)
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP3055249B2 (ja) プロセッサのデバッグ方式
JPH0950305A (ja) プログラマブルコントローラおよびその故障検出方法
JP2004013530A (ja) ディジタルリレー装置
JPS5917465B2 (ja) チエツク装置
JPS61134846A (ja) 電子計算機システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090205

A977 Report on retrieval

Effective date: 20090210

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100126

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100224

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20140305