JP2646899B2 - パイプラインによる内部障害検出方式 - Google Patents
パイプラインによる内部障害検出方式Info
- Publication number
- JP2646899B2 JP2646899B2 JP3190748A JP19074891A JP2646899B2 JP 2646899 B2 JP2646899 B2 JP 2646899B2 JP 3190748 A JP3190748 A JP 3190748A JP 19074891 A JP19074891 A JP 19074891A JP 2646899 B2 JP2646899 B2 JP 2646899B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- stage
- redundant
- basic
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置の障害検出
方式に関し、特にパイプラインによる内部障害検出方式
に関する。
方式に関し、特にパイプラインによる内部障害検出方式
に関する。
【０００２】
【従来の技術】従来、２つのプロセッサを搭載し同一の
動作を行わせて内部障害の検出を行う情報処理装置で
は、両方のプロセッサに同時に同じ入力信号を与えて出
力信号を比較器で瞬時に比較する方法をとっていた。
動作を行わせて内部障害の検出を行う情報処理装置で
は、両方のプロセッサに同時に同じ入力信号を与えて出
力信号を比較器で瞬時に比較する方法をとっていた。
【０００３】例えば、図２に示すような従来の情報処理
装置では、キャッシュバス，メモリバスなどの外部イン
タフェイスバス３が比較器６に接続されており、比較器
６は外部インタフェイスバス３と同等のインタフェイス
を持つプロセッサバス７１および７２を介して基本プロ
セッサ２１および冗長プロセッサ２２に接続されてい
る。外部インタフェイスバス３からの基本プロセッサ２
１および冗長プロセッサ２２に対する入力信号は、比較
器６の入力制御回路６１に入力され、入力制御回路６１
からプロセッサバス７１および７２を介して基本プロセ
ッサ２１および冗長プロセッサ２２に出力される。基本
プロセッサ２１および冗長プロセッサ２２は、プロセッ
サバス７１および７２を介して入力される入力信号に従
って同一の情報処理を行い、出力信号をプロセッサバス
７１および７２に出力する。基本プロセッサ２１および
冗長プロセッサ２２からの出力信号は、プロセッサバス
７１および７２を介して出力比較回路６２に入力され、
両者の出力信号が比較される。外部への出力信号は、出
力比較回路６２から内部バス６３を介して外部インタフ
ェイスバス３に出力される。基本プロセッサ２１および
冗長プロセッサ２２からの出力信号が一致していない場
合には、出力比較回路６２から障害報告線５によって外
部に内部障害の発生が報告される。
装置では、キャッシュバス，メモリバスなどの外部イン
タフェイスバス３が比較器６に接続されており、比較器
６は外部インタフェイスバス３と同等のインタフェイス
を持つプロセッサバス７１および７２を介して基本プロ
セッサ２１および冗長プロセッサ２２に接続されてい
る。外部インタフェイスバス３からの基本プロセッサ２
１および冗長プロセッサ２２に対する入力信号は、比較
器６の入力制御回路６１に入力され、入力制御回路６１
からプロセッサバス７１および７２を介して基本プロセ
ッサ２１および冗長プロセッサ２２に出力される。基本
プロセッサ２１および冗長プロセッサ２２は、プロセッ
サバス７１および７２を介して入力される入力信号に従
って同一の情報処理を行い、出力信号をプロセッサバス
７１および７２に出力する。基本プロセッサ２１および
冗長プロセッサ２２からの出力信号は、プロセッサバス
７１および７２を介して出力比較回路６２に入力され、
両者の出力信号が比較される。外部への出力信号は、出
力比較回路６２から内部バス６３を介して外部インタフ
ェイスバス３に出力される。基本プロセッサ２１および
冗長プロセッサ２２からの出力信号が一致していない場
合には、出力比較回路６２から障害報告線５によって外
部に内部障害の発生が報告される。
【０００４】また、図３に示すような従来の情報処理装
置では、内部障害の検出を目的とした冗長構成をとるた
めの特別な機能を有した冗長プロセッサ８２を使用す
る。冗長プロセッサ８２は、外部インタフェイスバス３
への出力信号を抑制し、基本プロセッサ８１からの出力
信号を入力信号として受けて、自身の処理結果との比較
を行い、不一致を検出した場合には障害報告線５によっ
て外部に内部障害の発生を報告する。
置では、内部障害の検出を目的とした冗長構成をとるた
めの特別な機能を有した冗長プロセッサ８２を使用す
る。冗長プロセッサ８２は、外部インタフェイスバス３
への出力信号を抑制し、基本プロセッサ８１からの出力
信号を入力信号として受けて、自身の処理結果との比較
を行い、不一致を検出した場合には障害報告線５によっ
て外部に内部障害の発生を報告する。
【０００５】
【発明が解決しようとする課題】上述した従来の情報処
理装置では、図２に示した情報処理装置の場合、基本プ
ロセッサ２１および冗長プロセッサ２２と外部インタフ
ェイスバス３との間に比較器６内の論理回路系が介在す
るので、外部インタフェイスバス３がキャッシュバスな
どのプロセッサとの間で高速のデータ転送を要するバス
のときには、介在する論理回路系による遅延が大きくな
り、基本プロセッサ２１および冗長プロセッサ２２の本
来の処理能力を損なうおそれがあるという問題点があ
る。
理装置では、図２に示した情報処理装置の場合、基本プ
ロセッサ２１および冗長プロセッサ２２と外部インタフ
ェイスバス３との間に比較器６内の論理回路系が介在す
るので、外部インタフェイスバス３がキャッシュバスな
どのプロセッサとの間で高速のデータ転送を要するバス
のときには、介在する論理回路系による遅延が大きくな
り、基本プロセッサ２１および冗長プロセッサ２２の本
来の処理能力を損なうおそれがあるという問題点があ
る。
【０００６】また、図３に示した情報処理装置の場合に
は、冗長プロセッサ８２内にあらかじめ冗長構成のため
の機能を搭載する必要があるので、冗長プロセッサ８２
として汎用のプロセッサを使用することができないとい
う問題点がある。
は、冗長プロセッサ８２内にあらかじめ冗長構成のため
の機能を搭載する必要があるので、冗長プロセッサ８２
として汎用のプロセッサを使用することができないとい
う問題点がある。
【０００７】本発明の目的は、上述の点に鑑み、汎用の
プロセッサを用いてプロセッサの処理能力を損なうこと
なしに内部障害の検出機能を実現するようにしたパイプ
ラインによる内部障害検出方式を提供することにある。
プロセッサを用いてプロセッサの処理能力を損なうこと
なしに内部障害の検出機能を実現するようにしたパイプ
ラインによる内部障害検出方式を提供することにある。
【０００８】
【課題を解決するための手段】本発明のパイプラインに
よる内部障害検出方式は、通常の情報処理を行う基本プ
ロセッサと、この基本プロセッサと同一機能を有し前記
基本プロセッサに対して１サイクル遅れて同一の情報処
理を行う冗長プロセッサと、前記基本プロセッサのすべ
ての入出力信号を引き込む第１段と、前記基本プロセッ
サの入力信号を前記冗長プロセッサに出力する同時に前
記冗長プロセッサの出力信号を引き込む第２段と、第１
段で引き込んだ前記基本プロセッサの出力信号と第２段
で引き込んだ前記冗長プロセッサの出力信号とを比較し
て内部障害を検出する第３段とからなる３段のパイプラ
インを構成する比較器とを有する。
よる内部障害検出方式は、通常の情報処理を行う基本プ
ロセッサと、この基本プロセッサと同一機能を有し前記
基本プロセッサに対して１サイクル遅れて同一の情報処
理を行う冗長プロセッサと、前記基本プロセッサのすべ
ての入出力信号を引き込む第１段と、前記基本プロセッ
サの入力信号を前記冗長プロセッサに出力する同時に前
記冗長プロセッサの出力信号を引き込む第２段と、第１
段で引き込んだ前記基本プロセッサの出力信号と第２段
で引き込んだ前記冗長プロセッサの出力信号とを比較し
て内部障害を検出する第３段とからなる３段のパイプラ
インを構成する比較器とを有する。
【０００９】
【作用】本発明のパイプラインによる内部障害検出方式
では、基本プロセッサが通常の情報処理を行い、基本プ
ロセッサと同一機能を有する冗長プロセッサが基本プロ
セッサに対して１サイクル遅れて同一の情報処理を行
い、３段のパイプラインを構成する比較器の第１段が基
本プロセッサのすべての入出力信号を引き込み、第２段
が基本プロセッサの入力信号を冗長プロセッサに出力す
る同時に冗長プロセッサの出力信号を引き込み、第３段
が第１段で引き込んだ基本プロセッサの出力信号と第２
段で引き込んだ冗長プロセッサの出力信号とを比較して
内部障害を検出する。
では、基本プロセッサが通常の情報処理を行い、基本プ
ロセッサと同一機能を有する冗長プロセッサが基本プロ
セッサに対して１サイクル遅れて同一の情報処理を行
い、３段のパイプラインを構成する比較器の第１段が基
本プロセッサのすべての入出力信号を引き込み、第２段
が基本プロセッサの入力信号を冗長プロセッサに出力す
る同時に冗長プロセッサの出力信号を引き込み、第３段
が第１段で引き込んだ基本プロセッサの出力信号と第２
段で引き込んだ冗長プロセッサの出力信号とを比較して
内部障害を検出する。
【００１０】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１１】図１は、本発明の一実施例に係るパイプラ
インによる内部障害検出方式の構成を示すブロック図で
ある。本実施例のパイプラインによる内部障害検出方式
は、比較器１と、基本プロセッサ２１と、冗長プロセッ
サ２２とから、その主要部が構成されている。
インによる内部障害検出方式の構成を示すブロック図で
ある。本実施例のパイプラインによる内部障害検出方式
は、比較器１と、基本プロセッサ２１と、冗長プロセッ
サ２２とから、その主要部が構成されている。
【００１２】比較器１は、第１段の基本プロセッサイン
タフェイス部１１と、第２段の冗長プロセッサインタフ
ェイス部１２と、第３段の出力信号比較部１３とからな
る３段のパイプラインで構成されている。第３段の出力
信号比較部１３は、障害報告線５に接続されている。
タフェイス部１１と、第２段の冗長プロセッサインタフ
ェイス部１２と、第３段の出力信号比較部１３とからな
る３段のパイプラインで構成されている。第３段の出力
信号比較部１３は、障害報告線５に接続されている。
【００１３】基本プロセッサ２１は、通常の情報処理を
行うプロセッサで、外部インタフェイスバス３を介して
比較器１の第１段の基本プロセッサインタフェイス部１
１に接続されている。
行うプロセッサで、外部インタフェイスバス３を介して
比較器１の第１段の基本プロセッサインタフェイス部１
１に接続されている。
【００１４】冗長プロセッサ２２は、内部障害を検出す
るために基本プロセッサ２１と同一機能を有し基本プロ
セッサ２１に対して１サイクル遅れて同一の情報処理を
行うプロセッサで、外部インタフェイスバス３と同等の
インタフェイスを持つ冗長プロセッサバス４を介して比
較器１の第２段の冗長プロセッサインタフェイス部１２
に接続されている。
るために基本プロセッサ２１と同一機能を有し基本プロ
セッサ２１に対して１サイクル遅れて同一の情報処理を
行うプロセッサで、外部インタフェイスバス３と同等の
インタフェイスを持つ冗長プロセッサバス４を介して比
較器１の第２段の冗長プロセッサインタフェイス部１２
に接続されている。
【００１５】次に、このように構成された本実施例のパ
イプラインによる内部障害検出方式の動作について説明
する。
イプラインによる内部障害検出方式の動作について説明
する。
【００１６】第１段の基本プロセッサインタフェイス部
１１は、外部インタフェイスバス３から基本プロセッサ
２１への入出力信号をすべて取り込む。第１段の基本プ
ロセッサインタフェイス部１１で取り込まれたすべての
入出力信号は、第２段の冗長プロセッサインタフェイス
部１２に送られる。
１１は、外部インタフェイスバス３から基本プロセッサ
２１への入出力信号をすべて取り込む。第１段の基本プ
ロセッサインタフェイス部１１で取り込まれたすべての
入出力信号は、第２段の冗長プロセッサインタフェイス
部１２に送られる。
【００１７】第２段の冗長プロセッサインタフェイス部
１２は、第１段の基本プロセッサインタフェイス部１１
から送られてきた入出力信号のうちの基本プロセッサ２
１への入力信号を冗長プロセッサバス４を介して冗長プ
ロセッサ２２に供給する。また、これと同時に、第２段
の冗長プロセッサインタフェイス部１２は、冗長プロセ
ッサ２２から出力される出力信号を冗長プロセッサバス
４を介して取り込む。第１段の基本プロセッサインタフ
ェイス部１１から送られてきた基本プロセッサ２１の出
力信号と第２段の冗長プロセッサインタフェイス部１２
で取り囲まれた冗長プロセッサ２２の出力信号とは、第
３段の出力信号比較部１３に送られる。
１２は、第１段の基本プロセッサインタフェイス部１１
から送られてきた入出力信号のうちの基本プロセッサ２
１への入力信号を冗長プロセッサバス４を介して冗長プ
ロセッサ２２に供給する。また、これと同時に、第２段
の冗長プロセッサインタフェイス部１２は、冗長プロセ
ッサ２２から出力される出力信号を冗長プロセッサバス
４を介して取り込む。第１段の基本プロセッサインタフ
ェイス部１１から送られてきた基本プロセッサ２１の出
力信号と第２段の冗長プロセッサインタフェイス部１２
で取り囲まれた冗長プロセッサ２２の出力信号とは、第
３段の出力信号比較部１３に送られる。
【００１８】第３段の出力信号比較部１３は、第２段の
冗長プロセッサインタフェイス部１２から送られてきた
基本プロセッサ２１の出力信号と冗長プロセッサ２２の
出力信号とを比較し、一致しない場合には障害報告線５
を介して外部に内部障害の発生を報告する。
冗長プロセッサインタフェイス部１２から送られてきた
基本プロセッサ２１の出力信号と冗長プロセッサ２２の
出力信号とを比較し、一致しない場合には障害報告線５
を介して外部に内部障害の発生を報告する。
【００１９】以上の第１段の基本プロセッサインタフェ
イス部１１から第３段の出力信号比較部１３までの処理
を、外部インタフェイスバス３のバスサイクル毎にシフ
トして基本プロセッサ２１および冗長プロセッサ２２の
処理速度を損なうことなくパイプライン処理する。
イス部１１から第３段の出力信号比較部１３までの処理
を、外部インタフェイスバス３のバスサイクル毎にシフ
トして基本プロセッサ２１および冗長プロセッサ２２の
処理速度を損なうことなくパイプライン処理する。
【００２０】
【発明の効果】以上説明したように本発明は、基本プロ
セッサのすべての入出力信号を引き込む第１段と、基本
プロセッサの入力信号を基本プロセッサに対して１サイ
クル遅れて同一の情報処理を行う冗長プロセッサに出力
すると同時に冗長プロセッサの出力信号を引き込む第２
段と、第１段で引き込んだ基本プロセッサの出力信号と
第２段で引き込んだ冗長プロセッサの出力信号とを比較
して内部障害を検出する第３段とからなる３段のパイプ
ラインで比較器を構成するようにしたことにより、汎用
のプロセッサを用いてプロセッサの処理能力を損なうこ
となしに内部障害の検出を行うことができるという効果
がある。
セッサのすべての入出力信号を引き込む第１段と、基本
プロセッサの入力信号を基本プロセッサに対して１サイ
クル遅れて同一の情報処理を行う冗長プロセッサに出力
すると同時に冗長プロセッサの出力信号を引き込む第２
段と、第１段で引き込んだ基本プロセッサの出力信号と
第２段で引き込んだ冗長プロセッサの出力信号とを比較
して内部障害を検出する第３段とからなる３段のパイプ
ラインで比較器を構成するようにしたことにより、汎用
のプロセッサを用いてプロセッサの処理能力を損なうこ
となしに内部障害の検出を行うことができるという効果
がある。
【図１】本発明の一実施例に係るパイプラインによる内
部障害検出方式の構成を示すブロック図である。
部障害検出方式の構成を示すブロック図である。
【図２】従来の内部障害検出方式の一例を示すブロック
図である。
図である。
【図３】従来の内部障害検出方式の他の例を示すブロッ
ク図である。
ク図である。
１ 比較器 ３ 外部インタフェイスバス ４ 冗長プロセッサバス ５ 障害報告線 １１ 基本プロセッサインタフェイス部 １２ 冗長プロセッサインタフェイス部 １３ 出力信号比較部 ２１ 基本プロセッサ ２２ 冗長プロセッサ
Claims (1)
- 【請求項１】 通常の情報処理を行う基本プロセッサ
と、 この基本プロセッサと同一機能を有し前記基本プロセッ
サに対して１サイクル遅れて同一の情報処理を行う冗長
プロセッサと、 前記基本プロセッサのすべての入出力信号を引き込む第
１段と、前記基本プロセッサの入力信号を前記冗長プロ
セッサに出力する同時に前記冗長プロセッサの出力信号
を引き込む第２段と、第１段で引き込んだ前記基本プロ
セッサの出力信号と第２段で引き込んだ前記冗長プロセ
ッサの出力信号とを比較して内部障害を検出する第３段
とからなる３段のパイプラインを構成する比較器とを有
することを特徴とするパイプラインによる内部障害検出
方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190748A JP2646899B2 (ja) | 1991-07-04 | 1991-07-04 | パイプラインによる内部障害検出方式 |
| CA 2073151 CA2073151A1 (en) | 1991-07-04 | 1992-07-03 | Method of and apparatus for detecting internal faults in information processing systems by pipeline processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190748A JP2646899B2 (ja) | 1991-07-04 | 1991-07-04 | パイプラインによる内部障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512052A JPH0512052A (ja) | 1993-01-22 |
| JP2646899B2 true JP2646899B2 (ja) | 1997-08-27 |
Family
ID=16263092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190748A Expired - Fee Related JP2646899B2 (ja) | 1991-07-04 | 1991-07-04 | パイプラインによる内部障害検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2646899B2 (ja) |
| CA (1) | CA2073151A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086854A (ja) * | 1993-12-23 | 1996-01-12 | Unisys Corp | アウトボードファイルキャッシュ外部処理コンプレックス |
| CA2549540C (en) | 2005-06-10 | 2008-12-09 | Hitachi, Ltd. | A task management control apparatus and method |
| JP4876093B2 (ja) * | 2008-03-31 | 2012-02-15 | 株式会社日立製作所 | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 |
-
1991
- 1991-07-04 JP JP3190748A patent/JP2646899B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-03 CA CA 2073151 patent/CA2073151A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512052A (ja) | 1993-01-22 |
| CA2073151A1 (en) | 1993-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6385755B1 (en) | Information processing system and logic LSI, detecting a fault in the system or the LSI, by using internal data processed in each of them | |
| US3959589A (en) | Digital bit stream synchronizer | |
| JP2646899B2 (ja) | パイプラインによる内部障害検出方式 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| US5123090A (en) | Data processing apparatus for processing asynchronous data in an asynchronous type data flow computer | |
| JP2803620B2 (ja) | フォルトトレラント計算機における多数決処理回路 | |
| JPS61262853A (ja) | 高信頼性コンピユ−タ | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JPS59178536A (ja) | 複数デ−タの零値判定方式 | |
| JPH08221116A (ja) | 診断機能付きディジタル入力装置 | |
| JPH0831049B2 (ja) | ロツクドプロセツサ方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH0535892B2 (ja) | ||
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 | |
| JPH07231488A (ja) | 状変検出システム | |
| JPS6128133B2 (ja) | ||
| JPH0314156A (ja) | 情報処理装置 | |
| JPH02214348A (ja) | アクセス異常検出装置 | |
| JPS5854698B2 (ja) | 障害検出方式 | |
| JPH0535368A (ja) | リセツト回路 | |
| JPH05300117A (ja) | フレーム変換エラー検出回路 | |
| JPH07193561A (ja) | フォーマット同期処理方式及び装置 | |
| JPH05265875A (ja) | データ化け防止方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |