JPH05298201A - 情報処理システムのシステムバスエラー処理方式 - Google Patents
情報処理システムのシステムバスエラー処理方式Info
- Publication number
- JPH05298201A JPH05298201A JP4099444A JP9944492A JPH05298201A JP H05298201 A JPH05298201 A JP H05298201A JP 4099444 A JP4099444 A JP 4099444A JP 9944492 A JP9944492 A JP 9944492A JP H05298201 A JPH05298201 A JP H05298201A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- register
- information processing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 システムバスを介してデータ転送を行う情報
処理システムにおいて、データ転送時に発生したエラー
の状況把握・解析を容易にする。 【構成】 複数の情報処理装置がシステムバスを介して
互いにデータを入出力する情報処理システムにおいて、
入出力したデータを一時的に保持するレジスタ７０，８
０と、入力したデータでエラーを検出した時、及び出力
したデータでエラーを検出した通知信号が出力先の情報
処理装置から送付された時、ホールド信号を出力する回
路と、この回路から出力されたホールド信号に応じ、発
生したエラーに対応する前記レジスタ内の入出力データ
を保存するエラーレジスタ１００とを各情報処理装置に
具備したことを特徴とする。
処理システムにおいて、データ転送時に発生したエラー
の状況把握・解析を容易にする。 【構成】 複数の情報処理装置がシステムバスを介して
互いにデータを入出力する情報処理システムにおいて、
入出力したデータを一時的に保持するレジスタ７０，８
０と、入力したデータでエラーを検出した時、及び出力
したデータでエラーを検出した通知信号が出力先の情報
処理装置から送付された時、ホールド信号を出力する回
路と、この回路から出力されたホールド信号に応じ、発
生したエラーに対応する前記レジスタ内の入出力データ
を保存するエラーレジスタ１００とを各情報処理装置に
具備したことを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、複数の情報処理装置
がシステムバスを介して互いにデータを入出力する情報
処理システムにおける、システムバス上でのエラー発生
時の処理方式に関する。
がシステムバスを介して互いにデータを入出力する情報
処理システムにおける、システムバス上でのエラー発生
時の処理方式に関する。
【０００２】
【従来の技術】複数の情報処理装置がシステムバスを介
して互いにデータを入出力する情報処理システムにおい
て、システムバスの信頼性を向上させる為に、各種のエ
ラーチェックが行われている。
して互いにデータを入出力する情報処理システムにおい
て、システムバスの信頼性を向上させる為に、各種のエ
ラーチェックが行われている。
【０００３】このようなエラーチェックとしては、例え
ばパリティ符合やＳＥＣ−ＤＥＤ符合（Single Error C
orrection and Double Error Detection code ）等の冗
長ビットを付加してデータ転送を行い、受信した時、こ
れらの冗長ビットを含んだデータをチェックすることに
より正誤を判定する方法などある。ＳＥＣ−ＤＥＤ符合
による方法は、特にＤＲＡＭ（Dynamic Random Access
Memory）特有のソフトエラーに対し検出・訂正が行え、
高信頼性が要求されるメモリバス等に多く使われてい
る。一方、パリティ符合による方法は、回路の構築が容
易である為、情報処理装置間を結ぶシステムバス等で広
汎に使用されている。
ばパリティ符合やＳＥＣ−ＤＥＤ符合（Single Error C
orrection and Double Error Detection code ）等の冗
長ビットを付加してデータ転送を行い、受信した時、こ
れらの冗長ビットを含んだデータをチェックすることに
より正誤を判定する方法などある。ＳＥＣ−ＤＥＤ符合
による方法は、特にＤＲＡＭ（Dynamic Random Access
Memory）特有のソフトエラーに対し検出・訂正が行え、
高信頼性が要求されるメモリバス等に多く使われてい
る。一方、パリティ符合による方法は、回路の構築が容
易である為、情報処理装置間を結ぶシステムバス等で広
汎に使用されている。
【０００４】図２に、このようなエラーチェックを行っ
ているシステムの一例を示す。システムバス４００を介
してデータ転送を行う２つの、例えば情報処理装置２０
０と３００がある。
ているシステムの一例を示す。システムバス４００を介
してデータ転送を行う２つの、例えば情報処理装置２０
０と３００がある。
【０００５】情報処理装置２００が送信側となって情報
処理装置３００にデータ転送する場合を例にとって説明
すると、送信側の情報処理装置２００では、送信すべき
データをデータレジスタ２１０と共に、例えばパリティ
ビット等を生成する冗長ビット生成回路２２０にも入力
する。そして生成された冗長ビットを保持する冗長ビッ
トレジスタ２３０内の冗長ビットを元のデータに付加
し、システムバス４００に送出する。受信側の情報処理
装置３００では、システムバス４００を介して、この冗
長ビットを含んだデータを受信し、冗長ビットを除いた
データをデータレジスタ３１０に、また冗長ビット部を
冗長ビットレジスタ３２０に格納する。そしてチェック
回路３３０においてこれらのデータ及び冗長ビットを比
較し、エラーの有無を検出する。もしエラーが発見され
れば、チェック回路３３０はエラー通知信号を発生して
送信側の情報処理装置２００等にエラーを通知すると共
に、ホールド信号を出力してエラーが検出されたデータ
をエラーレジスタ３４０に保存させる。
処理装置３００にデータ転送する場合を例にとって説明
すると、送信側の情報処理装置２００では、送信すべき
データをデータレジスタ２１０と共に、例えばパリティ
ビット等を生成する冗長ビット生成回路２２０にも入力
する。そして生成された冗長ビットを保持する冗長ビッ
トレジスタ２３０内の冗長ビットを元のデータに付加
し、システムバス４００に送出する。受信側の情報処理
装置３００では、システムバス４００を介して、この冗
長ビットを含んだデータを受信し、冗長ビットを除いた
データをデータレジスタ３１０に、また冗長ビット部を
冗長ビットレジスタ３２０に格納する。そしてチェック
回路３３０においてこれらのデータ及び冗長ビットを比
較し、エラーの有無を検出する。もしエラーが発見され
れば、チェック回路３３０はエラー通知信号を発生して
送信側の情報処理装置２００等にエラーを通知すると共
に、ホールド信号を出力してエラーが検出されたデータ
をエラーレジスタ３４０に保存させる。
【０００６】一般的に、情報処理装置間であれば、双方
向にデータの転送が行われる場合が多く、図１に示した
ような冗長ビットの生成回路やチェック回路等は各装置
内に具備することになる。
向にデータの転送が行われる場合が多く、図１に示した
ような冗長ビットの生成回路やチェック回路等は各装置
内に具備することになる。
【０００７】
【発明が解決しようとする課題】システムバスを介した
データ転送中にエラーが検出された場合、エラー通知信
号が送信側の情報処理装置等に送付されると共に、エラ
ーが検出されたデータが（冗長ビットと共に）エラーレ
ジスタに保存され、エラーの原因を追及する際の情報を
与える。
データ転送中にエラーが検出された場合、エラー通知信
号が送信側の情報処理装置等に送付されると共に、エラ
ーが検出されたデータが（冗長ビットと共に）エラーレ
ジスタに保存され、エラーの原因を追及する際の情報を
与える。
【０００８】しかしながら、従来にあったこれらの情報
だけでは、エラーが検出されたデータだけが保存されて
いるだけで送信前のデータがない為、エラーが発生した
ことは判明しても、例えばどのビット位置でエラーが発
生したのかを特定化することができない等の問題があ
り、迅速なトラブル解析を行うのに困難があった。
だけでは、エラーが検出されたデータだけが保存されて
いるだけで送信前のデータがない為、エラーが発生した
ことは判明しても、例えばどのビット位置でエラーが発
生したのかを特定化することができない等の問題があ
り、迅速なトラブル解析を行うのに困難があった。
【０００９】
【課題を解決するための手段】このような従来の問題に
鑑み、本発明に係る情報処理システムのシステムバスエ
ラー処理方式では、入出力したデータを一時的に保持す
るレジスタと、入力したデータでエラーを検出した時、
及び出力したデータでエラーを検出した通知信号が出力
先の情報処理装置から送付された時、ホールド信号を出
力する回路と、この回路から出力されたホールド信号に
応じ、発生したエラーに対応する前記レジスタ内の入出
力データを保存するエラーレジスタとを各情報処理装置
に具備することにより、エラーが検出されたデータだけ
でなく送信前の元のデータも保存されるようにした。
鑑み、本発明に係る情報処理システムのシステムバスエ
ラー処理方式では、入出力したデータを一時的に保持す
るレジスタと、入力したデータでエラーを検出した時、
及び出力したデータでエラーを検出した通知信号が出力
先の情報処理装置から送付された時、ホールド信号を出
力する回路と、この回路から出力されたホールド信号に
応じ、発生したエラーに対応する前記レジスタ内の入出
力データを保存するエラーレジスタとを各情報処理装置
に具備することにより、エラーが検出されたデータだけ
でなく送信前の元のデータも保存されるようにした。
【００１０】
【作用】システムバスを介したデータ転送においてエラ
ーが検出された時、本発明の方式であれば、エラーが検
出されたデータだけでなく送信前の元のデータも保存さ
れるので、エラーが発生したビットを直ちに特定化で
き、トラブル解析を迅速に行えるようになる。
ーが検出された時、本発明の方式であれば、エラーが検
出されたデータだけでなく送信前の元のデータも保存さ
れるので、エラーが発生したビットを直ちに特定化で
き、トラブル解析を迅速に行えるようになる。
【００１１】
【実施例】本発明を適用した一実施例として、パリティ
符合による冗長ビットを付加したエラーチェック方式に
よる、システムバスを介して双方向にデータ転送を行う
情報処理システムの要部の構成図を図１に示す。
符合による冗長ビットを付加したエラーチェック方式に
よる、システムバスを介して双方向にデータ転送を行う
情報処理システムの要部の構成図を図１に示す。
【００１２】他の（複数の）情報処理装置（図示せず）
とデータの入出力を行うシステムバス４０に双方向接続
された情報処理装置１０の内部には、出力データを保持
する出力データレジスタ３０、この出力データに対する
パリティビットを生成するパリティ生成回路２０、生成
されたパリティビットを保持する出力パリティレジスタ
３１等がある。また、他の情報処理装置から入力したデ
ータ及びパリティビットを保持する入力データレジスタ
５０及び入力パリティレジスタ５１がある。これらの入
力データレジスタ５０及び入力パリティレジスタ５１に
は、出力するデータ及びパリティも送付されるようにな
っている。
とデータの入出力を行うシステムバス４０に双方向接続
された情報処理装置１０の内部には、出力データを保持
する出力データレジスタ３０、この出力データに対する
パリティビットを生成するパリティ生成回路２０、生成
されたパリティビットを保持する出力パリティレジスタ
３１等がある。また、他の情報処理装置から入力したデ
ータ及びパリティビットを保持する入力データレジスタ
５０及び入力パリティレジスタ５１がある。これらの入
力データレジスタ５０及び入力パリティレジスタ５１に
は、出力するデータ及びパリティも送付されるようにな
っている。
【００１３】さらに、入力データレジスタ５０に保持さ
れる入出力データと入力パリティレジスタ５１に保持さ
れる入出力パリティビットとからパリティチェックを行
うパリティチェック回路６０、入力データレジスタ５０
内の入出力データを一時的に保持するレジスタ７０、パ
リティチェック回路６０によりチェックされたパリティ
エラーの有無を保持し、エラーがあればエラー発生信号
９１を出力するレジスタ８０がある。そして、入力した
データでエラーを検出した時のエラー発生信号９１と、
出力先の情報処理装置から送付される出力データでのエ
ラー検出通知信号９２との一方でも存在すれば、ホール
ド信号９３を出力するＯＲ回路９０と、このＯＲ回路９
０から出力されるホールド信号９３に応じ、発生したエ
ラーに対応する前記レジスタ７０内の入出力データを保
存するエラーレジスタ１００とが設けられている。な
お、エラーレジスタ１００内に保存される内容は、トラ
ブル解析時などに任意に読出すことが可能なようになさ
れている。
れる入出力データと入力パリティレジスタ５１に保持さ
れる入出力パリティビットとからパリティチェックを行
うパリティチェック回路６０、入力データレジスタ５０
内の入出力データを一時的に保持するレジスタ７０、パ
リティチェック回路６０によりチェックされたパリティ
エラーの有無を保持し、エラーがあればエラー発生信号
９１を出力するレジスタ８０がある。そして、入力した
データでエラーを検出した時のエラー発生信号９１と、
出力先の情報処理装置から送付される出力データでのエ
ラー検出通知信号９２との一方でも存在すれば、ホール
ド信号９３を出力するＯＲ回路９０と、このＯＲ回路９
０から出力されるホールド信号９３に応じ、発生したエ
ラーに対応する前記レジスタ７０内の入出力データを保
存するエラーレジスタ１００とが設けられている。な
お、エラーレジスタ１００内に保存される内容は、トラ
ブル解析時などに任意に読出すことが可能なようになさ
れている。
【００１４】そして、上述したこれらの回路等は、シス
テムバス４０に接続される他の各情報処理装置（図示せ
ず）にも同様に組込まれている。
テムバス４０に接続される他の各情報処理装置（図示せ
ず）にも同様に組込まれている。
【００１５】先ず、入力時にエラーが検出される場合の
動作について説明すると、システムバス４０を介して入
力された転送データは、パリティ符合部を含まないデー
タ部分が入力データレジスタ５０に、パリティ符合部が
入力パリティレジスタ５１にそれぞれ保持される。パリ
ティチェック回路６０は、入力データレジスタ５０及び
入力パリティレジスタ５１内に保持されるデータ及びパ
リティビットについてパリティチェックを行い、パリテ
ィエラーの有無をレジスタ８０に出力する。この時、入
力データレジスタ５０が保持する入力データがレジスタ
７０により一時的に保持される。
動作について説明すると、システムバス４０を介して入
力された転送データは、パリティ符合部を含まないデー
タ部分が入力データレジスタ５０に、パリティ符合部が
入力パリティレジスタ５１にそれぞれ保持される。パリ
ティチェック回路６０は、入力データレジスタ５０及び
入力パリティレジスタ５１内に保持されるデータ及びパ
リティビットについてパリティチェックを行い、パリテ
ィエラーの有無をレジスタ８０に出力する。この時、入
力データレジスタ５０が保持する入力データがレジスタ
７０により一時的に保持される。
【００１６】ここで、もしエラーが検出されレジスタ８
０内に「エラー有り」の状態が保持されておれば、エラ
ー発生信号９１がＯＲ回路９０に送られ、ＯＲ回路９０
からホールド信号９３が出力されて、レジスタ７０に一
時的に保持されていた当該データがエラーレジスタ１０
０内に取込まれ保存される。同時に、エラー発生信号９
１が当該データの転送元の情報処理装置（図示せず）に
も送付される。
０内に「エラー有り」の状態が保持されておれば、エラ
ー発生信号９１がＯＲ回路９０に送られ、ＯＲ回路９０
からホールド信号９３が出力されて、レジスタ７０に一
時的に保持されていた当該データがエラーレジスタ１０
０内に取込まれ保存される。同時に、エラー発生信号９
１が当該データの転送元の情報処理装置（図示せず）に
も送付される。
【００１７】次に、出力時にエラーが（出力先の情報処
理装置で）検出された場合の動作を説明する。出力する
データ（パリティを含まず）が出力データレジスタ３０
に、またこのデータからパリティ生成回路２０により生
成されたパリティビットが出力パリティレジスタ３１に
保持されている。これらのパリティを含んだデータがシ
ステムバス４０に出力され、転送先の情報処理装置に送
付される。同時に、これらのデータは自装置内の入力デ
ータレジスタ５０及び入力パリティレジスタ５１にも送
られ保持される。入力データレジスタ５０に保持された
データは、次にレジスタ７０に送られて一時的に保持さ
れる。
理装置で）検出された場合の動作を説明する。出力する
データ（パリティを含まず）が出力データレジスタ３０
に、またこのデータからパリティ生成回路２０により生
成されたパリティビットが出力パリティレジスタ３１に
保持されている。これらのパリティを含んだデータがシ
ステムバス４０に出力され、転送先の情報処理装置に送
付される。同時に、これらのデータは自装置内の入力デ
ータレジスタ５０及び入力パリティレジスタ５１にも送
られ保持される。入力データレジスタ５０に保持された
データは、次にレジスタ７０に送られて一時的に保持さ
れる。
【００１８】この時、もしパリティエラーの発生が転送
先の情報処理装置（図示せず）において検出されれば、
該装置からエラー検出通知信号９２が送られてくる。Ｏ
Ｒ回路９０は、このエラー検出通知信号９２によりホー
ルド信号９３を発生し、エラーレジスタ１００に送付す
る。そして、レジスタ７０に一時的に保持されていた対
応する出力データがエラーレジスタ１００内に取込まれ
保存される。
先の情報処理装置（図示せず）において検出されれば、
該装置からエラー検出通知信号９２が送られてくる。Ｏ
Ｒ回路９０は、このエラー検出通知信号９２によりホー
ルド信号９３を発生し、エラーレジスタ１００に送付す
る。そして、レジスタ７０に一時的に保持されていた対
応する出力データがエラーレジスタ１００内に取込まれ
保存される。
【００１９】このようにして、エラー発生時に、エラー
が検出された転送データが出力側、入力側の双方で保存
されるようになるので、これらを比較することによりエ
ラーを発生したビット位置までが容易に特定化できるよ
うになり、トラブルの解析が迅速に行えるようになる。
が検出された転送データが出力側、入力側の双方で保存
されるようになるので、これらを比較することによりエ
ラーを発生したビット位置までが容易に特定化できるよ
うになり、トラブルの解析が迅速に行えるようになる。
【００２０】なお、連続して複数のエラーが発生した場
合に、上述した一実施例の構成では最後に発生したエラ
ーに関するデータだけが保存されるようになるが、例え
ばエラーレジスタに既にデータが保存されている時は次
のデータを取込まないようにすることにより最初のエラ
ー情報だけを残すことも可能であり、またエラーレジス
タを復数段設け、取込み方を変えることにより最初と最
後のデータを残すなどの構成にすることもできる。ま
た、本発明がＳＥＣ−ＤＥＤ符合による方式などにも容
易に適用可能なことはいうまでもない。
合に、上述した一実施例の構成では最後に発生したエラ
ーに関するデータだけが保存されるようになるが、例え
ばエラーレジスタに既にデータが保存されている時は次
のデータを取込まないようにすることにより最初のエラ
ー情報だけを残すことも可能であり、またエラーレジス
タを復数段設け、取込み方を変えることにより最初と最
後のデータを残すなどの構成にすることもできる。ま
た、本発明がＳＥＣ−ＤＥＤ符合による方式などにも容
易に適用可能なことはいうまでもない。
【００２１】
【発明の効果】システムバスを介したデータ転送中にエ
ラーが発生したとき、本発明を適用した情報処理システ
ムであれば、エラーが検出された入力時の転送データだ
けでなく、出力時の元のデータも保存されるようになる
ので、エラーが発生したビットの特定化など、エラー状
況の把握が明確に行えるようになり、トラブルの解析・
対処等が迅速に行えるようになる。
ラーが発生したとき、本発明を適用した情報処理システ
ムであれば、エラーが検出された入力時の転送データだ
けでなく、出力時の元のデータも保存されるようになる
ので、エラーが発生したビットの特定化など、エラー状
況の把握が明確に行えるようになり、トラブルの解析・
対処等が迅速に行えるようになる。
【図１】本発明を適用した一実施例のシステムの情報処
理装置の要部構成図である。
理装置の要部構成図である。
【図２】従来の情報処理システムのエラーチェック部の
構成を示す図である。
構成を示す図である。
１０ 情報処理装置 ２０ パリティ生成回路 ４０ システムバス ６０ パリティチェック回路 ７０ データを一時保持するレジスタ ８０ パリティエラーの有無を保持するレジスタ ９０ ＯＲ回路 １００ エラーレジスタ
Claims (1)
- 【請求項１】 複数の情報処理装置がシステムバスを介
して互いにデータを入出力する情報処理システムにおい
て、 入出力したデータを一時的に保持するレジスタと、 入力したデータでエラーを検出した時、及び出力したデ
ータでエラーを検出した通知信号が出力先の情報処理装
置から送付された時、ホールド信号を出力する回路と、 この回路から出力されたホールド信号に応じ、発生した
エラーに対応する前記レジスタ内の入出力データを保存
するエラーレジスタとを各情報処理装置に具備したこと
を特徴とする情報処理システムのシステムバスエラー処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099444A JPH05298201A (ja) | 1992-04-20 | 1992-04-20 | 情報処理システムのシステムバスエラー処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099444A JPH05298201A (ja) | 1992-04-20 | 1992-04-20 | 情報処理システムのシステムバスエラー処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298201A true JPH05298201A (ja) | 1993-11-12 |
Family
ID=14247554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099444A Pending JPH05298201A (ja) | 1992-04-20 | 1992-04-20 | 情報処理システムのシステムバスエラー処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298201A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260273A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法 |
-
1992
- 1992-04-20 JP JP4099444A patent/JPH05298201A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260273A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法 |
| JP4589768B2 (ja) * | 2005-03-17 | 2010-12-01 | 株式会社リコー | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 | |
| JPH0442691B2 (ja) | ||
| JPS62293441A (ja) | デ−タ出力方式 | |
| US5774482A (en) | Apparatus and method for processing errors associated with data transfers in a computer | |
| JPH06204989A (ja) | データ通信装置 | |
| US5144628A (en) | Microprogram controller in data processing apparatus | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JP2892821B2 (ja) | データ転送装置 | |
| JPH06119193A (ja) | データ処理システム | |
| KR970002401B1 (ko) | 디지탈 시스템 버스상의 오류 검출/정정 장치 그 방법 | |
| JP2001043104A (ja) | コンピュータシステムのバス監視装置 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPH11149422A (ja) | データ保持方式 | |
| JPS63311457A (ja) | 記憶装置のデ−タ読出回路 | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPH02245939A (ja) | パリティ検査装置 | |
| JPH04220745A (ja) | バスエラー検出回路 | |
| JPH05224968A (ja) | データチェック方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JPS6010379A (ja) | デ−タ処理システムのデ−タ転送方式 | |
| JPH0215352A (ja) | 擬似障害代替診断方式 | |
| JPH1185551A (ja) | データ保持方式 | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 |