JPS5816487B2 - コンピユ−タシステムにおける多重選択検出装置 - Google Patents
コンピユ−タシステムにおける多重選択検出装置Info
- Publication number
- JPS5816487B2 JPS5816487B2 JP54079924A JP7992479A JPS5816487B2 JP S5816487 B2 JPS5816487 B2 JP S5816487B2 JP 54079924 A JP54079924 A JP 54079924A JP 7992479 A JP7992479 A JP 7992479A JP S5816487 B2 JPS5816487 B2 JP S5816487B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- gate
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はアドレス検出回路の不良による正規以外の入出
力装置の多重選択を防止するコンピュータシステムにお
ける多重選択検出装置に関する。
力装置の多重選択を防止するコンピュータシステムにお
ける多重選択検出装置に関する。
通常、コンピュータシステムは第１図に示す構成をなし
、中央処理装置１のコンピュータバス）ＣＨに複数の入
出力装置２、〜２ｎが接続されたものからなる。
、中央処理装置１のコンピュータバス）ＣＨに複数の入
出力装置２、〜２ｎが接続されたものからなる。
中でも、入出力装置２、〜２ｎは夫々第２図に示すよう
に内部の記憶装置などに所定のデータを入れたり取り出
したり指令するアドレス検出回路３およびその指令にも
とすいて上記１データの入出力を行う入出力回路４を有
する。
に内部の記憶装置などに所定のデータを入れたり取り出
したり指令するアドレス検出回路３およびその指令にも
とすいて上記１データの入出力を行う入出力回路４を有
する。
そしてアドレス検出回路３は常にコンピュータバスＣＢ
上のアドレス信号を監視し、検出アドレスが自己の入出
力装置２１〜２ｎにおける自己アドレスを示した場合、
自己が選択されたと判断して入出力回路４に入出力指令
を与え、この入出力回路４を通じてコンピュータバスＣ
Ｂ上のデータ信号を外部へ出力するか、または外部デー
タをデータ信号として取り込むように動作する。
上のアドレス信号を監視し、検出アドレスが自己の入出
力装置２１〜２ｎにおける自己アドレスを示した場合、
自己が選択されたと判断して入出力回路４に入出力指令
を与え、この入出力回路４を通じてコンピュータバスＣ
Ｂ上のデータ信号を外部へ出力するか、または外部デー
タをデータ信号として取り込むように動作する。
しかし、かかるコンピュータシステムは通常アドレス検
出回路３のアドレス選択が正常か否かを確認する手段を
持たず、部品不良などにより正規以外の入出力装置が選
択されてもこれを認知することができない。
出回路３のアドレス選択が正常か否かを確認する手段を
持たず、部品不良などにより正規以外の入出力装置が選
択されてもこれを認知することができない。
この結果、正規出力データ以外のデータを出力したり、
正規の入力データ以外のデータが取り込まれたりして、
コンピュータシステム全体の動作の信頼性が悪（なると
いう問題がある。
正規の入力データ以外のデータが取り込まれたりして、
コンピュータシステム全体の動作の信頼性が悪（なると
いう問題がある。
すなわち、アドレス検出回路３の不良等によって、アド
レス信号によって指定される正規の入出力装置とアドレ
ス信号の誤認によって指定される誤った入出力装置とが
同時に選択されるという多重選択状態が発生し、正規以
外の入出力装置から外部へデータを出力したり、間違っ
たデータを入力する。
レス信号によって指定される正規の入出力装置とアドレ
ス信号の誤認によって指定される誤った入出力装置とが
同時に選択されるという多重選択状態が発生し、正規以
外の入出力装置から外部へデータを出力したり、間違っ
たデータを入力する。
本発明はかかる従来のコンピュータシステムにおける問
題点を改善することを目的として、コンピュータバスに
接続される複数のアドレス検出回路に、入出力装置の選
択が正しいか誤っているかを検出する手段を設けること
により、誤っている場合には所定の入出力動作を禁止せ
しめ、コンピュータシステム全体の信頼性を向上せしめ
んとするコンピュータシステムにおける多重選択検出装
置を提供せんとするものである。
題点を改善することを目的として、コンピュータバスに
接続される複数のアドレス検出回路に、入出力装置の選
択が正しいか誤っているかを検出する手段を設けること
により、誤っている場合には所定の入出力動作を禁止せ
しめ、コンピュータシステム全体の信頼性を向上せしめ
んとするコンピュータシステムにおける多重選択検出装
置を提供せんとするものである。
第３図は本発明の詳細な説明する回路図で、上記各アド
レス検出回路３による選択動作を確認するためのゲート
回路が、これらの各アドレス検出回路３に直列接続され
ている。
レス検出回路３による選択動作を確認するためのゲート
回路が、これらの各アドレス検出回路３に直列接続され
ている。
各ゲート回路は、２本の検出線５０．６、の出力および
各アドレス検出回路３の出力を入力するＮＯＲ回路７，
８および９と、各アドレス検出回路出力を位相反転する
インバータ１０と、各ＮＯＲ回路７の出力を位相反転す
るインバータ１１と、各ＮＯＲ回路８，９のそれぞれ両
出力を入力とするＮＯＲ回路１２とからなる。
各アドレス検出回路３の出力を入力するＮＯＲ回路７，
８および９と、各アドレス検出回路出力を位相反転する
インバータ１０と、各ＮＯＲ回路７の出力を位相反転す
るインバータ１１と、各ＮＯＲ回路８，９のそれぞれ両
出力を入力とするＮＯＲ回路１２とからなる。
また、各ゲート回路のインバータ１１およびＮＯＲ回路
１２の出力は、それぞれ相隣接するゲート回路のＮＯＲ
回路７，８および９に選択状態検出線５２〜５ｎによっ
て次々に接続されている。
１２の出力は、それぞれ相隣接するゲート回路のＮＯＲ
回路７，８および９に選択状態検出線５２〜５ｎによっ
て次々に接続されている。
１３は多重選択検出回路である。なお、上記検出線５，
６の始端は電位Ｏボルトの電源に接続されている。
６の始端は電位Ｏボルトの電源に接続されている。
また、コンピュータバスＣＢのアドレス信号を検出する
各アドレス検出回路は自己アドレスを判定した際、信号
Ｓを出力し、各ゲート回路をコントロールする。
各アドレス検出回路は自己アドレスを判定した際、信号
Ｓを出力し、各ゲート回路をコントロールする。
次に、上記回路の動作を説明する。
先ず、アドレス信号がいずれの入出力装置をも選択して
いない場合には各入出力装置の選択動作確認用ゲート回
路の出力は選択出力なしの「０」状態となっており、検
出線５，６は「０」となっている。
いない場合には各入出力装置の選択動作確認用ゲート回
路の出力は選択出力なしの「０」状態となっており、検
出線５，６は「０」となっている。
ここで入出力装置２、のアドレス検出回路３がアドレス
信号を選択し、これに対応する入出力回路４を動作せし
めるときには、アドレス検出回路３の出力が「１」とな
り、ＮＯＲ回路７゜９をオフとなし、８をオンとする。
信号を選択し、これに対応する入出力回路４を動作せし
めるときには、アドレス検出回路３の出力が「１」とな
り、ＮＯＲ回路７゜９をオフとなし、８をオンとする。
これにより、検出線５、が「０」であるのに対し、検出
線５□は「］」になり、検出線６、が「０」であるのに
対し、検出線６２もＮＯＲ回路８□がオンのため「０」
になる。
線５□は「］」になり、検出線６、が「０」であるのに
対し、検出線６２もＮＯＲ回路８□がオンのため「０」
になる。
すなわち、入出力装置２１ の単一選択状態においては
この入出力装置２□の前の検出線５３，６□がそれぞれ
「０」、「０」であるのに対し、後の検出線５□、６□
はそれぞれ「１」、「０」となる。
この入出力装置２□の前の検出線５３，６□がそれぞれ
「０」、「０」であるのに対し、後の検出線５□、６□
はそれぞれ「１」、「０」となる。
上記のように入出力装置２、のみが選択されるべき状態
において、今仮りに入出力装置２２の部品不良差によっ
てこの入出力装置２２ も同時に誤選択されたとすると
、入出力装置２□の正常選択によってその検出線５２が
「１」、６□が「０」となっているので、入出力装置２
２の検出線５３゜６３はそれぞれ「１」、「１」となる
。
において、今仮りに入出力装置２２の部品不良差によっ
てこの入出力装置２２ も同時に誤選択されたとすると
、入出力装置２□の正常選択によってその検出線５２が
「１」、６□が「０」となっているので、入出力装置２
２の検出線５３゜６３はそれぞれ「１」、「１」となる
。
検出線５３，６３が夫々「１」となると、以後の入出力
装置が何個接続されていても最端部の多重選択検出回路
１３０入力線５ｎ、６ｎは夫々「１」となって多重選択
されたことが検出される。
装置が何個接続されていても最端部の多重選択検出回路
１３０入力線５ｎ、６ｎは夫々「１」となって多重選択
されたことが検出される。
すなわち、検出線５３，６３が夫々「１」となると、入
出力装置２ｎの各ＮＯＲ回路７，８，９の名一方の入力
端子は夫々「１」となり、入出力装置２ｎのアドレス検
出回路３のアドレス信号Ｓは「０」であるので、ＮＯＲ
回路７，９の各他方の入力は「０」で、且つ各出力も「
０」であり、反転インバータ１１の出力は「１」となる
。
出力装置２ｎの各ＮＯＲ回路７，８，９の名一方の入力
端子は夫々「１」となり、入出力装置２ｎのアドレス検
出回路３のアドレス信号Ｓは「０」であるので、ＮＯＲ
回路７，９の各他方の入力は「０」で、且つ各出力も「
０」であり、反転インバータ１１の出力は「１」となる
。
一方アドレス信号Ｓ−０によって反転インバータ１０の
出力、すなわちＮＯＲ回路８の他方の入力は「１」とな
るのでその出力は「０」となり、ＮＯＲ回路１２の入力
１ｏ１ｒＯ，ｊでその出力は「１」となる。
出力、すなわちＮＯＲ回路８の他方の入力は「１」とな
るのでその出力は「０」となり、ＮＯＲ回路１２の入力
１ｏ１ｒＯ，ｊでその出力は「１」となる。
したがって多重選択検出回路１３はその入力が「１」「
１」となったことを検出して異常と判定し、また検出線
５ｎが「１」、６ｎが「０」の場合には正常に単一選択
と判定される。
１」となったことを検出して異常と判定し、また検出線
５ｎが「１」、６ｎが「０」の場合には正常に単一選択
と判定される。
また、逆に検出線５ が「０」、６ｎが「１」の場合に
おいでは異常であり、雨検出線が「０」「０」であれば
無選択と判定される。
おいでは異常であり、雨検出線が「０」「０」であれば
無選択と判定される。
そしてかかる判定を行うことにより入出力装置の誤動作
に基くコンピュータの誤制御を禁止することができるの
で、コンピュータシステムの信頼性を向上することがで
きる。
に基くコンピュータの誤制御を禁止することができるの
で、コンピュータシステムの信頼性を向上することがで
きる。
尚、上記実施例では検出線５ｔ 、６＋の始端電位を０
ボルトとしたが、＋５ボルトとして以後全ての論理状態
を反転しても同様に動作せしめうる。
ボルトとしたが、＋５ボルトとして以後全ての論理状態
を反転しても同様に動作せしめうる。
以上のように、本発明によれば、コンピュータバスに接
続される複数の入出力装置に夫々ゲート回路を接続し、
これら各ゲート回路を２本の検出線を介して直列に接続
し、入出力装置の多重選択等を検出線の終端に接続した
選択検出回路にて検出し、その検出信号にて入出力装置
の動作を禁止し、コンピュータの誤制御を防止するよう
にしたものであるから、通常の選択動作の良否の確認手
段のもたないコンピュータシステムの信頼性を大巾に向
上させることができるものである。
続される複数の入出力装置に夫々ゲート回路を接続し、
これら各ゲート回路を２本の検出線を介して直列に接続
し、入出力装置の多重選択等を検出線の終端に接続した
選択検出回路にて検出し、その検出信号にて入出力装置
の動作を禁止し、コンピュータの誤制御を防止するよう
にしたものであるから、通常の選択動作の良否の確認手
段のもたないコンピュータシステムの信頼性を大巾に向
上させることができるものである。
［図面の簡単な説明
第１図は通常のコンピュータシステムの構成図、第２図
は同じ（入出力装置の概略構成図、第３図は本発明の構
成図である。
は同じ（入出力装置の概略構成図、第３図は本発明の構
成図である。
１・・・・・・中央処理装置、２□〜２ｎ・・・・・・
入出力装置、３・・・・・・アドレス検出回路、４・・
・・・・入出力回路、７〜１２・・・・・・選択検出手
段を構成する論理素子、１３・・・・・・多重選択検出
回路。
入出力装置、３・・・・・・アドレス検出回路、４・・
・・・・入出力回路、７〜１２・・・・・・選択検出手
段を構成する論理素子、１３・・・・・・多重選択検出
回路。
Claims (1)
- １ アドレス検出回路と入出力回路とを有する入出力装
置を複数コンピュータバスに接続し、コンピュータバス
に接続された中央処理装置にて演算処理するものに於て
、各入出力装置に前記アドレス検出回路による選択動作
を確認するためのゲート回路を備え、初段の入出力装置
のゲート回路を、前記アドレス検出回路の出力端と電位
零ボルトの電源に共通に接続された２本の検出線のうち
の一方とがその入力端に接続された第１ＯＮＯＲゲート
と該第１のＮＯＲゲートの出力端に直列に接続されたイ
ンバータとからなる第１のゲート回路部と、前記アドレ
ス検出回路の反転信号の出力端と前記検出線の一方とが
その入力端に接続された第２のＮＯＲゲートと、前記ア
ドレス検出回路の出力端と前記検出線の他方とがその入
力端に接続された第３ＯＮＯＲゲートと、該第２及び第
３のＮＯＲゲートの各出力端がその入力端に接続された
第４のＮＯＲゲートとからなる第２のゲート回路部とか
ら構成し、初段以降の入出力装置のゲート回路も初段の
入出力装置のゲート回路と同一構成とし、互に隣接した
入出力装置のゲート回路の第１のゲート回路部の入力端
に前段の入出力装置の第１のゲート回路部の出力信号線
として機能する検出線の一方と該当設の入出力装置のア
ドレス検出回路の出力端とを接続すると共に、第２のゲ
ート回路部を構成する第２ＯＮＯＲゲートの入力端に前
段の入出力装置の第１のゲート回路部の出力信号線とし
て機能する検出線の一方と該当設の入出力装置のアドレ
ス検出回路の反転出力信号端；とを接続し且つ第２のゲ
ート回路部を構成する第３ＯＮＯＲゲートの入力端に前
段の入Ｂ３ｊ−ｒ装置の第２のゲート回路部の出力信号
線として機能する検出線の他方と該当設の入出力装置の
アドレス検出回路の出力信号端とを接続し、更に最終段
の入出力装置の第１のゲート回路部の出力信号線として
機能する検出線の一方と第２のゲート回路部の出力信号
線として機能する検出線の他方とを多重選択検出回路に
接続して、２本の検出線からの検出信号に応じて前記多
重選択検出回路で所定の論；理動作を行って多重選択等
を検出してコンピュータの誤動作を防止するようにした
ことを特徴とするコンピュータシステムにおける多重選
択検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54079924A JPS5816487B2 (ja) | 1979-06-25 | 1979-06-25 | コンピユ−タシステムにおける多重選択検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54079924A JPS5816487B2 (ja) | 1979-06-25 | 1979-06-25 | コンピユ−タシステムにおける多重選択検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564824A JPS564824A (en) | 1981-01-19 |
| JPS5816487B2 true JPS5816487B2 (ja) | 1983-03-31 |
Family
ID=13703845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54079924A Expired JPS5816487B2 (ja) | 1979-06-25 | 1979-06-25 | コンピユ−タシステムにおける多重選択検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816487B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608901A (ja) * | 1983-06-29 | 1985-01-17 | Tokai Rika Co Ltd | 負荷制御装置の誤動作防止方法 |
| JPS6024661A (ja) * | 1983-07-20 | 1985-02-07 | Hitachi Ltd | 入出力カ−ドのインタ−ロツク方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467728A (en) * | 1977-11-09 | 1979-05-31 | Mitsubishi Electric Corp | Selection error detector |
-
1979
- 1979-06-25 JP JP54079924A patent/JPS5816487B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467728A (en) * | 1977-11-09 | 1979-05-31 | Mitsubishi Electric Corp | Selection error detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS564824A (en) | 1981-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPS589965B2 (ja) | マイクロコンピュ−タ出力回路 | |
| JP2531615B2 (ja) | 集積回路 | |
| JPS5827247A (ja) | 論理装置 | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| JP3212979B2 (ja) | タイミング信号誤動作検出回路 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPH0535892B2 (ja) | ||
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JPS6232739A (ja) | 切換制御方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP2803620B2 (ja) | フォルトトレラント計算機における多数決処理回路 | |
| JP2003244835A (ja) | 保護継電器 | |
| JPH0454643A (ja) | パリティ生成およびチェック回路 | |
| JPS6043548B2 (ja) | デジタル出力回路の動作確認方式 | |
| JPH0691469B2 (ja) | デコーダ回路 | |
| JPH02278343A (ja) | 診断方式 | |
| JPH02105721A (ja) | クロック信号発生回路 | |
| JPS63208964A (ja) | バス競合検出方式 | |
| JPS59121451A (ja) | 情報処理装置 | |
| JPH07221748A (ja) | フレームパルス保護外れ検出回路及び入力クロック保護外れ検出回路 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 |