JPS5854698B2 - 障害検出方式 - Google Patents
障害検出方式Info
- Publication number
- JPS5854698B2 JPS5854698B2 JP54093654A JP9365479A JPS5854698B2 JP S5854698 B2 JPS5854698 B2 JP S5854698B2 JP 54093654 A JP54093654 A JP 54093654A JP 9365479 A JP9365479 A JP 9365479A JP S5854698 B2 JPS5854698 B2 JP S5854698B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection method
- register
- fault detection
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0677—Localisation of faults
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は障害検出方式、さらに詳しくはスイッチング機
能を有する回線制御装置の２重化同期運転における障害
検出方式に関するものである。
能を有する回線制御装置の２重化同期運転における障害
検出方式に関するものである。
スイッチング機能を有する時分割多重回線制御装置の障
害を検出するために従来行なわれている方法は装置内部
に設けられているメモリ回路にパリティチェック回路を
設けるとかあるいはレジスタ回路を２個設けこれらの内
容を照合回路を設けることによって照合する等の方法で
あった。
害を検出するために従来行なわれている方法は装置内部
に設けられているメモリ回路にパリティチェック回路を
設けるとかあるいはレジスタ回路を２個設けこれらの内
容を照合回路を設けることによって照合する等の方法で
あった。
しかしこれらの方法は装置の全部の部分の異常を検出す
ることが不可能であるばかりでなく装置の障害検出に時
間を要して装置の高速操作に障害を来たしていた。
ることが不可能であるばかりでなく装置の障害検出に時
間を要して装置の高速操作に障害を来たしていた。
また２重化され同期運転する装置の各装置に含まれるレ
ジスタ回路間に照合回路を設けて異常を検出することも
行なわれていた。
ジスタ回路間に照合回路を設けて異常を検出することも
行なわれていた。
この方法は各装置にハードウェアを２重に２個設ける金
物が増加する欠点はなくなるがこれとても該装置の全部
の部分の異常を検出することは不可能であった。
物が増加する欠点はなくなるがこれとても該装置の全部
の部分の異常を検出することは不可能であった。
本発明の目的はスイッチング機能を有し２重化同期運転
される時分割多重回線制御装置の全部の部分の障害を迅
速に検出する障害検出方式を提供することにある。
される時分割多重回線制御装置の全部の部分の障害を迅
速に検出する障害検出方式を提供することにある。
本発明によればスイッチング機能を有する時分割多重回
線制御装置を２重化して同期動作せしめ、前記装置のそ
れぞれの最終出力である送信データを照合する照合回路
を前記装置毎に具備し、前記照合回路の出力により前記
装置の異常を検出可能としたことを特徴とする障害検出
方式が提案される。
線制御装置を２重化して同期動作せしめ、前記装置のそ
れぞれの最終出力である送信データを照合する照合回路
を前記装置毎に具備し、前記照合回路の出力により前記
装置の異常を検出可能としたことを特徴とする障害検出
方式が提案される。
以下本発明にかかる障害検出方式の実施例について図面
により詳細に説明する。
により詳細に説明する。
第１図は本発明にかかる方式の１実施例を示し、同図に
おいて１ａおよび１ｂは回線制御装置、２は受信データ
収録回路、３は送信データ分配回路、４ａおよび４ｂは
本発明にかかる照合回路、ＲＤは受信データ、ＳＤは送
信データをそれぞれ示す。
おいて１ａおよび１ｂは回線制御装置、２は受信データ
収録回路、３は送信データ分配回路、４ａおよび４ｂは
本発明にかかる照合回路、ＲＤは受信データ、ＳＤは送
信データをそれぞれ示す。
第２図は第１図における回線制御装置１ａ、１ｂの詳細
なブロック図であって、図において、１１はタイムスロ
ットカウンタ、１２は出力チャンネル番号を記憶するメ
モＩＪ、１２ａはパリティチェック回路、１３は入力チ
ャンネル番号を保持するレジスタ、１４はメモリ１２の
内容を保持しているレジスタ、１５は回線番号を保持し
ているレジスタ、１６はＣＰＵへ報告する時の報告チャ
ンネル番号を保持しているレジスタ、１７は送信制御語
および受信制御語を記憶しているチャンネルコントロー
ルメモリ １７ａはパリティチェック回路、１８は送信
制御語および受信制御語を保持するロードレジスタ、１
９は回線処理用論理回路、２０はメモリ１７にデータを
書込むためのストアレジスタ、２１はＣＰＵへ報告する
ときの報告データを保持しているバッファレジスタ、２
２は論理部２重化チェックのため受信制御語を保持する
診断レジスタ、２３は回線処理用論理回路の２重化部、
２４は照合回路である。
なブロック図であって、図において、１１はタイムスロ
ットカウンタ、１２は出力チャンネル番号を記憶するメ
モＩＪ、１２ａはパリティチェック回路、１３は入力チ
ャンネル番号を保持するレジスタ、１４はメモリ１２の
内容を保持しているレジスタ、１５は回線番号を保持し
ているレジスタ、１６はＣＰＵへ報告する時の報告チャ
ンネル番号を保持しているレジスタ、１７は送信制御語
および受信制御語を記憶しているチャンネルコントロー
ルメモリ １７ａはパリティチェック回路、１８は送信
制御語および受信制御語を保持するロードレジスタ、１
９は回線処理用論理回路、２０はメモリ１７にデータを
書込むためのストアレジスタ、２１はＣＰＵへ報告する
ときの報告データを保持しているバッファレジスタ、２
２は論理部２重化チェックのため受信制御語を保持する
診断レジスタ、２３は回線処理用論理回路の２重化部、
２４は照合回路である。
第１図および第２図のごとく構成された回路において本
発明の特徴とするところは最終出力である送出データの
みを照合するためのきわめて簡単な照合回路を設けであ
ることである。
発明の特徴とするところは最終出力である送出データの
みを照合するためのきわめて簡単な照合回路を設けであ
ることである。
この照合回路４ａ、４ｂは入力に異なった信号が入力し
たときに”１″を出力し入力に同信号が入力した場合に
は“Ｏ”を出力する。
たときに”１″を出力し入力に同信号が入力した場合に
は“Ｏ”を出力する。
この照合回路は装置の最終出力をチェックしているため
に該装置のどこに異常が発生してもこれを検出すること
ができる。
に該装置のどこに異常が発生してもこれを検出すること
ができる。
なお第１図の回路において照合回路４ａ、４ｂの出力に
゛ｌパが発生した場合それが装置１ａおよび１ｂの何れ
に異常を発生したのかは判別できない。
゛ｌパが発生した場合それが装置１ａおよび１ｂの何れ
に異常を発生したのかは判別できない。
この場合にはさらに装置内のメモリパリティチェック回
路あるいはレジスタの照合回路２４をチェックすること
により異常の発生した装置を検出することができる。
路あるいはレジスタの照合回路２４をチェックすること
により異常の発生した装置を検出することができる。
パリティチェック回路もしくはレジスタの照合回路に異
常がない場合はそれらの部分以外に異常が発生したので
あるからこれを点検すべきことはいうまでもない。
常がない場合はそれらの部分以外に異常が発生したので
あるからこれを点検すべきことはいうまでもない。
以上のごとく本発明によれば装置のどの部分に異常が発
生してもこれを迅速に検出できるから２重化され同期運
転される回線制御装置に適用してその効果は頗る犬であ
る。
生してもこれを迅速に検出できるから２重化され同期運
転される回線制御装置に適用してその効果は頗る犬であ
る。
第１図は本発明にかかる障害検出方式のブロック図、第
２図は第１図の回線制御装置の詳細ブロック図である。 図において４３および４ｂが照合回路である。
２図は第１図の回線制御装置の詳細ブロック図である。 図において４３および４ｂが照合回路である。
Claims (1)
- １ スイッチング機能を有する時分割多重回線制御装置
を２重化して同期動作せしめ、前記装置のそれぞれの最
終出力である送信データを照合する照合回路を前記装置
毎に具備し、前記照合回路の出力により前記装置の異常
を検出可能としたことを特徴とする障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54093654A JPS5854698B2 (ja) | 1979-07-25 | 1979-07-25 | 障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54093654A JPS5854698B2 (ja) | 1979-07-25 | 1979-07-25 | 障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5619253A JPS5619253A (en) | 1981-02-23 |
| JPS5854698B2 true JPS5854698B2 (ja) | 1983-12-06 |
Family
ID=14088361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54093654A Expired JPS5854698B2 (ja) | 1979-07-25 | 1979-07-25 | 障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854698B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522960Y2 (ja) * | 1987-09-29 | 1993-06-11 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857843A (ja) * | 1981-09-30 | 1983-04-06 | Fujitsu Ltd | デ−タ回線交換装置のチエツク方式 |
-
1979
- 1979-07-25 JP JP54093654A patent/JPS5854698B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522960Y2 (ja) * | 1987-09-29 | 1993-06-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5619253A (en) | 1981-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746322B2 (ja) | 障害装置特定システム | |
| EP2527985B1 (en) | System and method for 1553 bus operation self checking | |
| JP3211878B2 (ja) | 通信処理制御手段及びそれを備えた情報処理装置 | |
| JPS5854698B2 (ja) | 障害検出方式 | |
| JPH0442691B2 (ja) | ||
| JPH08297588A (ja) | 二重照合装置 | |
| JP2005006376A (ja) | 電気車のフェールセーフｃｐｕ処理装置 | |
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| JP3395288B2 (ja) | 情報処理装置と情報処理方法 | |
| JPH01277951A (ja) | データ転送装置 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS6145549Y2 (ja) | ||
| JPS6362042A (ja) | 障害検出回路 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH08328602A (ja) | 二重系切替方式 | |
| JPH02278343A (ja) | 診断方式 | |
| JPH05134945A (ja) | バスインターフエース機構 | |
| JPH05289896A (ja) | フォールトトレラントコンピュータ | |
| JPH01224852A (ja) | バス障害検出方式 | |
| JPH0377546B2 (ja) | ||
| JPS61134846A (ja) | 電子計算機システム | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPH01236331A (ja) | エラー検出方式 | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPH08272637A (ja) | ２重化システム |