JPH03126149A - バスシステム診断方式 - Google Patents
バスシステム診断方式Info
- Publication number
- JPH03126149A JPH03126149A JP1265426A JP26542689A JPH03126149A JP H03126149 A JPH03126149 A JP H03126149A JP 1265426 A JP1265426 A JP 1265426A JP 26542689 A JP26542689 A JP 26542689A JP H03126149 A JPH03126149 A JP H03126149A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- address
- peripheral device
- check
- device control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 230000002159 abnormal effect Effects 0.000 claims abstract description 3
- 238000002405 diagnostic procedure Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 238000003745 diagnosis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバスシステム診断方式、特に中央処理装置と複
数の周辺装置のそれぞれの周辺装置制御部とが共通のア
ドレスバスおよびデータバスによって接続された情報処
理装置におけるバスシステム診断方式に関する。
数の周辺装置のそれぞれの周辺装置制御部とが共通のア
ドレスバスおよびデータバスによって接続された情報処
理装置におけるバスシステム診断方式に関する。
従来、この種のバスシステム診断方式は、アドレスバス
およびデータバスのそれぞれにパリティビット線を設け
、中央処理装置から出力されるアドレスおよびデータに
パリティビットを付加したデータを、共通または周辺装
置制御部ごとに設けられたパリティチェック回路でチエ
ツクし、アドレスで指定された周辺装置の周辺装置制御
部がアクセスの可否を中央処理装置に返答することで、
パリティチェック結果の良否を兼ねるようになっている
。
およびデータバスのそれぞれにパリティビット線を設け
、中央処理装置から出力されるアドレスおよびデータに
パリティビットを付加したデータを、共通または周辺装
置制御部ごとに設けられたパリティチェック回路でチエ
ツクし、アドレスで指定された周辺装置の周辺装置制御
部がアクセスの可否を中央処理装置に返答することで、
パリティチェック結果の良否を兼ねるようになっている
。
上述した従来のバスシステム診断方式は、中央処理装置
がアクセスしようとする周辺装置の周辺装置制御部のみ
が自分に対するデータのパリテイビットから良否をチエ
ツクし報告しているので、それ以外の周辺装置制御部に
対するバスの良否が得られないという欠点がある。また
他の周辺装置制御部からもパリティチェックの結果を得
ようとすると、別にチエツク結実用の応答線・が必要と
なり、バスシスムが複雑になるという問題点がある。
がアクセスしようとする周辺装置の周辺装置制御部のみ
が自分に対するデータのパリテイビットから良否をチエ
ツクし報告しているので、それ以外の周辺装置制御部に
対するバスの良否が得られないという欠点がある。また
他の周辺装置制御部からもパリティチェックの結果を得
ようとすると、別にチエツク結実用の応答線・が必要と
なり、バスシスムが複雑になるという問題点がある。
本発明のバスシステム診断方式は、中央処理装置と複数
の周辺装置のそれぞれの周辺装置制御部とがパリテイビ
ットを付加された共通のアドレスバスおよびデータバス
により接続されているバスシステムにおいて、自分のア
ドレスの検出とアドレスバスおよびデータバスのパリテ
ィチェックとを行ない、自分のアドレスを検出しパリテ
ィチェック結果が正しいときに良信号を出力し、自分の
アドレスを検出しないかパリティチェック結果が正しく
ないときはエラー信号を出力する周辺装置制御部ごとに
設けられたバスチエツク手段と、このバスチェック手段
の出力とアドレスバスおよびデータバスとに接続され、
指定されたアドレスに対応するバスチェック手段からの
み良信号を受けなときバスシステムを正常とし、このと
き以外は不正常として中央処理装置にバスチェック手段
からの出力状態を前記データバスを介して報告する応答
判定手段とを有することにより構成される。
の周辺装置のそれぞれの周辺装置制御部とがパリテイビ
ットを付加された共通のアドレスバスおよびデータバス
により接続されているバスシステムにおいて、自分のア
ドレスの検出とアドレスバスおよびデータバスのパリテ
ィチェックとを行ない、自分のアドレスを検出しパリテ
ィチェック結果が正しいときに良信号を出力し、自分の
アドレスを検出しないかパリティチェック結果が正しく
ないときはエラー信号を出力する周辺装置制御部ごとに
設けられたバスチエツク手段と、このバスチェック手段
の出力とアドレスバスおよびデータバスとに接続され、
指定されたアドレスに対応するバスチェック手段からの
み良信号を受けなときバスシステムを正常とし、このと
き以外は不正常として中央処理装置にバスチェック手段
からの出力状態を前記データバスを介して報告する応答
判定手段とを有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である０図にお
いて、中央処理装置１に接続されているアドレスおよび
データバス２にはパリティビット生成回路３が接続され
、アドレスおよびデータバス２には周辺装置制御部７１
．〜７Ｎとこれらと対となるバスチエツク回路８１．〜
８Ｎとが接続されている。またバスチェック回路８１．
〜８Ｎのそれぞれにはパリティビット生成回路３の出力
線であるパリティビット線４が接続されている。さらに
バスチェック回路８１．〜８Ｎのそれぞれからの応答信
号線９１．〜９Ｎが応答判定回路５に接続され、応答判
定回路５はアドレスおよびデータバス２に接続されてい
ると共に、割込信号線６によって中央処理装置１に接続
されている。
いて、中央処理装置１に接続されているアドレスおよび
データバス２にはパリティビット生成回路３が接続され
、アドレスおよびデータバス２には周辺装置制御部７１
．〜７Ｎとこれらと対となるバスチエツク回路８１．〜
８Ｎとが接続されている。またバスチェック回路８１．
〜８Ｎのそれぞれにはパリティビット生成回路３の出力
線であるパリティビット線４が接続されている。さらに
バスチェック回路８１．〜８Ｎのそれぞれからの応答信
号線９１．〜９Ｎが応答判定回路５に接続され、応答判
定回路５はアドレスおよびデータバス２に接続されてい
ると共に、割込信号線６によって中央処理装置１に接続
されている。
以上の構成において、バスチェック回路８１゜〜８Ｎは
それぞれアドレスおよびデータバス２とパリティビット
線４とからパリティチェックを行ないアドレスおよびデ
ータバス２上のアドレスから自分宛へのアクセスか否か
を判断する。そこでパリティチェック結果が正しく、ア
ドレスが自分宛であれば良信号を、パリティチェック結
果が不正で、アドレスが自分宛でなければエラー信号を
応答信号線９１．〜９Ｎに送出する。応答判定回路５は
応答信号線９１．〜９Ｎの信号を同時にチエツクし、指
定されたアドレスの周辺装置に対応するバスチェック回
路から良信号を受け、それ以外からは全てエラー信号を
受けたならバスシステムは正常と判定する。若し応答信
号線９１．〜９Ｎの全てからエラー信号を受ければ指定
されたアドレスの周辺装置に対応する周辺装置制御部に
おけるパリティエラーか、中央処理装置１が存在しない
周辺装置をアクセスしたと判定する。また、指定された
アドレスに対応する応答信号線に良信号があって、更に
指定されないアドレスに対応する応答信号線にも良信号
があれば、この指定されないアドレスに対応する周辺装
置制御部にエラーがあったと判定する。さらにまた指定
されたアドレスに対応する応答信号線にエラー信号があ
り、それ以外の応答信号線のうちに一つだけ良信号があ
れば、周辺装置と中央処理装置との間にアドレス設定時
に誤りが存在していると判定する。
それぞれアドレスおよびデータバス２とパリティビット
線４とからパリティチェックを行ないアドレスおよびデ
ータバス２上のアドレスから自分宛へのアクセスか否か
を判断する。そこでパリティチェック結果が正しく、ア
ドレスが自分宛であれば良信号を、パリティチェック結
果が不正で、アドレスが自分宛でなければエラー信号を
応答信号線９１．〜９Ｎに送出する。応答判定回路５は
応答信号線９１．〜９Ｎの信号を同時にチエツクし、指
定されたアドレスの周辺装置に対応するバスチェック回
路から良信号を受け、それ以外からは全てエラー信号を
受けたならバスシステムは正常と判定する。若し応答信
号線９１．〜９Ｎの全てからエラー信号を受ければ指定
されたアドレスの周辺装置に対応する周辺装置制御部に
おけるパリティエラーか、中央処理装置１が存在しない
周辺装置をアクセスしたと判定する。また、指定された
アドレスに対応する応答信号線に良信号があって、更に
指定されないアドレスに対応する応答信号線にも良信号
があれば、この指定されないアドレスに対応する周辺装
置制御部にエラーがあったと判定する。さらにまた指定
されたアドレスに対応する応答信号線にエラー信号があ
り、それ以外の応答信号線のうちに一つだけ良信号があ
れば、周辺装置と中央処理装置との間にアドレス設定時
に誤りが存在していると判定する。
また応答判定回路５においてバスシステムが正常でない
と判定したときは、割込み信号線６を介して中央処理装
置１に割込みを行ない、応答判定回路５からアドレスお
よびデータバス２を介して誤り状態を中央処理装置１に
転送する。
と判定したときは、割込み信号線６を介して中央処理装
置１に割込みを行ない、応答判定回路５からアドレスお
よびデータバス２を介して誤り状態を中央処理装置１に
転送する。
なお本実施例ではアドレスバスとデータバスとに一括し
てパリティビットを付加した場合を示しているが、アド
レスバスとデータバス２とにそれぞれパリティビットを
付加した場合も同様に実施できることは明らかである。
てパリティビットを付加した場合を示しているが、アド
レスバスとデータバス２とにそれぞれパリティビットを
付加した場合も同様に実施できることは明らかである。
以上説明したように本発明は、中央処理装置と複数の周
辺装置のそれぞれの周辺装置制御部とを共通のアドレス
バスおよびデータバスにより接続しているバスシステム
において、中央処理装置が何れの周辺装置をアクセスし
たときも、各周辺装置制御部においてパリティチェック
を行ない、その結果を纏めて良否を判定し、誤りありと
判定したときはその状態を中央処理装置に報告している
ので、バスシステムの複雑さを増すことなく、バスシス
テムの信頼性を向上させる効果がある。
辺装置のそれぞれの周辺装置制御部とを共通のアドレス
バスおよびデータバスにより接続しているバスシステム
において、中央処理装置が何れの周辺装置をアクセスし
たときも、各周辺装置制御部においてパリティチェック
を行ない、その結果を纏めて良否を判定し、誤りありと
判定したときはその状態を中央処理装置に報告している
ので、バスシステムの複雑さを増すことなく、バスシス
テムの信頼性を向上させる効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・中央処理装置、２・・・アドレスおよびデータ
バス、３・・・パリティビット生成回路、４・・・パリ
ティビット線、５・・・応答判定回路、６・・・割込み
信号線、７１．〜７Ｎ・・・周辺装置制御部、８１．〜
８Ｎ・・・バスチェック回路、９１．〜９Ｎ・・・応答
信号線。
バス、３・・・パリティビット生成回路、４・・・パリ
ティビット線、５・・・応答判定回路、６・・・割込み
信号線、７１．〜７Ｎ・・・周辺装置制御部、８１．〜
８Ｎ・・・バスチェック回路、９１．〜９Ｎ・・・応答
信号線。
Claims (1)
- 中央処理装置と複数の周辺装置のそれぞれの周辺装置制
御部とがパリテイビットを付加された共通のアドレスバ
スおよびデータバスにより接続されているバスシステム
において、自分のアドレスの検出とアドレスバスおよび
データバスのパリテイチェックとを行ない、自分のアド
レスを検出しパリテイチェック結果が正しいときに良信
号を出力し、自分のアドレスを検出しないかパリテイチ
ェック結果が正しくないときはエラー信号を出力する周
辺装置制御部ごとに設けられたバスチェック手段と、こ
のバスチェック手段の出力とアドレスバスおよびデータ
バスとに接続され、指定されたアドレスに対応するバス
チェック手段からのみ良信号を受けたときバスシステム
を正常とし、このとき以外は不正常として中央処理装置
にバスチェック手段からの出力状態を前記データバスを
介して報告する応答判定手段とを有することを特徴とす
るバスシステム診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1265426A JPH03126149A (ja) | 1989-10-11 | 1989-10-11 | バスシステム診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1265426A JPH03126149A (ja) | 1989-10-11 | 1989-10-11 | バスシステム診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126149A true JPH03126149A (ja) | 1991-05-29 |
Family
ID=17416994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1265426A Pending JPH03126149A (ja) | 1989-10-11 | 1989-10-11 | バスシステム診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03126149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200419A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | バスインタフェース装置 |
-
1989
- 1989-10-11 JP JP1265426A patent/JPH03126149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200419A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | バスインタフェース装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746322B2 (ja) | 障害装置特定システム | |
| JPH10340212A (ja) | クロック同期バス上の障害を分離する方法 | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPH0354652A (ja) | 入出力ポートの障害きりわけ方法 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH02173852A (ja) | バス診断装置 | |
| JPH02297650A (ja) | 受信装置 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0528006A (ja) | マイクロプロセツサ監視回路 | |
| JPH08263394A (ja) | バス試験システム | |
| JPH0331953A (ja) | 情報処理装置 | |
| JPS6218943B2 (ja) | ||
| JPH0312748A (ja) | 故障診断方式 | |
| JPH0581174A (ja) | Ｃｐｕ装置のアクセス確認回路 | |
| JPS61160148A (ja) | プロセスデ−タ入出力装置 | |
| JPS63208964A (ja) | バス競合検出方式 | |
| JPH0782068B2 (ja) | 診断回路 | |
| JPH04346145A (ja) | 情報処理装置 | |
| JPS6089993A (ja) | プリント基板の異常検出方法 |