JPH0782068B2 - 診断回路 - Google Patents
診断回路Info
- Publication number
- JPH0782068B2 JPH0782068B2 JP60086901A JP8690185A JPH0782068B2 JP H0782068 B2 JPH0782068 B2 JP H0782068B2 JP 60086901 A JP60086901 A JP 60086901A JP 8690185 A JP8690185 A JP 8690185A JP H0782068 B2 JPH0782068 B2 JP H0782068B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- circuit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、診断回路、特に、エラー検出回路の正常性確
認のための診断回路に関する。
認のための診断回路に関する。
近年、情報処理装置は複雑になってきており、装置の障
害時、その原因である故障箇所を、すぐに指摘できるよ
うに、装置内に制御信号およびデータに対するエラー検
出回路が置かれている。またこのエラー検出回路が正常
に働いているかを確認するためのエラー検出回路試験を
行なう必要がある。
害時、その原因である故障箇所を、すぐに指摘できるよ
うに、装置内に制御信号およびデータに対するエラー検
出回路が置かれている。またこのエラー検出回路が正常
に働いているかを確認するためのエラー検出回路試験を
行なう必要がある。
第２図を参照すると、従来のエラー検出回路試験回路
は、論理組合せ回路10、20および30と、エラー検出部40
とから構成されている。
は、論理組合せ回路10、20および30と、エラー検出部40
とから構成されている。
論理組合せ回路10は、入力信号100−１〜100−ｎと疑障
信号501とを入力し、出力信号110を出力する。具体的に
は、論理組合せ回路10は、入力信号100−１〜100−ｎを
監視して故障の発生を検出する。そして、疑障信号501
を受信すると、入力信号100−１〜100−ｎのみが入力さ
れるときとは異なる結果を、出力信号110に出力する。
つまり、入力信号100−１〜100−ｎが正常であるときで
も、出力信号110に、故障を検出した旨の出力を行う。
信号501とを入力し、出力信号110を出力する。具体的に
は、論理組合せ回路10は、入力信号100−１〜100−ｎを
監視して故障の発生を検出する。そして、疑障信号501
を受信すると、入力信号100−１〜100−ｎのみが入力さ
れるときとは異なる結果を、出力信号110に出力する。
つまり、入力信号100−１〜100−ｎが正常であるときで
も、出力信号110に、故障を検出した旨の出力を行う。
エラー検出部40は、出力信号110、120および130を入力
して、エラー信号400を出力する。エラー検出部40は、
出力信号110、120および310の少なくとも１つが故障発
生を通知しているときに、エラー信号400を出力する。
して、エラー信号400を出力する。エラー検出部40は、
出力信号110、120および310の少なくとも１つが故障発
生を通知しているときに、エラー信号400を出力する。
なお、出力信号110、210および310は、図示しない他の
論理組合せ回路に入力される。これらの論理組合せ回路
も、エラー検出部40と同様、エラー処理を行うものであ
る。
論理組合せ回路に入力される。これらの論理組合せ回路
も、エラー検出部40と同様、エラー処理を行うものであ
る。
上述した従来の診断回路の例である第２図に示すような
構成の場合、論理組合せ回路10,20および30の各々に対
応して必ず擬障信号501,擬障信号502および擬障信号503
が必要である。大規模な情報処理装置の場合、上記のよ
うなエラー検出の対象となる組合せ回路の数は莫大なも
のとなり、それに対応して、擬障信号の数も莫大なもの
となるという欠点がある。
構成の場合、論理組合せ回路10,20および30の各々に対
応して必ず擬障信号501,擬障信号502および擬障信号503
が必要である。大規模な情報処理装置の場合、上記のよ
うなエラー検出の対象となる組合せ回路の数は莫大なも
のとなり、それに対応して、擬障信号の数も莫大なもの
となるという欠点がある。
本発明の診断回路は、複数の入力信号から１つ以上の出
力信号を生成し前記複数の入力信号のうち少なくとも１
つと擬似的な故障信号である擬障信号とを入力とする論
理積手段の出力が真値のときと偽値のときで前記出力信
号が異なる結果となる複数個の論理組合せ回路と、複数
の前記組合せ回路の前記出力信号のうち各々少なくとも
１つずつを入力とし複数の前記論理組合せ回路のうちの
論理が一箇所でも故障し前記出力信号が正常のときと異
なるときあるいは少なくとも１つの前記論理組合せ回路
の前記論理積手段の出力が真値のときにエラー信号を出
力するエラー検出部とを含んで構成される。
力信号を生成し前記複数の入力信号のうち少なくとも１
つと擬似的な故障信号である擬障信号とを入力とする論
理積手段の出力が真値のときと偽値のときで前記出力信
号が異なる結果となる複数個の論理組合せ回路と、複数
の前記組合せ回路の前記出力信号のうち各々少なくとも
１つずつを入力とし複数の前記論理組合せ回路のうちの
論理が一箇所でも故障し前記出力信号が正常のときと異
なるときあるいは少なくとも１つの前記論理組合せ回路
の前記論理積手段の出力が真値のときにエラー信号を出
力するエラー検出部とを含んで構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図であり、第
２図に示す実施例と異なるところは、第２図に示す擬障
信号501,擬障信号502および擬障信号503の各々を、擬障
信号500と入力信号100−ｎの論理積手段15の出力信号で
ある擬障信号501,擬障信号500と入力信号200−ｎの論理
積手段25の出力信号である擬障信号205および、擬障信
号500と入力信号300−ｎの論理積手段35の出力信号であ
る擬障信号503にそれぞれ置き換えたことである。
２図に示す実施例と異なるところは、第２図に示す擬障
信号501,擬障信号502および擬障信号503の各々を、擬障
信号500と入力信号100−ｎの論理積手段15の出力信号で
ある擬障信号501,擬障信号500と入力信号200−ｎの論理
積手段25の出力信号である擬障信号205および、擬障信
号500と入力信号300−ｎの論理積手段35の出力信号であ
る擬障信号503にそれぞれ置き換えたことである。
次に、第１図に示す実施例の動作を説明する。
まず、通常の動作を以下に述べる。
第１図に示す診断装置は情報処理装置の一部分として構
成されるものである。第１図の構成のうち、論理組合せ
回路10、20および30は、入力信号100−１〜100−ｎ、20
0−１〜200−ｎおよび3001−〜300−ｎを入力して故障
を検出するものであり、その故障検出の結果である出力
信号110、120および130は、エラー検出部40で行われる
エラー検出の対象となる。エラー検出部40は、出力信号
110、210および310の少なくとも１つが異常時の信号を
送出しているとき、エラー信号400を出力する。
成されるものである。第１図の構成のうち、論理組合せ
回路10、20および30は、入力信号100−１〜100−ｎ、20
0−１〜200−ｎおよび3001−〜300−ｎを入力して故障
を検出するものであり、その故障検出の結果である出力
信号110、120および130は、エラー検出部40で行われる
エラー検出の対象となる。エラー検出部40は、出力信号
110、210および310の少なくとも１つが異常時の信号を
送出しているとき、エラー信号400を出力する。
また、出力信号110、210および310は、図示しない他の
論理組合せ回路に入力する。これら他の論理組合せ回路
は、エラー検出部40と同様、エラー処理を行うものであ
る。通常は、他の論理組合せ回路から入ってきた入力信
号100−１〜100−n,200−１〜200−ｎおよび300−１〜3
00−ｎより、それぞれ論理組合せ回路10,20および30に
おいて出力信号110,出力信号210および出力信号310が生
成され、またそれらが他の論理組合せ回路の入力とな
る。この時、擬障信号500は入力されないようにし（論
理的に“0"）、擬障信号105,擬障信号205および擬障信
号305も論理積手段15,25,35により入力されない。ま
た、そのとき、論理組合せ回路10,20または30の内で障
害が検出されると、出力信号110,出力信号210または出
力信号310は正常な場合と違った結果となり、エラー検
出部40で検出されエラー信号400が出力され、故障のあ
ったことがわかる。
論理組合せ回路に入力する。これら他の論理組合せ回路
は、エラー検出部40と同様、エラー処理を行うものであ
る。通常は、他の論理組合せ回路から入ってきた入力信
号100−１〜100−n,200−１〜200−ｎおよび300−１〜3
00−ｎより、それぞれ論理組合せ回路10,20および30に
おいて出力信号110,出力信号210および出力信号310が生
成され、またそれらが他の論理組合せ回路の入力とな
る。この時、擬障信号500は入力されないようにし（論
理的に“0"）、擬障信号105,擬障信号205および擬障信
号305も論理積手段15,25,35により入力されない。ま
た、そのとき、論理組合せ回路10,20または30の内で障
害が検出されると、出力信号110,出力信号210または出
力信号310は正常な場合と違った結果となり、エラー検
出部40で検出されエラー信号400が出力され、故障のあ
ったことがわかる。
次に、エラー検出部40の試験について説明する。
このとき、擬障信号500を入力する。（論理的に“1"）
まず論理組合せ回路10の出力信号110が正常でないと
き、エラー検出部40がエラー信号400を正しく出力する
かどうかを試験する方法を述べる。
まず論理組合せ回路10の出力信号110が正常でないと
き、エラー検出部40がエラー信号400を正しく出力する
かどうかを試験する方法を述べる。
入力信号100−１〜100−n,200−１〜200−ｎおよび300
−１〜300−ｎのうち、入力信号200−ｎおよび300−ｎ
は入力せず（論理的に“0"）、また入力信号100−ｎは
入力し（論理的に“1"）、その他の入力信号は自由な組
合せとする。このとき、擬障信号105は論理組合せ回路1
0に入力され、それに対応して出力信号110は誤ったも
の、すなわち、障害を検出した旨の信号が出力される。
それに対して擬障信号205および擬障信号305は入力され
ず、出力信号210および出力信号310は正常な信号が出力
される。
−１〜300−ｎのうち、入力信号200−ｎおよび300−ｎ
は入力せず（論理的に“0"）、また入力信号100−ｎは
入力し（論理的に“1"）、その他の入力信号は自由な組
合せとする。このとき、擬障信号105は論理組合せ回路1
0に入力され、それに対応して出力信号110は誤ったも
の、すなわち、障害を検出した旨の信号が出力される。
それに対して擬障信号205および擬障信号305は入力され
ず、出力信号210および出力信号310は正常な信号が出力
される。
以上より、エラー検出部40でエラーの検出が行なわれる
はずであり、エラー信号400が出力されないときは、エ
ラー検出部40または論理組合せ回路10に故障があること
がわかる。出力信号210または出力信号310が正常でない
とき、エラー検出部40で正しく、エラー検出が行なわれ
るかの試験は同様に考えればよい。
はずであり、エラー信号400が出力されないときは、エ
ラー検出部40または論理組合せ回路10に故障があること
がわかる。出力信号210または出力信号310が正常でない
とき、エラー検出部40で正しく、エラー検出が行なわれ
るかの試験は同様に考えればよい。
本発明の診断回路は、擬障信号と、各論理組合せ回路の
入力信号の論理積結果を、各論理組合せ回路の擬障信号
とすることにより、擬障信号を１種類とすることがで
き、擬障信号数の削減により、ハードウェア量の削減も
できるという効果がある。
入力信号の論理積結果を、各論理組合せ回路の擬障信号
とすることにより、擬障信号を１種類とすることがで
き、擬障信号数の削減により、ハードウェア量の削減も
できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 100−１〜100−n,200−１〜200−n,300−１〜300−ｎ…
…入力信号、15,25,35……論理積手段、500……擬障信
号、10,20,30……論理組合せ回路、40……エラー検出
部、105,205,305,500,501,502,503……擬障信号、110,2
10,310……出力信号、400……エラー信号。
従来の一例を示すブロック図である。 100−１〜100−n,200−１〜200−n,300−１〜300−ｎ…
…入力信号、15,25,35……論理積手段、500……擬障信
号、10,20,30……論理組合せ回路、40……エラー検出
部、105,205,305,500,501,502,503……擬障信号、110,2
10,310……出力信号、400……エラー信号。
Claims (1)
- 【請求項１】入力信号と第１の信号とを入力してこの第
１の信号が真値のときと偽値のときで異なる出力信号を
出力する複数の論理組合せ手段と、 この複数個の論理組合せ回路の各々に設けられ共通の疑
障信号と対応する前記論理組合せ回路の入力信号の１つ
との論理積を出力する複数の論理積手段と、 前記論理組合せ回路のうち少なくとも１つの出力信号が
故障を通知しているときにエラー信号を出力するエラー
検出部とを含む診断回路において、 前記複数の論理組合せ回路が入力する前記第１の信号が
対応する前記論理積回路の出力であることを特徴とする
診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086901A JPH0782068B2 (ja) | 1985-04-23 | 1985-04-23 | 診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086901A JPH0782068B2 (ja) | 1985-04-23 | 1985-04-23 | 診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61245069A JPS61245069A (ja) | 1986-10-31 |
| JPH0782068B2 true JPH0782068B2 (ja) | 1995-09-06 |
Family
ID=13899734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60086901A Expired - Lifetime JPH0782068B2 (ja) | 1985-04-23 | 1985-04-23 | 診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782068B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4375718A1 (en) | 2022-09-21 | 2024-05-29 | Yamaichi Electronics Co., Ltd. | Receptacle assembly, cage, and mounting method |
-
1985
- 1985-04-23 JP JP60086901A patent/JPH0782068B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4375718A1 (en) | 2022-09-21 | 2024-05-29 | Yamaichi Electronics Co., Ltd. | Receptacle assembly, cage, and mounting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61245069A (ja) | 1986-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (ja) | 障害装置特定システム | |
| US4926425A (en) | System for testing digital circuits | |
| JPH0782068B2 (ja) | 診断回路 | |
| JPH0354652A (ja) | 入出力ポートの障害きりわけ方法 | |
| EP0385404B1 (en) | Clock failure recovery system | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JP3118742B2 (ja) | クロック擾乱時の装置誤動作防止方式 | |
| JPS6161427B2 (ja) | ||
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JP2767820B2 (ja) | 異常監視部の診断装置 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| SU962913A1 (ru) | Устройство дл фиксации сбоев электронно-вычислительной машины | |
| JP3204177B2 (ja) | 波形整形回路の故障診断装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JP2531372B2 (ja) | 故障検出回路 | |
| JPS63316597A (ja) | 装置監視方式 | |
| JPH0458335A (ja) | 故障報告回路 | |
| JPH06332733A (ja) | 障害検出装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH05260169A (ja) | 障害装置検出装置 | |
| JPS5835623A (ja) | 自己診断機能付デイジタル出力装置 | |
| JPH0512057A (ja) | データ処理装置 | |
| JPS6267478A (ja) | アラ−ム検出回路の動作確認方式 | |
| JPH05235907A (ja) | 誤り計数回路監視装置 |