JPS6291870A - 回路ユニツトの異常検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し概要〕 入力信号に対して所定の信号出力を行なう回路ユニツ］
−の当該入力信号と出力信号に基づいて回路ユニットの
異常を検出する装置において、高速を要する回路ユニッ
トでも常時監視できるようにするため、回路ユニットに
対する入力信号及び回路ユニットからの出力信号を入力
し、当該両信号が回路ユニットの機能に基づいた関係に
なっているか否かを判別するハードウェアとしての判別
回路を備えるようにした。

［産業上の利用分野］ 本発明は、入力信号に対して所定の信号出力を行なう回
路ユニットの異常検出装置に係り、詳しくは、上記入力
信号と対応する出力信号とに基づいて当該回路ユニット
の異常を検出する回路ユニットの異常検出装置に関する
。

［従来の技術］ 従来、この樟の異常検出装置としてソフトウェアによる
処理が介在したものが知られている。

その例として、例えば第６図に示すように、マイクロプ
ロセッサ１０（以下、ＭＰＵ１０という）と出力ボート
３及び入力ボート４を備えたシステムにおいて実現した
ものがある。これは、出力ボート３にセットされる信号
を入力ボート４に帰還してなる回路を銅条の回路ユニッ
トとし、この回路ユニットの異常をＭＰＵ１０が検出す
るものである。即ち、ＭＰＵ１０が予め定めた診断プロ
グラムに従って、所定のデータ信号を出力すると共に出
力ボート３にセット信号を印加して出力ボート３に対す
る信号セット処理を行ない、その後、入力ボート４に対
してセット信号を印加することにより、上記出力ボート
３にセットされたデータ信号を入力ボート４を介して入
力づる。そして、更にＭＰＵ１０が上記診断プログラム
に従ってこの入力ボート４を介して入力したデータ信号
と始めに出力したデータ信号との一致判別処理を行ない
、双方のデータ信号が一致していると判別した場合に当
該回路ユニットが正常であると認識する一方、双方のデ
ータ信号が一致していないと判別した場合に当該回路ユ
ニット、叩ら、出力ボート３または入力ボート４の少く
とも一方が異常であることを認識するようにしている。

上記のように、従来の異常検出装置は回路ユニットへの
入力信＠（上記例における出力ボート３へのデータ信号
）と回路ユニットからの出力信号（上記例におりる入力
ボート４からのデータ信号）とに基づいてソフトウェア
の処理を基本として当該回路ユニットの異常を検出する
ものである。

し発明が解決しようとする問題点］ ところで、上記従来の異常検出装置にあっては、時間的
に入力信号の状態変化が早くその変化に追従して信号出
力を行なわなければならない回路ユニット、即ち、高速
処理が要求される回路ユニットを常時監視できないとい
う不具合がある。

それは、ソフトウェアプログラムに従った異常検出処理
は一般に時間がかかるからである。

即ち、当該異常検出装置が回路ユニットへの入力信号と
対応する回路ユニットからの出力信号に基づいて異常を
検出するものであり、その入力信号の状態変化が早いと
、ソフトウェアプログラムに従った異常検出処理が当該
入力信号の状態変化に追従できないことが、上記不具合
の原因となっている。

具体的にみると、第６図に示すシステムにおいて、出力
ボート３に対するデータ信号のセットはＭＰＩＪｌｏか
ら出力される所定のクロック信号（セット信号）によっ
てなされるが、当該クロック周期はＭＰＵｌ０における
ソフトウェアプログラムに従った異常検出処理のサイク
ル時間より当然短くなる。従って、データ信号のセット
毎に異常検出処理をしようとすると、当該クロック周期
を遅くすることになるが、それでは装置全体の処理速度
が遅くなる。従って、実際には当該システムにおいて電
源投入時のみに上記異常検出処理を行なっている。

そこで、本発明の課題は、異常検出に要する時間をより
短くすることである。

［問題点を解決するための手段］ 本発明は、第１図に示すように、入力信号Ｓｉに対して
所定の信号ＳＯ比出力行なう回路ユニット１の当該入力
信号Ｓｔと出力信’ｒ　Ｓ　。

に基づいて回路ユニット１の異常を検出づ゛る装置を前
提としており、当該異常検出装置において、上記技術的
課題を解決するための手段は、回路ユニット１に対する
入力信号Ｓｉ及び回路ユニット１からの出力信＠ＳＯを
入力し、当該両信号３ｉ　、　Ｓｏが回路ユニット１の
機能に基づいた関係になっているか否かを判別するハー
ドウェアとしての判別回路２を協えたものである。

上記判別回路２は、回路ユニット１に対する入力信号３
ｉを入力し、この回路ユニット１と同じ機能となる検出
回路と、この検出回路からの出力信号（Ｓｏと同じ）と
回路ユニット１からの出力信号Ｓｏとを入力し、両信号
が一致しているか否かを判別する一致回路とを用いるこ
とにより具体化される。

［作用１ 判別回路２に回路ユニット１に対する入力信号３ｉ及び
回路ユニット１からの出力信号ＳＯが入力し、両信号が
回路ユニット１の機能に基づいた関係になっていなけれ
ば、その旨の判別信号が判別回路２から出力され回路ユ
ニット１の異常検出が行なわれる。この際、判別回路２
での処理時間は構成回路素子の仕様によって決るもので
ある。

［発明の実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図は本発明に係る異常検出回路の一例を示す回路図
である。

同図において、１０は種々の演算処理を行なって所定の
データ信号を出力するＭＰＵ、３０は出力ポートであり
、この出力ポート３０はＭＰＵ１０からのデータ信号を
ラッチする２つのＤ型フリップフロップ３１．３２　（
以下、Ｄ−ＦＦ３１，３２という）がらなっている。

そして、各Ｄ−ＦＦ３１．３２はＭＰＵ１０からのクロ
ック信号ＣＫに同期して作動するものである。

５０は異常検出回路であり、この異常検出回路５０は回
路ユニットとしての上記出カポ−［−３０を監視対象と
している。具体的には、出力ポート３０におけるＤ−Ｆ
Ｆ３１の異常を検出するための系統と同Ｄ−ＦＦ３２の
異常を検出するための系統との二系統の回路で基本的に
構成されている。

ここで、Ｄ−ＦＦ３１の異常を検出するための系統の回
路構成について説明する。

２０はＤ−ＦＦ３１に入力するデータ信号Ｓｌ　　（セ
ットされるべき信号）とＤ−ＦＦ３１からの出力信号８
２　　（実際にセットされた信号）とがＤ−ＦＦ３１の
機能に基づいた関係、即ち、両信号８１．３２が一致し
ているか否かを判別する判別回路である。この判別回路
２０の具体的構成は、Ｄ−ＦＦ３１と同一のＤ−ＦＦ２
１とイクスクルーシブオア回路２３（以下、ＥＯＲ回路
２３という）とからなっており、Ｄ−Ｆ「２１はＤ−Ｆ
Ｆ３１に入カサベきデータ信号Ｓ１を入力し、ＭＰＵ　
１０からのクロック信号ＧＫに同期して作動する一方、
ＥＯＲ回路２３にはＤ−ＦＦ３２及び２１双方のセット
信号Ｓ２．８３が入力するようになっている。２５は通
常Ｈレベル出力を保持し、入力信号が立ち上がったとき
に出力をＬレベルに反転させるＴ型フリップ７０ツブ（
以下、Ｔ−ＦＦという）であり、このＴ−ＦＦ２５には
上記ＥＯＲ回路２３の出力信号、即ち、判別回路２ｏの
出力信号Ｓ４が入力するようになっている。そして、Ｔ
−ＦＦ２５の出力端は発光ダイオード２８及びプルアッ
プ抵抗１（を介して回路電源Ｖｃｃに接続されている。

一方、出力ポート３ｏにおける０−ＦＦ３２の異常を検
出するための系統の回路構成は、上記Ｄ−ＦＦ３１の異
常を検出するための系統の回路構成と同様であり、判別
回路を構成するＤ−ＦＦ２２、ＥＯＲ回Ｎ２４と、コ（
７）　判別回路からの出力信号を入力すると共にその出
力端が発光ダイオード２９、プルアップ抵抗Ｒを介して
回路電源Ｖｃｃに接続されたＴ−ＦＦ２６とで構成され
ている。

また、Ｔ−ＦＦ２５の出力信号Ｓ５及びＴ−ＦＦ２６の
出力信号はアンドゲート２７に入力してＪ３す、このア
ンドゲート２７の出力信号８６が当該異常検出回路５０
からの出力信号となってＭＰＵ　１０に入力するように
なっている。

そして、ＭＰＵ　１０は異常検出回路５ｏがらの信号Ｓ
６がＬレベルに立ち下がったときに出ツノボート３０の
異常、即ち、Ｄ−ＦＦ３１または同３２の少くとも一方
が異常であることを認識し、当該異常に対する所謂異常
時処理を行なうようになっている。

上記異常検出回路５０の作動を第３図に示すタイミング
チャートに従って説明する。

尚、第３図は出力ポート３０１．：おけるＤ−ＦＦ３１
に関する異常検出系での各信号状態を示している。

出力ボート３ｏのＤ−ＦＦ３１に着目すると、クロック
信号ＯＫの立ら上がり毎にＤ−ＦＦ３１はそのセット作
動を行なうが、当該Ｄ−ＦＦ３１が正常な場合、第３図
における時刻む１でのように当該クロック信号ＧＫの立
ち上がりでＭＰＵｌ０からのデータ信号８１（＋−ルベ
ル）をセットする。このとき同じｆＬｊ３ｓ１（１４レ
ベル）が当該クロック信号ＧＫの立ち上がりでＤ−ＦＦ
２１にもセットされることから、ＥＯＲ回路２３に入力
する信＠Ｓ２　、Ｓ３はともに同レベル（同レベル）と
なり、このＥＯＲ回路２３の出力Ｓ４はＬレベルを保持
する。従って、Ｔ−ＦＦ２５の出力Ｓ５が１−ルベルを
保持して当該異常検出回路５０からの出力信号Ｓ６は正
常性を示ず同レベルを保持する（出力ボート３０におけ
るＤ−ＦＦ３２が正常であることが前提）。このように
、Ｄ−ＦＦ３１が正常な場合には、常にＤ−ＦＦ３１と
Ｄ−ＦＦ２１にセットされる信号８２．３３レベルは同
一となり、ＦＯＲ回路２３の出力信号Ｓ４がＬレベルを
保持しつづけるので、異常信号検出回路５０の出力信号
Ｓ６は常時１ルベルを保持する。

ここで、Ｄ−ＦＦ３１が異常である場合、例えば第３図
の時刻ｔ２でのように、ＭＰＬＪｌｏからのデータ信号
Ｓ１がＬレベルに反転し、このときクロック信号ＣＫの
立ち上がりでＤ−ＦＦ３１がＬレベルにセットされず１
−（レベルを保持していると、Ｄ−ＦＦ２１が同クロッ
ク信号ＣＫの立ち上がりで同レベルにセットされるので
、ＦＯＲ回路２３に入力する信号８２（同レベル）、信
＠８３　　＜Ｌレベル）のレベルが異なり、このＦＯＲ
回路２３の出力信号Ｓ４は１４レベルに反転する。する
と、Ｔ−ＦＦ２５の出力＄５は上記信号Ｓ４の立ち上が
りでＬレベルに反転し、当該異常検出回路５０からの出
力信号８６Ｌレベルとなる。このときＴ−ＦＦ２５の出
力レベルがＬレベルとなるので、発光ダイオード２８が
回路電源■ＣＣからの電流供給を受けて点灯する。

出力ボート３０のＤ−ＦＦ３２に関する異常検出系の作
動も上記と同様であり、Ｄ−ＦＦ３２が正常である場合
には、ＦＯＲ回路２４に入力する各信号のレベルが常に
同じになるので、このＥＯＲ回路２４の出力はＬレベル
を保持し、それによってＴ−ＦＦ２６の出力が同レベル
に保持される。また、Ｄ−ＦＦ３２が異常である場合に
は、ＥＯＲ回路２４に入力する各信号のレベルが異なる
ので、このＥＯＲ回路２４の出力は同レベルとなり、そ
の立ち上がり時にＴ−ＦＦ２６の出力はＬレベルに反転
する。そして、このＴ−ＦＦ２６のＬレベルへの出力反
転によって発光ダイオード２９が点灯すると共に、当該
異常検出回路５０からの出力信号Ｓ６はＬレベルとなる
。

上記のように本実施例によれば、出力ボートを構成する
Ｄ−ＦＦ３１．＜３２）と同一のＤ−ＦＦ２１．（２２
＞と、このＤ−ＦＦ２１（２２）の出力信号とＤ−ＦＦ
３１　（３２）の出力信号との一致を判別するＥＯＲ回
路２３（２４）とによって本発明に係る判別回路を構成
したため、ＭＰ（Ｊ　１０からクロック信号ＣＫが出力
される毎に、当該出力ボート３０の正常異常を監視する
こととなり、ＭＰＵ　１０の処理速度に応じて当該クロ
ック信号ＣＫの周期が短くなっても、出力ボート３０の
異常検出は追従して行なうことができる。また、発光ダ
イオード２８．２９の点灯状態から出力ボート３０にお
けるＤ−ＦＦ３１，３２のいずれが異常であるかが容易
に判別することができる。

第４図は本発明に係る異常検出装置の他の一例を示す回
路図である。

同図において、６０は異常検出回路であり、この異常検
出回路６０は反転回路４０を監視対象としている。異常
検出回路６０の具体的構成を説明すると、反転回路４０
と同一の反転回路６１及びイクスクルーシブノア回路６
２（以下、ＥＮＯＲ回路６２という）を有しており、上
記反転回路４０に入力すべき信号Ｓ１が反転回路６１に
入力すると共に反転回路４０及び６１の各出力信号Ｓ２
　、Ｓ３がＥＮＯＲ回路６２に入力するようになってい
る。そして、本実施例では、上記反転回路６１及びＥ　
Ｎ　ＯＲ回路６２によって本発明に係る判別回路を構成
している。

６３はＭＰＵ　（図示せず）からのシステムクロック信
号ＣＫに同期して作動するＤ−ＦＦであり、このＤ−Ｆ
Ｆ６３は当該システムクロックＧＫの立ち下がりでＥＮ
ＯＲ回路６２からの出力信号Ｓ４をラッチするようにな
っている。

そして、Ｄ−ＦＦ６３にラッチされた信号Ｓ５は上記と
同様に構成された他の異常検出系からの信号と共にアン
ドゲート６４に入力しており、このアンドゲート６４か
らの出力信号が当該異常検出回路６ｏの出力信号として
例えば第２図に示した例と同様にＭＰＵに伝送されるよ
うになっている。

上記異常検出回路６ｏの作動を第５図に示すタイミング
チャートに従って説明する。

まず、反転回路４０が正常な場合、例えば、システムク
ロックＣＫに同期してＭＰＵからの信＠Ｓ１が１−ルベ
ルに立ち上がると、反転回路４０の出力信号Ｓ２がＬレ
ベルに立ち下がると共に、反転回路６１の出力信号Ｓ３
もまたＬレベルに立ら下がる。すると、ＥＮＯＲ回路６
２への入力信号Ｓ２．８３レベルが同一となるので、こ
のＥＮＯＲ回路６２の出力Ｓ４はｌ−ルベルを保持し、
結果としてＤ−ＦＦ６３には常に１」レベル信号がラッ
チされることとなり、当該異常検出回路６０からは正常
性を示ずトルベル信号が出力される。尚、反転回路４０
及び６１の特性のバラツキからその出力信号の立ち下が
るタイミングが多少ずれてＥＮＯＲ回路６２の出力信号
Ｓ４が瞬時に立ち下がることになるが、Ｄ−ＦＦ６３が
システムクロックＧＫの立も下がりでラッチ作動を行な
うので、当該Ｄ−ＦＦ６３はＨレベル状態を保持する。

一方、反転回路４０が異常の場合、例えば第５図に示す
ように、システムクロックＯＫに同期して信号Ｓ１がＬ
レベルに立ち下がった時に、反転回路４０の出力信号＄
２がＨレベルに反転しない場合、ＥＮＯＲ回路６２に入
力する信号３２　、Ｓ３のレベルが異なるので（８２−
Ｌ。

５３−１−１＞、このＥＮＯＲ回路６２の出力信号Ｓ４
はＬレベルに立ら下がり、この信号５４（Ｌレベル）が
システムクロックＯＫの立ち下がり時に、Ｄ−ＦＦ６３
にラッチされる。そして、このＤ−ＦＦ６３でのトルベ
ル信号のラッチ（８５信号）により当該異常検出回路６
０からトルベル信号が出力される。そして、例えばＭＰ
Ｕはこのトルベル信号を入力して反転回路４０の異常を
認識する。

上記のように本実施例によっても、前述した実施例と同
様に、システムクロックＯＫの周期毎に反転回路４０の
正常異常を監視することになり、当該システムクロック
ＣＫの周期が短くなった場合でもそれに追従して反転回
路４０の異常検出は可能となる。

［発明の効果］ 以上説明してきたように、本発明によれば、回路ユニッ
トへの入力信号と回路ユニットからの出力信号が当該回
路ユニットの機能に基づいた関係になっているか否かを
判別するハードウェアとしての判別回路を備えたことに
より、異常検出に要する時間が短くなり、高速処理を要
する回路ユニットをも監視対象とすることができるよう
になる。従って、システム内において当該異常検出装置
による監視が可能な回路ユニットが増すことから、信頼
性の高いシステムが実現できる。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック図、第２図は
本発明に係る異常検出Ｖｉ、置の一例を示す回路図、第
３図は第２図における各信号のタイミングを示すタイミ
ングチャート、第４図は本発明に係る異常検出装置の他
の一例を示ず回路図、第５図は第４図における各信号の
タイミングを示すタイミングチャート、第６図は従来の
異常検出装置の一例を示すブロック図である。 １・・・回路ユニット ２・・・判別回路 １０・・・マイクロプロセッサ（ＭＰＩＪ）２０・・・
判別回路 ２１．２２，３１．３２ ・・・Ｄ型フリップ７０ツブ（［）−ＦＦ）２３．２４ ・・・イクルシブオア回路（ＦＯＲ回路）２５．２６ ・・・Ｔ型フリップフロップ（Ｔ−ＦＦ）２７・・・ア
ンドゲート ２８．２９・・・発光ダイオード ３０・・・出力ボート ５０・・・異常検出回路 特許出願人　　　富士通株式会社 第１図 つり 本発哨の犬範例を汀・１回痔會 第２図 タイ三ツク゛千マート 第３図 ６Ｑ 冬発明の笑施制ｔｖ、ｊ’＆、降図 第４図 タイミンク゛す〒−ト 第５図 不〔東の黒希ａｔ−＾ｈホす）゛ロック図第６図

Claims (1)

1. 【特許請求の範囲】 １）入力信号に対して所定の信号出力を行なう回路ユニ
   ットの当該入力信号と出力信号に基づいて回路ユニット
   の異常を検出する装置であって、 上記回路ユニットに対する入力信号及び回路ユニットか
   らの出力信号を入力し、当該両信号が回路ユニットの機
   能に基づいた関係になっているか否かを判別する判別回
   路を備えたことを特徴とする回路ユニットの異常検出装
   置。 ２）上記判別回路が、回路ユニットに対する入力信号を
   入力し、この回路ユニットと同じ機能となる検出回路と
   、検出回路からの出力信号と回路ユニットからの出力信
   号とを入力し、両信号が一致しているか否かを判別する
   一致回路とを有することを特徴とする特許請求の範囲第
   １項記載の回路ユニットの異常検出装置。