JP2000035903A - マイクロコンピュータの暴走監視装置 - Google Patents
マイクロコンピュータの暴走監視装置Info
- Publication number
- JP2000035903A JP2000035903A JP10218499A JP21849998A JP2000035903A JP 2000035903 A JP2000035903 A JP 2000035903A JP 10218499 A JP10218499 A JP 10218499A JP 21849998 A JP21849998 A JP 21849998A JP 2000035903 A JP2000035903 A JP 2000035903A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- watchdog
- microcomputers
- signal
- monitoring device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 複数のマイクロコンピュータ（マイコン）を
使用した車両用制御装置において、３個以上のマイコン
を使用した場合にも適用でき、かつ、同一の発振器でも
マイコンの暴走監視が可能とすることにある。 【解決手段】 クロック信号を発生する発信器４と、マ
イコン１，２，３の異常を判定したとき、マイコンにリ
セット信号を発生するウォッチドッグパルス監視装置５
からなるマイコンの暴走監視装置において、マイコンに
ウォッチドッグ信号の入力ポートＷＤＩと出力ポートＷ
ＤＯを設け、マイコンの入力ポートに他のマイコンの出
力ポートを接続すると共に、入力ポートにウォッチドッ
グ信号が入力されたとき、ウォッチドッグ信号のエッヂ
または変化点を検出し、このエッヂまたは変化点の信号
に基づいて新たにウォッチドッグ信号を作成し、出力ポ
ートから新たなウォッチドッグ信号を出力する機能を備
える。
使用した車両用制御装置において、３個以上のマイコン
を使用した場合にも適用でき、かつ、同一の発振器でも
マイコンの暴走監視が可能とすることにある。 【解決手段】 クロック信号を発生する発信器４と、マ
イコン１，２，３の異常を判定したとき、マイコンにリ
セット信号を発生するウォッチドッグパルス監視装置５
からなるマイコンの暴走監視装置において、マイコンに
ウォッチドッグ信号の入力ポートＷＤＩと出力ポートＷ
ＤＯを設け、マイコンの入力ポートに他のマイコンの出
力ポートを接続すると共に、入力ポートにウォッチドッ
グ信号が入力されたとき、ウォッチドッグ信号のエッヂ
または変化点を検出し、このエッヂまたは変化点の信号
に基づいて新たにウォッチドッグ信号を作成し、出力ポ
ートから新たなウォッチドッグ信号を出力する機能を備
える。
Description
【０００１】
【発明の属する技術分野】本発明は、車両用制御装置に
おいて複数のマイクロコンピュータを用いたシステム構
成におけるマイクロコンピュータの暴走監視装置に関す
る。
おいて複数のマイクロコンピュータを用いたシステム構
成におけるマイクロコンピュータの暴走監視装置に関す
る。
【０００２】
【従来の技術】マイクロコンピュータの暴走監視装置
は、マイクロコンピュータの異常を検知したとき、マイ
クロコンピュータに対してリセット信号を発し、マイク
ロコンピュータのプログラムを初期状態から実行するこ
とにより、制御装置の異常動作を防止し、信頼性と安全
性を確保することを目的とするものである。従来、マイ
クロコンピュータの異常を検知する暴走監視装置として
は、実開昭６０−１３５９４２号公報に記載されている
ような単一のマイクロコンピュータを使用したときのウ
ォッチドッグ監視装置がある。ところで、高速かつ高機
能な処理を行う車両用制御装置においては、複数のマイ
クロコンピュータを利用し、処理の分担を図っている。
このような場合、１個でもマイクロコンピュータが故障
すれば、直ちに異常を検知し、制御装置全体の異常動作
を防止しなくてはならない。特開平３−２１７３６４号
公報にはマイクロコンピュータを２個使用した制御装置
の暴走監視装置が記載されている。
は、マイクロコンピュータの異常を検知したとき、マイ
クロコンピュータに対してリセット信号を発し、マイク
ロコンピュータのプログラムを初期状態から実行するこ
とにより、制御装置の異常動作を防止し、信頼性と安全
性を確保することを目的とするものである。従来、マイ
クロコンピュータの異常を検知する暴走監視装置として
は、実開昭６０−１３５９４２号公報に記載されている
ような単一のマイクロコンピュータを使用したときのウ
ォッチドッグ監視装置がある。ところで、高速かつ高機
能な処理を行う車両用制御装置においては、複数のマイ
クロコンピュータを利用し、処理の分担を図っている。
このような場合、１個でもマイクロコンピュータが故障
すれば、直ちに異常を検知し、制御装置全体の異常動作
を防止しなくてはならない。特開平３−２１７３６４号
公報にはマイクロコンピュータを２個使用した制御装置
の暴走監視装置が記載されている。
【０００３】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータの暴走監視装置は、単一のマイクロコンピュータ
を使用したとき、または、２個のマイクロコンピュータ
を使用したときの暴走監視を実行することができるが、
マイクロコンピュータを３個以上使用した場合には、そ
のまま従来の暴走監視技術の適用はできない点と、各マ
イクロコンピュータにそれぞれ別々のタイミングでウォ
ッチドッグパルスを出力させなくてはならない（例え
ば、２個のマイクロコンピュータにクロックを供給する
発振器を分離して、それぞれ異なったクロックを供給す
る必要がある。）点で問題があった。
ュータの暴走監視装置は、単一のマイクロコンピュータ
を使用したとき、または、２個のマイクロコンピュータ
を使用したときの暴走監視を実行することができるが、
マイクロコンピュータを３個以上使用した場合には、そ
のまま従来の暴走監視技術の適用はできない点と、各マ
イクロコンピュータにそれぞれ別々のタイミングでウォ
ッチドッグパルスを出力させなくてはならない（例え
ば、２個のマイクロコンピュータにクロックを供給する
発振器を分離して、それぞれ異なったクロックを供給す
る必要がある。）点で問題があった。
【０００４】本発明の課題は、このような点に鑑み、複
数のマイクロコンピュータを使用した車両用制御装置に
おいて、３個以上のマイクロコンピュータを使用した場
合にも適用でき、かつ、同一の発振器でも暴走監視が可
能なマイクロコンピュータの暴走監視装置を提供するこ
とにある。
数のマイクロコンピュータを使用した車両用制御装置に
おいて、３個以上のマイクロコンピュータを使用した場
合にも適用でき、かつ、同一の発振器でも暴走監視が可
能なマイクロコンピュータの暴走監視装置を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、マイクロコンピュータにウォッチドッグ信号の入力
ポートと出力ポートを設け、このマイクロコンピュータ
の入力ポートに他のマイクロコンピュータの出力ポート
を接続すると共に、入力ポートに”Ｌ”と”Ｈ”レベル
から形成されるウォッチドッグ信号が入力されたとき、
ウォッチドッグ信号のエッヂまたは変化点を検出し、こ
のエッヂまたは変化点の信号に基づいて新たに”Ｌ”
と”Ｈ”レベルから形成されるウォッチドッグ信号を作
成し、出力ポートから新たなウォッチドッグ信号を出力
する機能を備える。また、一方のマイクロコンピュータ
の入力ポートに他方のマイクロコンピュータの出力ポー
トを接続した各マイクロコンピュータに、同一の発信器
からクロック信号を供給し、マイクロコンピュータ間で
ウォッチドッグ信号を伝搬させる。
に、マイクロコンピュータにウォッチドッグ信号の入力
ポートと出力ポートを設け、このマイクロコンピュータ
の入力ポートに他のマイクロコンピュータの出力ポート
を接続すると共に、入力ポートに”Ｌ”と”Ｈ”レベル
から形成されるウォッチドッグ信号が入力されたとき、
ウォッチドッグ信号のエッヂまたは変化点を検出し、こ
のエッヂまたは変化点の信号に基づいて新たに”Ｌ”
と”Ｈ”レベルから形成されるウォッチドッグ信号を作
成し、出力ポートから新たなウォッチドッグ信号を出力
する機能を備える。また、一方のマイクロコンピュータ
の入力ポートに他方のマイクロコンピュータの出力ポー
トを接続した各マイクロコンピュータに、同一の発信器
からクロック信号を供給し、マイクロコンピュータ間で
ウォッチドッグ信号を伝搬させる。
【０００６】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明によるマイクロコンピ
ュータ暴走監視装置の一実施形態を示す回路図である。
本発明のマイクロコンピュータ暴走監視装置は、２台以
上の任意台数のマイクロコンピュータに適用できるが、
本実施形態では一例として３台のマイクロコンピュータ
のウォッチドッグ信号を直列に接続した場合を示す。マ
イクロコンピュータ１，２，３は、発振器４よりクロッ
クの供給を受け、各々相当の処理を行っている。なお、
同図においては、部品点数削減のため、発振器は共通と
したが、各マイクロコンピュータに別の発振器を用意し
ても動作には支障ない。マイクロコンピュータ１は、ウ
ォッチドッグ信号出力ポート（ＷＤＯ）のみを備え、マ
イクロコンピュータ２，３は、ウォッチドッグ入力ポー
ト（ＷＤＩ）とウォッチドッグ出力ポート（ＷＤＯ）を
備える。マイクロコンピュータ１はマイクロコンピュー
タ２へウォッチドッグ信号（ｂ）を送り、マイクロコン
ピュータ２はマイクロコンピュータ３へウォッチドッグ
信号（ｈ）を送り、マイクロコンピュータ３はウォッチ
ドッグパルス監視装置５にウォッチドッグ信号（ｊ）を
送るように接続する。ウォッチドッグパルス監視装置５
は、予め定められた所定の期間の間ウォッチドッグ信号
（ｊ）に変化がなければ、マイクロコンピュータ１〜３
のいずれかが故障していると判断して、マイクロコンピ
ュータ１，２，３にリセット信号を送る。
用いて説明する。図１は、本発明によるマイクロコンピ
ュータ暴走監視装置の一実施形態を示す回路図である。
本発明のマイクロコンピュータ暴走監視装置は、２台以
上の任意台数のマイクロコンピュータに適用できるが、
本実施形態では一例として３台のマイクロコンピュータ
のウォッチドッグ信号を直列に接続した場合を示す。マ
イクロコンピュータ１，２，３は、発振器４よりクロッ
クの供給を受け、各々相当の処理を行っている。なお、
同図においては、部品点数削減のため、発振器は共通と
したが、各マイクロコンピュータに別の発振器を用意し
ても動作には支障ない。マイクロコンピュータ１は、ウ
ォッチドッグ信号出力ポート（ＷＤＯ）のみを備え、マ
イクロコンピュータ２，３は、ウォッチドッグ入力ポー
ト（ＷＤＩ）とウォッチドッグ出力ポート（ＷＤＯ）を
備える。マイクロコンピュータ１はマイクロコンピュー
タ２へウォッチドッグ信号（ｂ）を送り、マイクロコン
ピュータ２はマイクロコンピュータ３へウォッチドッグ
信号（ｈ）を送り、マイクロコンピュータ３はウォッチ
ドッグパルス監視装置５にウォッチドッグ信号（ｊ）を
送るように接続する。ウォッチドッグパルス監視装置５
は、予め定められた所定の期間の間ウォッチドッグ信号
（ｊ）に変化がなければ、マイクロコンピュータ１〜３
のいずれかが故障していると判断して、マイクロコンピ
ュータ１，２，３にリセット信号を送る。
【０００７】次に、マイクロコンピュータの内部動作に
ついて説明する。なお、マイクロコンピュータ内部の回
路は、制御ブロックを回路図的に示したものであり、実
際には、マイクロコンピュータ内蔵機能（例えば、周期
タイマ割込機能）やソフトウェアによって実現される。
マイクロコンピュータ１において、発振器４から供給さ
れるクロック（ａ）を分周カウンタ６で分周し、適当な
周期の周期パルスを生成する。フリップフロップ７に
は、ＮＯＴゲート８によって前回の出力値の論理反転値
が入力されているため、前記周期パルスのタイミング
で”Ｌ”レベルと”Ｈ”レベルを交互に出力する。これ
をウォッチドッグ信号（ｂ）とする。マイクロコンピュ
ータ２において、フリップフロップ９，１０およびＸＯ
Ｒゲート１１によってウォッチドッグ信号（ｂ）の差分
を監視することにより、ウォッチドッグ信号（ｂ）の両
エッジを検出し、エッジ検出パルス（ｃ）を生成する。
次段のフリップフロップ１２は、エッジ検出パルス
（ｃ）を保存するレジスタであり、エッジ検出パルス
（ｃ）によってトリガされると、”Ｈ”レベルを出力
し、以降クリア信号（ｉ）によってクリアされるまでを
保存する。これをエッジ検出フラグ（ｄ）とする。同時
にクロック（ａ）を分周カウンタ１３で分周し、適当な
周期の周期パルス（ｆ）を生成する。この周期パルス
（ｆ）によってフリップフロップ１４はトリガをかけら
れるが、ＸＯＲゲート１５によってエッジ検出フラグ
（ｄ）が”Ｌ”レベルのときは、フリップフロップ１４
の入力値（ｅ）はフリップフロップ１４の前回の出力値
（ｈ）となり、エッジ検出フラグ（ｄ）が１のときは、
フリップフロップ１４の入力値（ｅ）はフリップフロッ
プ１４の前回の出力値（ｈ）の論理反転値となる。つま
り、マイクロコンピュータ２は、分周カウンタ１３の周
期内でウォッチドッグ信号（ｂ）のエッジを検出したと
きは、周期パルス（ｆ）のタイミングでウォッチドッグ
信号（ｈ）の出力を反転する仕組みになっている。ま
た、デジタルディレイ１６によって、周期パルス（ｆ）
より僅かに遅れたパルス（ｇ）を生成する。ＮＡＮＤゲ
ート１７によってクリア信号（ｉ）を生成するが、クリ
ア信号（ｉ）がアクティブとなる条件は、エッジ検出フ
ラグ（ｄ）が”Ｈ”レベルかつパルス（ｇ）が”Ｈ”レ
ベルのときである。つまり周期パルス（ｆ）のタイミン
グでウォッチドッグ信号（ｈ）の出力を反転した後、僅
かに遅れてエッジ検出フラグ（ｄ）をクリアする仕組み
となっている。マイクロコンピュータ３の内部動作は、
マイクロコンピュータ２と同じとする。このような構成
をとることにより、マイクロコンピュータ１〜３がすべ
て正常である限り、マイクロコンピュータ１で生成した
ウォッチドッグ信号（ｂ）がウォッチドッグパルス監視
装置５に届く。マイクロコンピュータ１〜３のいずれが
故障しても、ウォッチドッグパルス監視装置５にウォッ
チドッグ信号（ｊ）が届かなくなるため、異常を検知す
ることができる。
ついて説明する。なお、マイクロコンピュータ内部の回
路は、制御ブロックを回路図的に示したものであり、実
際には、マイクロコンピュータ内蔵機能（例えば、周期
タイマ割込機能）やソフトウェアによって実現される。
マイクロコンピュータ１において、発振器４から供給さ
れるクロック（ａ）を分周カウンタ６で分周し、適当な
周期の周期パルスを生成する。フリップフロップ７に
は、ＮＯＴゲート８によって前回の出力値の論理反転値
が入力されているため、前記周期パルスのタイミング
で”Ｌ”レベルと”Ｈ”レベルを交互に出力する。これ
をウォッチドッグ信号（ｂ）とする。マイクロコンピュ
ータ２において、フリップフロップ９，１０およびＸＯ
Ｒゲート１１によってウォッチドッグ信号（ｂ）の差分
を監視することにより、ウォッチドッグ信号（ｂ）の両
エッジを検出し、エッジ検出パルス（ｃ）を生成する。
次段のフリップフロップ１２は、エッジ検出パルス
（ｃ）を保存するレジスタであり、エッジ検出パルス
（ｃ）によってトリガされると、”Ｈ”レベルを出力
し、以降クリア信号（ｉ）によってクリアされるまでを
保存する。これをエッジ検出フラグ（ｄ）とする。同時
にクロック（ａ）を分周カウンタ１３で分周し、適当な
周期の周期パルス（ｆ）を生成する。この周期パルス
（ｆ）によってフリップフロップ１４はトリガをかけら
れるが、ＸＯＲゲート１５によってエッジ検出フラグ
（ｄ）が”Ｌ”レベルのときは、フリップフロップ１４
の入力値（ｅ）はフリップフロップ１４の前回の出力値
（ｈ）となり、エッジ検出フラグ（ｄ）が１のときは、
フリップフロップ１４の入力値（ｅ）はフリップフロッ
プ１４の前回の出力値（ｈ）の論理反転値となる。つま
り、マイクロコンピュータ２は、分周カウンタ１３の周
期内でウォッチドッグ信号（ｂ）のエッジを検出したと
きは、周期パルス（ｆ）のタイミングでウォッチドッグ
信号（ｈ）の出力を反転する仕組みになっている。ま
た、デジタルディレイ１６によって、周期パルス（ｆ）
より僅かに遅れたパルス（ｇ）を生成する。ＮＡＮＤゲ
ート１７によってクリア信号（ｉ）を生成するが、クリ
ア信号（ｉ）がアクティブとなる条件は、エッジ検出フ
ラグ（ｄ）が”Ｈ”レベルかつパルス（ｇ）が”Ｈ”レ
ベルのときである。つまり周期パルス（ｆ）のタイミン
グでウォッチドッグ信号（ｈ）の出力を反転した後、僅
かに遅れてエッジ検出フラグ（ｄ）をクリアする仕組み
となっている。マイクロコンピュータ３の内部動作は、
マイクロコンピュータ２と同じとする。このような構成
をとることにより、マイクロコンピュータ１〜３がすべ
て正常である限り、マイクロコンピュータ１で生成した
ウォッチドッグ信号（ｂ）がウォッチドッグパルス監視
装置５に届く。マイクロコンピュータ１〜３のいずれが
故障しても、ウォッチドッグパルス監視装置５にウォッ
チドッグ信号（ｊ）が届かなくなるため、異常を検知す
ることができる。
【０００８】図２は、本実施形態の正常なときの動作を
示すタイムチャート図である。図２において、マイクロ
コンピュータ１は、クロック（ａ）を適当な分周比で分
周してウォッチドッグ信号（ｂ）を生成する。マイクロ
コンピュータ２は、ウォッチドッグ信号（ｂ）の両エッ
ジを検出すると検出パルス（ｃ）を生成する。エッジ検
出フラグ（ｄ）は、クリア信号（ｉ）によってクリアさ
れるまで検出パルス（ｃ）の値を保存する。周期パルス
（ｆ）の立ち上がり時にエッジ検出フラグ（ｄ）が”
Ｈ”レベルの場合は、フリップフロップ１４の入力値
（ｅ）は、フリップフロップ１４の出力値（ｈ）の論理
反転値となり、出力値（ｈ）は反転する。周期パルス
（ｆ）の立ち上がり時にエッジ検出フラグ（ｄ）が”
Ｌ”レベルの場合は、フリップフロップ１４の入力値
（ｅ）は、フリップフロップ１４の出力値（ｈ）と同値
となり出力値（ｈ）は変わらない。また、周期パルス
（ｇ）の立ち上がり時にエッジ検出フラグ（ｄ）が”
Ｈ”レベルの場合は、クリア信号（ｉ）が”Ｌ”レベル
（負論理のため、アクティブ）となり、エッジ検出フラ
グ（ｄ）をクリアする。このようにして、マイクロコン
ピュータ２は、ウォッチドッグ信号（ｂ）の両エッジを
検出すると、出力値（ｈ）を反転して出力することか
ら、マイクロコンピュータ１が正常動作している限り
は、ウォッチドッグ信号（ｈ）を出力し続ける。マイク
ロコンピュータ３も同様にして、マイクロコンピュータ
２が正常動作している限りは、ウォッチドッグ信号
（ｊ）を出力し続ける。これにより、ウォッチドッグパ
ルス監視装置５は、すべてのマイクロコンピュータが正
常動作していると判断し、リセット信号（ｋ）は”Ｈ”
レベル（負論理のため、非アクティブ）のままである。
なお、図２では、マイクロコンピュータ２はウォッチド
ッグ信号（ｂ）の１／２周期の周期パルス（ｆ）を生成
しているが、必ずしも短い周期のパルスを生成する必要
はなく、同一周期あるいは長い周期でも構わない。ま
た、図２では、ウォッチドッグ信号（ｂ）のエッジを検
出するとして説明したが、ウォッチドッグ信号（ｂ）の
変化点を検出するようにしてもよい。
示すタイムチャート図である。図２において、マイクロ
コンピュータ１は、クロック（ａ）を適当な分周比で分
周してウォッチドッグ信号（ｂ）を生成する。マイクロ
コンピュータ２は、ウォッチドッグ信号（ｂ）の両エッ
ジを検出すると検出パルス（ｃ）を生成する。エッジ検
出フラグ（ｄ）は、クリア信号（ｉ）によってクリアさ
れるまで検出パルス（ｃ）の値を保存する。周期パルス
（ｆ）の立ち上がり時にエッジ検出フラグ（ｄ）が”
Ｈ”レベルの場合は、フリップフロップ１４の入力値
（ｅ）は、フリップフロップ１４の出力値（ｈ）の論理
反転値となり、出力値（ｈ）は反転する。周期パルス
（ｆ）の立ち上がり時にエッジ検出フラグ（ｄ）が”
Ｌ”レベルの場合は、フリップフロップ１４の入力値
（ｅ）は、フリップフロップ１４の出力値（ｈ）と同値
となり出力値（ｈ）は変わらない。また、周期パルス
（ｇ）の立ち上がり時にエッジ検出フラグ（ｄ）が”
Ｈ”レベルの場合は、クリア信号（ｉ）が”Ｌ”レベル
（負論理のため、アクティブ）となり、エッジ検出フラ
グ（ｄ）をクリアする。このようにして、マイクロコン
ピュータ２は、ウォッチドッグ信号（ｂ）の両エッジを
検出すると、出力値（ｈ）を反転して出力することか
ら、マイクロコンピュータ１が正常動作している限り
は、ウォッチドッグ信号（ｈ）を出力し続ける。マイク
ロコンピュータ３も同様にして、マイクロコンピュータ
２が正常動作している限りは、ウォッチドッグ信号
（ｊ）を出力し続ける。これにより、ウォッチドッグパ
ルス監視装置５は、すべてのマイクロコンピュータが正
常動作していると判断し、リセット信号（ｋ）は”Ｈ”
レベル（負論理のため、非アクティブ）のままである。
なお、図２では、マイクロコンピュータ２はウォッチド
ッグ信号（ｂ）の１／２周期の周期パルス（ｆ）を生成
しているが、必ずしも短い周期のパルスを生成する必要
はなく、同一周期あるいは長い周期でも構わない。ま
た、図２では、ウォッチドッグ信号（ｂ）のエッジを検
出するとして説明したが、ウォッチドッグ信号（ｂ）の
変化点を検出するようにしてもよい。
【０００９】図３は、本実施形態の異常なときの動作を
示すタイムチャート図である。同３において、マイクロ
コンピュータ１が故障したとき、ウォッチドッグ信号
（ｂ）が途中で消失する。このため、マイクロコンピュ
ータ２は、ウォッチドッグ信号（ｂ）の消失以後、エッ
ジ検出パルス（ｃ）およびエッジ検出フラグ（ｄ）は”
Ｌ”レベルのままである。周期パルス（ｆ）の立ち上が
り時に、エッジ検出フラグ（ｄ）が”Ｌ”レベルのた
め、フリップフロップ１４の入力値（ｅ）は出力値
（ｈ）と同じとなるため、出力値（ｈ）は変わらない。
このようにして、ウォッチドッグ信号（ｂ）が消失した
場合は、ウォッチドッグ信号（ｈ）も消失する。同様に
して、マイクロコンピュータ３のウォッチドッグ信号
（ｊ）も消失するため、ウォッチドッグパルス監視装置
５は、マイクロコンピュータ１，２，３のいずれかが故
障したと判断し、リセット信号（ｋ）を”Ｌ”レベル
（負論理のため、アクティブ）とする。これにより、マ
イクロコンピュータ１，２，３を初期状態にする。
示すタイムチャート図である。同３において、マイクロ
コンピュータ１が故障したとき、ウォッチドッグ信号
（ｂ）が途中で消失する。このため、マイクロコンピュ
ータ２は、ウォッチドッグ信号（ｂ）の消失以後、エッ
ジ検出パルス（ｃ）およびエッジ検出フラグ（ｄ）は”
Ｌ”レベルのままである。周期パルス（ｆ）の立ち上が
り時に、エッジ検出フラグ（ｄ）が”Ｌ”レベルのた
め、フリップフロップ１４の入力値（ｅ）は出力値
（ｈ）と同じとなるため、出力値（ｈ）は変わらない。
このようにして、ウォッチドッグ信号（ｂ）が消失した
場合は、ウォッチドッグ信号（ｈ）も消失する。同様に
して、マイクロコンピュータ３のウォッチドッグ信号
（ｊ）も消失するため、ウォッチドッグパルス監視装置
５は、マイクロコンピュータ１，２，３のいずれかが故
障したと判断し、リセット信号（ｋ）を”Ｌ”レベル
（負論理のため、アクティブ）とする。これにより、マ
イクロコンピュータ１，２，３を初期状態にする。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
全てのマイクロコンピュータが正常に動作したときのみ
ウォッチドッグ信号が全てのマイクロコンピュータに伝
搬するので、複数台（３台以上でも可）のマイクロコン
ピュータに対して、どれか１台が故障した場合でも、異
常を確実に検知することができ、全てのマイクロコンピ
ュータをリセットすることによって、制御装置全体での
異常動作を防止することができる。また、本発明は、従
来例のように各マイクロコンピュータにクロックを供給
する発振器を分離して、それぞれ異なったクロックを供
給する必要はなく、全マイクロコンピュータで発振器を
共用することが可能となる。
全てのマイクロコンピュータが正常に動作したときのみ
ウォッチドッグ信号が全てのマイクロコンピュータに伝
搬するので、複数台（３台以上でも可）のマイクロコン
ピュータに対して、どれか１台が故障した場合でも、異
常を確実に検知することができ、全てのマイクロコンピ
ュータをリセットすることによって、制御装置全体での
異常動作を防止することができる。また、本発明は、従
来例のように各マイクロコンピュータにクロックを供給
する発振器を分離して、それぞれ異なったクロックを供
給する必要はなく、全マイクロコンピュータで発振器を
共用することが可能となる。
【図１】本発明によるマイクロコンピュータ暴走監視装
置の一実施形態
置の一実施形態
【図２】本発明によるマイクロコンピュータが正常動作
しているときのタイムチャート
しているときのタイムチャート
【図３】本発明によるマイクロコンピュータが異常動作
しているときのタイムチャート
しているときのタイムチャート
１，２，３…マイクロコンピュータ、４…発振器、５…
ウォッチドッグパルス監視装置、６，１３…分周カウン
タ、７，９，１０，１２，１４…Ｄ型フリップフロッ
プ、８…ＮＯＴゲート、１１，１５…ＸＯＲゲート、１
６…デジタルディレイ、１７…ＮＡＮＤゲート
ウォッチドッグパルス監視装置、６，１３…分周カウン
タ、７，９，１０，１２，１４…Ｄ型フリップフロッ
プ、８…ＮＯＴゲート、１１，１５…ＸＯＲゲート、１
６…デジタルディレイ、１７…ＮＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 作山 秀夫 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 Ｆターム(参考） 5B042 AA11 AA12 CC13 CC22 DD02
Claims (2)
- 【請求項１】 クロック信号を発生する発信器と、マイ
クロコンピュータ及びウォッチドッグ信号の出力周期が
予め定められた範囲内にないとき、異常と判定してマイ
クロコンピュータにリセット信号を発生するウォッチド
ッグパルス監視装置からなるマイクロコンピュータの暴
走監視装置において、前記マイクロコンピュータにウォ
ッチドッグ信号の入力ポートと出力ポートを設け、前記
マイクロコンピュータの入力ポートに他のマイクロコン
ピュータの出力ポートを接続すると共に、前記入力ポー
トに”Ｌ”と”Ｈ”レベルから形成されるウォッチドッ
グ信号が入力されたとき、前記ウォッチドッグ信号のエ
ッヂまたは変化点を検出し、該エッヂまたは変化点の信
号に基づいて新たに”Ｌ”と”Ｈ”レベルから形成され
るウォッチドッグ信号を作成し、前記出力ポートから該
新たなウォッチドッグ信号を出力する機能を備えること
を特徴とするマイクロコンピュータの暴走監視装置。 - 【請求項２】 請求項１において、一方のマイクロコン
ピュータの入力ポートに他方のマイクロコンピュータの
出力ポートを接続した各マイクロコンピュータに、同一
の発信器からクロック信号を供給し、マイクロコンピュ
ータ間でウォッチドッグ信号を伝搬させることを特徴と
するマイクロコンピュータの暴走監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218499A JP2000035903A (ja) | 1998-07-16 | 1998-07-16 | マイクロコンピュータの暴走監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218499A JP2000035903A (ja) | 1998-07-16 | 1998-07-16 | マイクロコンピュータの暴走監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000035903A true JP2000035903A (ja) | 2000-02-02 |
Family
ID=16720897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10218499A Pending JP2000035903A (ja) | 1998-07-16 | 1998-07-16 | マイクロコンピュータの暴走監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000035903A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020018835A (ko) * | 2000-09-04 | 2002-03-09 | 김징완 | 삼중화 입출력장치 |
| US7928742B2 (en) | 2004-04-19 | 2011-04-19 | Endress + Hauser Gmbh + Co. Kg | Digital measurement transmitter with current signal |
| CN103885849A (zh) * | 2014-03-13 | 2014-06-25 | 深圳怡化电脑股份有限公司 | 一种电子系统的看门狗电路 |
-
1998
- 1998-07-16 JP JP10218499A patent/JP2000035903A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020018835A (ko) * | 2000-09-04 | 2002-03-09 | 김징완 | 삼중화 입출력장치 |
| US7928742B2 (en) | 2004-04-19 | 2011-04-19 | Endress + Hauser Gmbh + Co. Kg | Digital measurement transmitter with current signal |
| CN103885849A (zh) * | 2014-03-13 | 2014-06-25 | 深圳怡化电脑股份有限公司 | 一种电子系统的看门狗电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
| EP0574177B2 (en) | Method and apparatus for changing processor clock rate | |
| US20040250178A1 (en) | Secure watchdog timer | |
| US6304979B1 (en) | Logic to enable/disable a clock generator in a secure way | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| US7135939B2 (en) | Semiconductor device including an external oscillation circuit | |
| JPH0784667A (ja) | クロックドライバの異常監視方法及び装置 | |
| JPH06119210A (ja) | マイクロコンピュータのウォッチドッグ相互監視回路 | |
| JP2001005695A (ja) | ウォッチドッグタイマ | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2000194402A (ja) | Ｃｐｕ異常監視方法及び装置 | |
| JPH0973404A (ja) | ウオッチドッグタイマ回路 | |
| JPH0792793B2 (ja) | マイクロコンピユ−タ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| KR100278272B1 (ko) | 전력제어시스템 | |
| KR100304991B1 (ko) | 이중화보드 절체회로 | |
| JPH09198280A (ja) | システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム | |
| JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
| CN114696809A (zh) | 信号产生电路及操作系统 | |
| JPH0329036A (ja) | マイクロコントローラまたはマイクロプロセッサの作動モニタ回路 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPH10228397A (ja) | ウォッチドッグタイマ | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040324 |